KR101440282B1 - 플라즈마 세정 방법 - Google Patents

플라즈마 세정 방법 Download PDF

Info

Publication number
KR101440282B1
KR101440282B1 KR1020070069433A KR20070069433A KR101440282B1 KR 101440282 B1 KR101440282 B1 KR 101440282B1 KR 1020070069433 A KR1020070069433 A KR 1020070069433A KR 20070069433 A KR20070069433 A KR 20070069433A KR 101440282 B1 KR101440282 B1 KR 101440282B1
Authority
KR
South Korea
Prior art keywords
substrate
cleaning
plasma
film
chamber
Prior art date
Application number
KR1020070069433A
Other languages
English (en)
Other versions
KR20090006265A (ko
Inventor
양철훈
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020070069433A priority Critical patent/KR101440282B1/ko
Priority to US12/171,157 priority patent/US8097527B2/en
Priority to TW097126513A priority patent/TWI493618B/zh
Publication of KR20090006265A publication Critical patent/KR20090006265A/ko
Application granted granted Critical
Publication of KR101440282B1 publication Critical patent/KR101440282B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Abstract

본 발명은 양질의 에피텍셜 성장막을 형성하기 위하여 기판의 표면에 오염물질을 제거하는 세정공정을 실시하는 플라즈마 세정공정에 관한 것으로, (a) 기판을 준비하는 단계; (b) 상기 기판을 습식세정하는 단계; (c) Cl2 및 Ar을 공급하여 상기 기판을 플라즈마 세정하는 단계; (d) 상기 기판 상에 에피텍셜 성장막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
실리콘 기판, 에피텍셜 성장막, 세정, 플라즈마

Description

플라즈마 세정 방법{Plasma cleaing method}
본 발명은 플라즈마 세정공정에 관한 것으로, 보다 구체적으로는 양질의 에피텍셜 성장막을 형성하기 위하여 기판의 표면에 오염물질을 제거하는 세정공정을 실시하는 플라즈마 세정공정에 관한 것이다.
일반적으로 실리콘 기판을 사용하는 반도체에서, 여러가지 목적을 위하여, 기판의 결정축을 따라 동일한 결정구조의 박막을 성장시키는 에피텍셜 성장방법(epitaxial growing method)을 이용한다. 에피텍셜 성장이 시작되는 온도는 500∼650℃이다. 대부분 실리콘 기판을 사용하지만 절연성 단결정 기판을 사용할 수도 있다. 실리콘 기판 상에 성장되는 에피텍셜 막으로 사용되는 물질은 실리콘 격자상수와 동일하거나 극히 유사한 Si, SiGe, 및 SiC 등을 사용한다.
도 1a 및 도 1b는 종래기술의 에피텍셜 성장막이 형성된 반도체 소자의 단면도이고, 도 2는 종래기술의 엑피텍셜 성장막을 형성하는 공정챔버의 개략도이다.
도 1a와 같이, 실리콘 기판(11) 상에 게이트 절연막(13), 전도성 물질의 게이트 전극(15), 및 게이트 전극(15)의 양측면에 절연성 물질의 측벽(17)을 형성한다. 측벽(17)을 형성하는 방법은 게이트 전극(15)을 포함한 실리콘 기판(11) 상에 절연물질을 적층하고, 이방성 식각에 의해 형성하며, 측벽(17)을 형성할 때 게이트 전극(15)과 게이트 전극(15) 사이에 있는 게이트 절연막(13)이 제거되어 실리콘 기판(11)의 표면을 노출시킨다.
그리고, 게이트 전극(15)과 게이트 전극(15) 사이에 에피텍셜 성장방법으로, Si, SiGe, 및 SiC 중 하나를 선택하여 단결정층의 엑피텍셜 성장막(51)을 형성한다. 게이트 전극(15)과 게이트 전극(15) 사이의 실리콘 기판(11)의 표면은 공기 중에 노출되면 자연 산화막의 형성 및 오염물질이 부착된다.
도 1b와 같이, 실리콘 기판(11) 상에 게이트 절연막(13), 전도성 물질의 게이트 전극(15), 및 게이트 전극(15)의 양측면에 절연성 물질의 측벽(17)을 형성한다. 게이트 전극(15)과 게이트 전극(15) 사이의 노출된 실리콘 기판(11)을 식각하여 함몰부(recess region)(31)를 형성한다.
그리고, 게이트 전극(15)과 게이트 전극(15) 사이의 함몰부(31)에 에피텍셜 성장방법으로, Si, SiGe, 및 SiC 중 하나를 선택하여 단결정층의 엑피텍셜 성장 막(51)을 형성한다. 게이트 전극(15)과 게이트 전극(15) 사이의 함몰부(31)에서 실리콘 기판(11)의 표면은 공기 중에 노출되면 자연 산화막의 형성 및 오염물질이 부착된다.
도 1a 및 도 1b에서, 에피텍셜 공정을 진행하기 전에, 실리콘 기판(11)의 노출된 표면에 있는 자연 산화막과 오염물질을 제거하기 위하여, 증류수에 불산(HF)이 희석된 용액을 사용하여 습식 세정한다. 습식 세정에서, 실리콘 기판(11) 상에 존재하는 미세 먼지, 유기물, 자연 산화막을 제거한 후에 에피텍셜 성장을 위하여, 도 2와 같은 공정챔버(21)로 이동한다.
도 2와 같이, 공정챔버(21)는 외부와 차단시키며 반응영역을 정의하는 챔버(23)와, 챔버(23)의 내부에 위치하며 상면에 기판(11)을 안치하는 서셉터(25)와, 서셉터(25)의 상부에서 에피텍셜 소오스 물질을 공급하는 공급장치(도시하지 않음)를 포함한다. 공정챔버(21)의 내부에서 플라즈마를 발생시키기 위해, 챔버(11)의 상부와 연결된 상부 RF(27)과 서셉터와 연결되는 하부 RF(29)가 설치된다. 그리고, 에피텍셜 성장막(51)을 형성하기 전에, 기판(11)을 세정하기 위해 공정챔버(21)의 내부에 세정가스를 공급하기 위한, 제 1 유량제어기(31)를 포함한 SF6 공급장치(33)과 제 2 유량제어기(35)를 포함한 H2 공급장치(37)가 설치된다.
습식 세정에서 증류수와 불산의 혼합용액을 사용하므로, 증류수에 의하여 실리콘 기판(11) 상에 재차 자연 산화막이 생성되고, 습식세정 중에 불소(F) 및 유기물이 잔존할 수 있다. 이러한 자연 산화막, 불소 및 유기물을 실리콘 기판(11) 상에서 완전히 제거하지 않으면, 원하는 양질의 에피텍셜 성장막(51)을 얻을 수 없다. 따라서, 실리콘 기판(11)을 1 차로 습식세정한 후에, 2 차로 공정챔버(21)에 SF6와 H2를 1 : 20으로 혼합한 세정가스를 공급하여 플라즈마 세정을 실시하고 에피텍셜 성장막(51)을 형성한다.
그러나, 2 차 플라즈마 세정에 의해, 실리콘 기판(11) 상에 생성된 자연 산화막은 제거할 수 있으나, 황(S) 및 불소(F)를 포함한 세정가스에 의해, 실리콘 기판(11)의 표면이 오염될 수 있다. 실리콘 기판(11) 상에 잔류한 황(S) 및 불소(F)에 의해 에피텍셜 성장막에서 도 1a와 같은 패시트(facet)결함(21), 도 1b와 같은 스택킹 폴트(stacking fault)(19) 및 스택킹 폴트(19)에 의한 선 또는 면결함(31)을 발생시키고, 이러한 결함은 에피텍셜 성장막(51)의 특성을 저하시키는 요인이 된다.
본 발명은 상기와 같은 종래기술의 문제를 해결하기 위하여, 보다 구체적으로는 양질의 에피텍셜 성장막을 형성하기 위하여 기판의 표면에 오염물질을 제거하는 세정공정을 실시하는 플라즈마 세정공정을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 플라즈마 세정방법은, (a) 기판을 준비하는 단계; (b) 상기 기판을 습식세정하는 단계; (c) Cl2 및 Ar을 공급하여 상기 기판을 플라즈마 세정하는 단계; (d) 상기 기판 상에 에피텍셜 성장막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 플라즈마 세정방법에 있어서, 상기 (b) 단계와 상기 (c) 단계 사이에, 상기 기판을 SF6와 Ar 또는 H2를 공급하여 플라즈마 세정하는 (e) 단계를 포함하는 것을 특징으로 한다.
상기와 같은 플라즈마 세정방법에 있어서, 상기 (e) 단계는 세정전용의 제 1 챔버에서 수행하고, 상기 (c) 단계 및 상기 (d) 단계는 세정 및 엑피텍셜 형성 겸용의 제 2 챔버에서 수행하는 것을 특징으로 한다.
상기와 같은 플라즈마 세정방법에 있어서, 상기 (e) 단계는 150 내지 300℃의 온도에서 진행하고, 상기 (c) 단계 및 상기 (d) 단계는 400 내지 700℃의 온도 에서 진행하는 것을 특징으로 한다.
상기와 같은 플라즈마 세정방법에 있어서, 상기 (c) 단계 및 상기 (e) 단계는 세정전용의 제 1 챔버에서 수행되고, 상기 (d) 단계는 공정전용의 제 2 챔버에서 수행되는 것을 특징으로 한다.
상기와 같은 플라즈마 세정방법에 있어서, 상기 (c) 단계는 세정전용의 제 1 챔버에서 수행되고, 상기 (d) 단계는 에피텍셜 공정전용의 제 2 챔버에서 수행되는 것을 특징으로 한다.
상기와 같은 플라즈마 세정방법에 있어서, 상기 (c) 단계는 150 내지 300℃의 온도에서 진행하고, 상기 (d) 단계는 400 내지 700℃의 온도에서 진행하는 것을 특징으로 한다.
상기와 같은 플라즈마 세정방법에 있어서, 상기 (c) 단계에서, 상기 Cl2 및 상기 Ar은 1:1 내지 20:1의 공급비율과, 20 내지 500 W의 플라즈마와, 150 내지 300℃의 온도 또는 400 내지 700℃의 온도에서 진행하는 하는 것을 특징으로 한다.
상기와 같은 플라즈마 세정방법에 있어서, 상기 (e) 단계는, 20 내지 500W의 플라즈마와 150 내지 300℃의 온도 또는 450 내지 700℃의 온도에서 수행되는 것을 특징으로 한다.
본 발명의 실시예에 따른 플라즈마 세정방법은 다음과 같은 효과가 있다.
습식세정 후에 실리콘 기판의 표면에 잔류하는 자연 산화막 및 유기물을 포함한 오염물질을 챔버의 내부에서 Cl2 및 Ar에 의해 건식세정하는 것에 의해, 양질의 에피텍셜 성장막을 얻을 수 있다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 엑피텍셜 성장막이 형성된 반도체 소자의 단면도이고, 도 4는 본 발명의 실시예에 따른 엑피텍셜 성장막을 형성하는 공정챔버의 개략도이다.
도 3a와 같이, 실리콘 기판(111) 상에 게이트 절연막(113), 전도성 물질의 게이트 전극(115), 및 게이트 전극(115)의 양측면에 절연성 물질의 측벽(117)을 형성한다. 측벽(117)을 형성하는 방법은 게이트 전극(115)을 포함한 실리콘 기판(111) 상에 절연물질을 적층하고, 이방성 식각에 의해 형성하며, 측벽(117)을 형성할 때 게이트 전극(115)과 게이트 전극(115) 사이에 있는 게이트 절연막(113)이 제거되어 실리콘 기판(111)의 표면이 노출된다.
도 3b와 같이, 실리콘 기판(111) 상에 게이트 절연막(113), 전도성 물질의 게이트 전극(115), 및 게이트 전극(115)의 양측면에 절연성 물질의 측벽(117)을 형성한다. 게이트 전극(115)과 게이트 전극(115) 사이의 노출된 실리콘 기판(111)을 식각하여 함몰부(recess region)(131)를 형성한다.
도 3a 및 도 3b와 같이, 게이트 전극(115)와 게이트 전극(115) 사이의 노출된 실리콘 기판(111) 상의 자연 산화막 및 오염물질을 제거하기 위하여 증류수에 불산(HF)이 희석된 용액을 사용하여 습식 세정한다. 습식 세정에서, 실리콘 기판(111) 상에 존재하는 미세 먼지, 유기물, 자연 산화막을 제거한 후에 에피텍셜 성장을 위하여, 도 4와 같은 공정챔버(121)로 이동한다. 습식세정 후에는 기판(111) 상에 자연 산화막의 성장을 최대한 억제하기 위하여, 가능하면 빠른 시간 내에 공정챔버(121)로 이동하여 엑피텍셜 성장막(151)을 형성한다.
에피텍셜 성장막(151)에 의해 도 3a와 같이 상승 소오스/드레인(elevated source/drain)을 형성하고, 도 3b와 같이, 함몰 소오스/드레인(recessed source/drain)을 형성하는 것은, 트랜지스터의 특성을 개선시키기 위함이다.
공정챔버(121)는, 외부와 차단시키며 반응영역을 정의하는 챔버(123)와, 챔버(123)의 내부에 위치하며 상면에 기판(111)을 안치하는 서셉터(125)와, 서셉터(125)의 상부에서 에피텍셜 소오스 물질을 공급하는 공급장치(도시하지 않음)를 포함한다. 공정챔버(121)의 내부에서 플라즈마를 발생시키기 위해, 챔버(111)의 상 부와 연결된 상부 RF(127)과 서셉터(125)와 연결되는 하부 RF(129)가 설치된다.
그리고, 에피텍셜 성장막(151)을 형성하기 전에, 기판(111)을 세정하기 위해 공정챔버(121)의 내부에 세정가스를 공급하기 위한, 제 1 유량제어기(131)를 포함한 Cl2 공급장치(133), 제 2 유량제어기(135)를 포함한 SF6 공급장치(137), 제 3 유량제어기(139)를 포함한 Ar 공급장치(141), 및 제 4 유량제어기(141)를 포함한 H2 공급장치(143)이 설치된다. 상부 RF(127) 및 하부 RF(129)에 전원을 인가하여 플라즈마를 여기시켜, 기판(111)의 표면에 생성된 자연 산화막 및 오염물질을 제거한다.
게이트 전극(115)과 게이트 전극(115) 사이에 에피텍셜 성장방법으로, Si, SiGe, 및 SiC 중 하나를 선택하여 단결정층의 에피텍셜 성장막(151)을 형성하기 전에 다음과 실시예와 같은 방법으로 건식세정 공정을 실시한다.
제 1 실시예
습식세정 후에, 건식세정과 엑피텍셜 성장막(151)의 형성공정을 동일한 공정챔버에서 진행한다. 공정챔버(121)의 내부에, Cl2 공급장치(133) 및 Ar 공급장치(139)를 이용하여, Cl2 및 Ar을 1:1 내지 20:1의 비율로 공급하고 20 내지 500 W의 플라즈마를 발생시키고, 엑피텍셜 성장막(151)을 진행하는 공정온도와 유사한 400 내지 700℃의 온도에서, 기판(111) 상의 자연 산화막, 불소를 포함한 잔존물 및 오염물질을 제거한다.
Cl2 및 Ar에 의한 세정온도를 엑피텍셜 성장막(151)의 공정온도보다 낮은 온도에서 진행하게 되면, 엑피텍셜 성장막(151)의 형성공정에서, 공정챔버(121) 내부를 승온시키는 단계가 필요하게 된다. 따라서 장비의 효율적인 사용을 위하여, 세정온도를 엑피텍셜 성장막(151)의 형성공정과 유사한 온도에서 진행한다.
Cl2 및 Ar의 플라즈마에 의해, 습식세정에 의해 기판(111) 상에 잔류하는 불소(F) 및 불소(F)와 결합한 오염물질을 제거한다. 플라즈마에 의해 활성화된 Cl이 SixCly형태로 결합하는 것에 의해, 실리콘 기판(111)의 표면을 식각하고, 실리콘 기판(111) 표면의 식각에 의해 오염물질이 제거된다
그리고 공정챔버(121)의 내부에 에피텍셜 소오스 물질을 공급하여, 기판(111) 상에 엑피텍셜 성장막(151)을 형성한다.
제 2 실시예
습식세정 후에, 제 1 단계 및 제 2 단계의 건식세정은 엑피텍셜 성장막(151)의 형성공정을 동일한 공정챔버에서 진행한다.
제 1 세정단계로, 공정챔버(121)의 내부에 SF6 공급장치(137) 및 Ar 공급장치(139)를 이용하여, SF6와 Ar을 공급하여 20 내지 500W의 플라즈마를 발생시키고, 400 내지 700℃의 온도에서, 기판(111) 상의 자연 산화막, 불소를 포함한 잔존물 및 오염물질을 제거한다. 이때, Ar 대신 H2 공급장치(143)를 이용하여 H2를 공급할 수 있다. SF6 및 Ar 또는 H2의 플라즈마에 의해, 습식세정에 의해 기판(111) 상에 잔류하는 불소(F) 및 불소(F)와 결합한 오염물질을 제거된다.
제 2 세정단계로, 공정챔버(121)의 내부에, Cl2 공급장치(133) 및 Ar 공급장치(139)를 이용하여, Cl2 및 Ar을 1:1 내지 20:1의 비율로 공급하여, 400 내지 700℃의 온도에서, 20 내지 500W의 플라즈마를 발생시켜, 기판(111) 상에 잔류한 자연 산화막 및 오염물질을 제거한다. Cl2 및 Ar의 플라즈마에 의해, 습식세정에서 기판(111) 상에 잔류하는 황(S) 및 불소(F), 또는 이들과 결합한 오염물질이 제거된다. 플라즈마에 의해 활성화된 Cl이 SixCly형태로 결합하는 것에 의해, 실리콘 기판(111)의 표면을 식각하고, 실리콘 기판(111) 표면의 식각에 의해 오염물질이 제거된다. 제 2 세정단계 후에, 그리고 공정챔버(121)의 내부에 에피텍셜 소오스 물질을 공급하여, 기판(111) 상에 엑피텍셜 성장막(151)을 형성한다.
제 3 실시예
습식세정 후에, 건식세정과 엑피텍셜 성장막(151)의 형성공정을 별도의 챔버에 진행한다.
공정챔버(121)를 세정을 위한 세정용 전용챔버로 사용한다. 세정용 전용챔버의 내부에, Cl2 공급장치(133) 및 Ar 공급장치(139)를 이용하여, Cl2 및 Ar을 공급하고 플라즈마를 발생시켜, 기판(111) 상의 자연 산화막, 불소를 포함한 잔존물 및 오염물질을 제거한다. Cl2 및 Ar은 1:1 내지 20:1의 비율로 공급하고, 150 내지 300℃의 온도와 20 내지 500W의 플라즈마의 조건에서, 습식세정에 의해 기판(111) 상에 잔류하는 불소(F) 및 불소(F)와 결합한 오염물질을 제거한다. 플라즈마에 의해 활성화된 Cl이 SixCly형태로 결합하는 것에 의해, 실리콘 기판(111)의 표면을 식각하고, 실리콘 기판(111) 표면의 식각에 의해 오염물질이 제거된다.
그리고, 세정이 완료된 기판(111)을 에피텍셜 성장공정을 위한 전용 챔버(도시하지 않음)로 이동하여, 에피텍셜 소오스 물질을 공급하여, 기판(111) 상에 엑피텍셜 성장막(151)을 형성한다.
제 4 실시예
습식세정 후에, 제 1 단계의 건식세정은 세정 전용챔버에서 실행하고, 제 2 단계의 건식세정 및 엑피텍셜 성장막(151)의 형성공정의 겸용챔버에 진행한다.
공정챔버(121)를 세정을 위한 전용 세정챔버로 사용한다. 제 1 세정단계로 전용 세정챔버의 내부에 SF6 공급장치(137) 및 Ar 공급장치(139)를 이용하여, SF6와 Ar을 공급하고, 150 내지 300℃의 온도범위와 20 내지 500W의 플라즈마를 발생시켜, 기판(111) 상의 자연 산화막, 불소를 포함한 잔존물 및 오염물질을 제거한다. 이때, Ar 대신 H2 공급장치(143)를 이용하여 H2를 공급할 수 있다. SF6 및 Ar 또는 H2의 플라즈마에 의해, 습식세정에 의해 기판(111) 상에 잔류하는 불소(F) 및 불소(F)와 결합한 오염물질을 제거한다.
제 2 세정단계로, 제 1 세정단계를 완료한 기판(111)을 세정 및 에피텍셜 성장공정 겸용 챔버로 이동시키고, Cl2 및 Ar을 1:1 내지 20:1의 비율로 공급하고 400 내지 700℃의 온도와, 20 내지 500W의 플라즈마를 발생시켜, 기판(111) 상의 자연 산화막, 불소를 포함한 잔존물 및 오염물질을 제거한다. Cl2 및 Ar의 플라즈마에 의해, 습식세정에 의해 기판(111) 상에 잔류하는 불소(F) 및 불소(F)와 결합한 오염물질이 제거된다. 그리고 공정챔버(121)의 내부에 에피텍셜 소오스 물질을 공급하여, 기판(111) 상에 엑피텍셜 성장막(151)을 형성한다.
그리고, 제 4 실시예에서는 제 1 단계 및 제 2 단계의 건식세정을 세정 전용챔버에서 실행하고, 엑피텍셜 성장막(151)은 증착전용 공정챔버에 진행할 수 있다.
도 1a 내지 도 1b는 종래기술의 엑피텍셜 성장막이 형성된 반도체 소자의 단면도
도 2는 종래기술의 엑피텍셜 성장막을 형성하는 공정챔버의 개략도
도 3s 내지 도 3b는 본 발명의 실시예에 따른 엑피텍셜 성장막이 형성된 반도체 소자의 단면도
도 4는 본 발명의 실시예에 따른 엑피텍셜 성장막을 형성하는 공정챔버의 개략도
* 도면의 주요 부분에 대한 부호의 설명*
111 : 기판 113 : 게이트 절연막
115 : 게이트 전극 117 : 측벽
151 : 에피텍셜 성장막

Claims (10)

  1. (a) 기판을 준비하는 단계;
    (b) 상기 기판을 습식세정하는 단계;
    (c) 상기 기판 상부로 Ar 또는 H2 중 하나와 SF6를 공급하여 상기 기판 상에 형성된 자연산화막, 불소를 포함한 잔존물 및 오염물질을 제거하는 제 1 플라즈마 세정 단계;
    (d) Cl2 및 Ar을 공급하여 상기 제 1 플라즈마 세정 단계에 의해 상기 기판 상에 잔류하게 되는 황(S) 및 불소(F)와 이들과 결합한 오염물질을 제거하는 제 2 플라즈마 세정 단계;
    (e) 상기 기판 상에 에피텍셜 성장막을 형성하는 단계를 포함하고,
    상기 (a) 내지 (e) 단계는 순차적으로 진행되는 것을 특징으로 하는 플라즈마 세정방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 (d) 단계는 150 내지 300℃의 온도에서 진행하고, 상기 (e) 단계는 400 내지 700℃의 온도에서 진행하는 것을 특징으로 하는 플라즈마 세정방법.
  8. 제 1 항에 있어서,
    상기 (d) 단계에서, 상기 Cl2 및 상기 Ar은 1:1 내지 20:1의 공급비율과, 20 내지 500 W의 플라즈마와, 150 내지 300℃의 온도 또는 400 내지 700℃의 온도에서 진행하는 하는 것을 특징으로 하는 플라즈마 세정방법.
  9. 삭제
  10. 삭제
KR1020070069433A 2007-07-11 2007-07-11 플라즈마 세정 방법 KR101440282B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070069433A KR101440282B1 (ko) 2007-07-11 2007-07-11 플라즈마 세정 방법
US12/171,157 US8097527B2 (en) 2007-07-11 2008-07-10 Method of forming epitaxial layer
TW097126513A TWI493618B (zh) 2007-07-11 2008-07-11 形成磊晶層的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070069433A KR101440282B1 (ko) 2007-07-11 2007-07-11 플라즈마 세정 방법

Publications (2)

Publication Number Publication Date
KR20090006265A KR20090006265A (ko) 2009-01-15
KR101440282B1 true KR101440282B1 (ko) 2014-09-17

Family

ID=40253500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070069433A KR101440282B1 (ko) 2007-07-11 2007-07-11 플라즈마 세정 방법

Country Status (3)

Country Link
US (1) US8097527B2 (ko)
KR (1) KR101440282B1 (ko)
TW (1) TWI493618B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
US8591661B2 (en) * 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
US9209285B2 (en) * 2009-09-17 2015-12-08 The Ohio State University Silicon-based tunneling field effect transistors and transistor circuitry employing same
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
US8721797B2 (en) * 2009-12-11 2014-05-13 Novellus Systems, Inc. Enhanced passivation process to protect silicon prior to high dose implant strip
KR101333831B1 (ko) * 2010-07-07 2013-11-29 울산대학교 산학협력단 반도체 소자의 표면 처리 방법 및 그 표면 처리 장치
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9076651B1 (en) * 2013-12-20 2015-07-07 Intermolecular, Inc. Gate stacks and ohmic contacts for SiC devices
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
TWI817756B (zh) * 2015-09-22 2023-10-01 美商應用材料股份有限公司 清洗方法
US10453925B2 (en) * 2016-01-29 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth methods and structures thereof
US11673170B2 (en) 2017-04-28 2023-06-13 Applied Materials, Inc. Method for cleaning a vacuum system used in the manufacture of OLED devices, method for vacuum deposition on a substrate to manufacture OLED devices, and apparatus for vacuum deposition on a substrate to manufacture OLED devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172067A (ja) * 1994-03-25 1996-07-02 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の処理方法
KR20020080953A (ko) * 2001-04-18 2002-10-26 주성엔지니어링(주) 반도체 소자의 제조방법
KR20030056204A (ko) * 2001-12-27 2003-07-04 동부전자 주식회사 반도체 소자용 금속 배선의 클리닝 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
JP3660897B2 (ja) * 2001-09-03 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US20050130434A1 (en) * 2003-12-15 2005-06-16 United Microelectronics Corp. Method of surface pretreatment before selective epitaxial growth
US20050217569A1 (en) * 2004-04-01 2005-10-06 Nirmal Ramaswamy Methods of depositing an elemental silicon-comprising material over a semiconductor substrate and methods of cleaning an internal wall of a chamber
US7235492B2 (en) * 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7319316B2 (en) * 2005-06-29 2008-01-15 Lam Research Corporation Apparatus for measuring a set of electrical characteristics in a plasma

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172067A (ja) * 1994-03-25 1996-07-02 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の処理方法
KR20020080953A (ko) * 2001-04-18 2002-10-26 주성엔지니어링(주) 반도체 소자의 제조방법
KR20030056204A (ko) * 2001-12-27 2003-07-04 동부전자 주식회사 반도체 소자용 금속 배선의 클리닝 방법

Also Published As

Publication number Publication date
TW200913048A (en) 2009-03-16
KR20090006265A (ko) 2009-01-15
US8097527B2 (en) 2012-01-17
US20090017603A1 (en) 2009-01-15
TWI493618B (zh) 2015-07-21

Similar Documents

Publication Publication Date Title
KR101440282B1 (ko) 플라즈마 세정 방법
US6410436B2 (en) Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
US6180497B1 (en) Method for producing semiconductor base members
KR101276230B1 (ko) 에스오아이 기판 및 에스오아이 기판의 제조방법
KR20180085807A (ko) 세정 방법
KR20190087668A (ko) Ｓｏｉ 웨이퍼를 인시츄로 패시베이션하기 위한 방법
WO2012070368A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP5605005B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP2022535212A (ja) 化合物材料を乾式エッチングするための方法
JP2013074220A (ja) 堆積物除去方法
JPH0817163B2 (ja) エピタキシャルウェーハの製造方法
US7361574B1 (en) Single-crystal silicon-on-glass from film transfer
JP2007184356A (ja) エッチング方法
JP2002033383A (ja) 半導体素子の素子分離膜形成方法
Labrot et al. Low thermal budget for Si and SiGe surface preparation for FD-SOI technology
KR100712529B1 (ko) 플라즈마 어플리케이터의 인시츄 세정 방법 및 그 세정방법을 채용한 플라즈마 어플리케이터
JP2005150399A (ja) 半導体装置の製造方法
CN102576671A (zh) 用于碳化硅半导体的清洗方法和用于碳化硅半导体的清洗设备
CN105702724B (zh) 半导体器件及其形成方法
CN107634006A (zh) 晶圆的返工方法
JP4182818B2 (ja) 半導体基板の製造方法
JPH0529285A (ja) クリーニング方法及び半導体製造装置
CN105336623B (zh) 晶体管的形成方法
KR20160070058A (ko) 접합 웨이퍼의 제조방법
JP2518033B2 (ja) シリコンのエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 5