CN104037120A - Mim电容的制造方法 - Google Patents

Mim电容的制造方法 Download PDF

Info

Publication number
CN104037120A
CN104037120A CN201310071805.0A CN201310071805A CN104037120A CN 104037120 A CN104037120 A CN 104037120A CN 201310071805 A CN201310071805 A CN 201310071805A CN 104037120 A CN104037120 A CN 104037120A
Authority
CN
China
Prior art keywords
metal layer
bottom metal
electric capacity
layer
mim electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310071805.0A
Other languages
English (en)
Inventor
董天化
朱赛亚
王亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310071805.0A priority Critical patent/CN104037120A/zh
Publication of CN104037120A publication Critical patent/CN104037120A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种MIM电容的制造方法，包括：提供衬底；在所述衬底上沉积底层金属层；对所述底层金属层进行原位退火处理；在所述底层金属层上沉积绝缘层；利用光刻手段在所述顶层金属层表面定义出MIM电容区域；对顶层金属层进行刻蚀，以去除MIM电容区域外的顶层金属层，以制成MIM电容。本发明在完成底层金属层的沉积后，对底层金属层进行原位退火，使得底层金属层的应力在原位退火的过程中得以充分释放，在随后绝缘层沉积过程中底层金属层不会再释放应力，避免了底层金属层的显著变型，从而避免了凸包结构的产生。本发明使得所制造的2fF的MIM电容不易被击穿，可长时间稳定工作于较高电压下，并且节省了生产成本和工艺复杂性。

Description

MIM电容的制造方法
技术领域
本发明涉及半导体制造技术，特别涉及一种MIM（Metal Insulator Metal，金属-绝缘层-金属）电容的制造方法。
背景技术
图1至图3示出了现有半导体芯片中的MIM电容的制造过程演化图。其中，如图1所示，首先在衬底1上沉积底层金属层201，其材料例如Cu（铜）。然后，如图2所示，在底层金属层201上沉积绝缘层202，其材料例如SiN（氮化硅）。最后，如图3所示，在绝缘层202上沉积顶层金属层203，其材料例如Cu。
在WAT（Wafer Acceptance Test，晶片允收测试）中，对于0.11um和/或0.13um工艺节点下的BEOL（Back End Of Line，后段工艺）中所制造的容量为2fF（F：法拉，电容单位，1fF=10-15F）的MIM电容的击穿率很高（大约为0.1%），这使得MIM电容的可靠性下降，进而无法满足大规模生产的需要。
为了寻找上述2fF的MIM电容击穿率高的原因，利用FA（Failure Analysis，故障分析）发现，在MIM电容中，底层金属层201（如Cu材料）上形成有凸包（hillock）结构2011，如图4所示，该凸包结构2011会导致沉积于底层金属层201上的SiN材料的绝缘层202的厚度不均匀，位于底层金属层201的凸包结构2011之上的绝缘层202的厚度大约为100A（埃），而位于凸包结构2011以外的底层金属层201的其它部分之上的绝缘层202的厚度大约为300A。由于凸包结构2011的影响，造成了绝缘层202位于凸包结构2011之上部分的厚度小于绝缘层202的其它部分的厚度，这样，绝缘层202位于凸包结构2011之上的部分由于厚度更小，更易造成击穿，进而使得含有凸包结构2011的MIM电容的BV（Breakdown Voltage，击穿电压）降低，并且可使得含有凸包结构2011的MIM电容不能长时间工作于较高的电压下。
通过分析发现，造成凸包结构2011产生的原因主要在于沉积绝缘层202时，由于环境温度过高、周围等离子体环境以及氢离子（H+）在电场下的加速影响，加速了底层金属层201铜金属的应力释放，进而使得底层金属层201产生显著的变形，导致了大量凸包结构2011的产生。
为避免上述2fF的MIM电容击穿率高，不能长时间工作于较高电压下的问题，Fab（晶圆代工厂）一般采用以下2种替代手段：
1）利用1.0fF或者1.5fF的MIM电容以替代2fF的MIM电容进行芯片设计，这样可使得击穿电压（BV）能够达到20V，并且可长时间稳定工作，但是这将增加芯片面积，降低每片晶圆上所生产的芯片的数量，进而增加了制造成本。
2）针对2fF的MIM电容，采用2-plate（2层板）结构的MIM电容以获得较高的击穿电压，该2-plate结构的MIM电容的制造过程如下。
如图5所示，在衬底1上依次沉积底层金属层201、绝缘层202和顶层金属层203，其中，衬底1为经过FEOL（Front End Of Line，前段工艺）所形成的衬底，该衬底1也可进一步经过了部分BEOL（Back End Of Line，后段工艺）。
之后，如图6所示，定义MIM电容区域，并进行针对顶层金属层203的刻蚀，以去除部分顶层金属层203和部分绝缘层202。该过程中需要进行光刻工艺，其中采用了定义顶层金属层203和绝缘层202刻蚀区域的光罩（mask）。
然后，如图7所示，进行针对底层金属层201的刻蚀，以去除部分底层金属层201，并形成2-plate结构MIM电容。该过程也需要进行光刻工艺，其中采用了定义底层金属层201刻蚀区域的光罩（mask）。
为了在刻蚀过程中对衬底1进行保护，本领域技术人员依据现有技术，可以在沉积底层金属层201之前在衬底1上先沉积一层隔离层作为刻蚀底层金属层201时的阻挡层，同样，在光刻工艺中，本领域技术人员依据现有技术还可在进行光刻时，在光刻表面涂覆DARC（Dielectric Anti Reflective Coating，电介质抗反射层）等。
由上述介绍可以看出，2-plate结构MIM电容的制造过程中会增加更多工艺步骤并使用更多光罩（mask），这将使得制造成本上升，并且该2-plate结构MIM电容中会采用金属Al（铝）作为底层金属层的材料，进而由于Al的应力会使得2-plate结构MIM电容在X射线物相照片（topograph）中发现较差的结构。
上述两种手段虽然可以绕开2fF的MIM电容的凸包结构2011所导致的击穿率高，难以长时间工作于较高的电压下的问题，但是大大的增加了生产成本和工艺复杂性。
因此，在进行MIM电容的制造过程中尚需要新的手段，在不增加生产成本和工艺复杂性的同时，降低2fF的MIM电容的击穿率。
发明内容
有鉴于此，本发明提供一种MIM电容的制造方法，以降低MIM电容的击穿率，延长MIM电容的使用寿命。
本申请的技术方案是这样实现的：
一种MIM电容的制造方法，包括：
提供衬底；
在所述衬底上沉积底层金属层；
对所述底层金属层进行原位退火处理；
在所述底层金属层上沉积绝缘层；
在所述绝缘层上沉积顶层金属层；
利用光刻手段在所述顶层金属层表面定义出MIM电容区域；
对顶层金属层进行刻蚀，以去除MIM电容区域外的顶层金属层，以制成MIM电容。
进一步，所述底层金属层的材料为Cu，所述绝缘层的材料为SiN，所述顶层金属层的材料为Ta。
进一步，所述原位退火温度为350～450℃，退火气氛为N2，退火时间为20～40S。
进一步，所述MIM电容的容量为2fF。
进一步，所述对顶层金属层进行刻蚀采用缩短主刻蚀时间并延长过刻蚀时间的方法。
进一步，在沉积底层金属层后，对所述底层金属层进行原位退火之前，还包括：
对所述底层金属层进行化学机械研磨CMP。
进一步，所述衬底中具有前段工艺FOEL中形成的半导体器件。
进一步，所述底层金属层采用物理气相沉积PVD、化学气相沉积CVD或者电镀方法进行沉积，所述顶层金属层采用物理气相沉积PVD、化学气相沉积CVD或者电镀方法进行沉积。
进一步，所述绝缘层采用等离子体增强化学气相沉积PECVD方法进行沉积。
从上述方案可以看出，本发明的MIM电容的制造方法中，在完成底层金属层的沉积后，并在所述底层金属层上沉积绝缘层之前，对所述底层金属层进行原位退火，使得底层金属层的应力在原位退火的过程中得以充分释放，在随后沉积绝缘层的过程中由于底层金属层的应力已经充分释放，便在绝缘层沉积过程中底层金属层不会再释放应力，进而避免了底层金属层的显著变型，从而避免了凸包结构的产生。同时，本发明对随后的顶层金属层的刻蚀过程进行了优化，相对减少了主刻蚀时间并增加了过刻蚀时间，在对顶层金属层的刻蚀之后，对于绝缘层来说达到了更好的形貌效果，进一步提升了所制成的MIM电容的性能。本发明的MIM电容的制造方法非常适合于2fF的MIM电容的制造，使得所制造的2fF的MIM电容不易被击穿，可长时间稳定工作于较高电压下，并且与现有的替代手段相比节省了生产成本和工艺复杂性。
附图说明
图1为现有制造MIM电容过程中在衬底上沉积底层金属层的结构示意图；
图2为现有制造MIM电容过程中在底层金属层上沉积绝缘层的结构示意图；
图3为现有制造MIM电容过程中在绝缘层上沉积顶层金属层的结构示意图；
图4为现有MIM电容中的凸包结构示意图；
图5为现有的2-plate结构的MIM电容制造过程中的结构演化之一图；
图6为现有的2-plate结构的MIM电容制造过程中的结构演化之二图；
图7为现有的2-plate结构的MIM电容制造过程中的结构演化之三图；
图8为本发明实施例的MIM电容的制造方法的流程图；
图9为本发明实施例中在衬底上沉积底层金属层的结构示意图；
图10为本发明实施例中对底层金属层进行原位退火处理的示意图；
图11为本发明实施例中在底层金属层上沉积绝缘层的结构示意图；
图12为本发明实施例中在绝缘层上沉积顶层金属层后的结构示意图；
图13为本发明实施例中利用光刻手段在所述顶层金属层表面定义MIM电容区域的示意图；
图14为本发明实施例中在所述顶层金属层表面所形成的图形化光刻胶的示意图；
图15为本发明实施例中对顶层金属层进行刻蚀后的MIM电容结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
如图8所示，本发明的MIM电容的制造方法主要包括：
提供衬底，在所述衬底上沉积底层金属层；
对所述底层金属层进行原位退火处理；
在所述底层金属层上沉积绝缘层；
在所述绝缘层上沉积顶层金属层；
利用光刻手段在所述顶层金属层表面定义出MIM电容区域；
对顶层金属层进行刻蚀，以去除MIM电容区域外的顶层金属层，以制成MIM电容。
以下结合图9至图13，对本发明的MIM电容的制造方法进行详细介绍。
步骤a：如图9所示，提供衬底1，在衬底1上沉积底层金属层201。
本步骤a中，所提供的衬底1例如在芯片制造过程中，经过FEOL后所形成的衬底，其中具有前段工艺过程中形成基本半导体器件，例如CMOS（ComplementaryMetal-Oxide-Semiconductor，互补金属氧化物半导体）晶体管等，衬底1也可进一步地经过了部分BEOL，可进一步具有后端工艺过程中形成的via（通孔）、金属互连线以及层间介质层等，在衬底1上所沉积底层金属层201可通过via（通孔）、contact（接触孔）电连接于衬底1中的半导体器件。底层金属层201的材料为金属Cu（铜），可通过例如PVD（Physical Vapor Deposition，物理气相沉积）、CVD（Chemical VaporDeposition，化学气相沉积）或者电镀等方法进行沉积制备。
步骤b：如图10所示，对底层金属层201进行原位退火（in-situ anneal）处理。
本步骤b中，原位退火的温度为350℃～450℃，退火气氛为N2（氮气），退火时间为20～40S（Second，秒）。经过本步骤b的原位退火后，积累于底层金属层201的应力便可以获得充分释放，所以在随后沉积绝缘层202的过程中，底层金属层201不会再有应力释放以影响沉积绝缘层202之后底层金属层201和绝缘层202之间形貌的显著变化而产生凸包结构。
结合现有的MIM电容的制造过程，在步骤a和步骤b之间还可增加对底层金属层201进行CMP（化学机械研磨）的过程。
步骤c：如图11所示，在底层金属层201上沉积绝缘层202。
本步骤c中，绝缘层202的材料例如SiN（氮化硅），绝缘层202可采用PECVD（Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积）方法。
步骤d：如图12所示，在绝缘层202上沉积顶层金属层203。
本步骤d中，顶层金属层203的材料例如金属Ta（钽），可采用例如PVD（PhysicalVapor Deposition，物理气相沉积）、CVD（Chemical Vapor Deposition，化学气相沉积）或者电镀等方法进行沉积制备。
步骤e：如图13所示，利用光刻手段在所述顶层金属层203表面定义出MIM电容区域。
本步骤e中，在所述顶层金属层203表面涂覆光刻胶3，并利用光罩4对光刻胶3进行曝光处理以定义出MIM电容区域。其中，光罩4的图案为定义MIM电容区域的图案。曝光处理后，对光刻胶3进行显影处理，并去除非MIM电容区域的光刻胶，以完成定义MIM电容区域的光刻过程。经过步骤e之后，便将光罩4的图案转移至所述顶层金属层203表面的光刻胶3，即在顶层金属层203表面形成了定义MIM电容区域的光刻胶3的图案，如图14所示。之后便以保留于顶层金属层203表面的光刻胶3作为掩膜，执行对顶层金属层203的刻蚀，进而完成MIM电容的制造。
步骤f：对顶层金属层203进行刻蚀，以去除MIM电容区域外的顶层金属层203，以制成MIM电容，如图15所示。
本步骤f是以经过步骤e之后形成于顶层金属层203表面并定义了MIM电容区域图案的光刻胶3作为掩膜，对顶层金属层203进行的刻蚀。本步骤f包括主刻蚀（ME，Main Etch）阶段和过刻蚀（OE，Over Etch）阶段。先对所述顶层金属层203进行主刻蚀，之后再对所述顶层金属层203进行过刻蚀。采用干法刻蚀手段，例如RIE（ReactiveIon Etching，反应离子刻蚀）方法。主刻蚀用于去除大部分所要刻蚀的材料，如本实施例中，对顶层金属层203的主刻蚀过程是要去除刻蚀区域中的大部分的顶层金属层203材料；而过刻蚀用于对经过主刻蚀之后的残留物进行去除，如本实施例中，对顶层金属层203的过刻蚀过程是去除刻蚀区域中经过主刻蚀阶段之后所残留的顶层金属层203材料。主刻蚀过程刻蚀速率较快，而过刻蚀的刻蚀速率相对较慢。因为主刻蚀的刻蚀速率较快，所以在主刻蚀过程中，会造成因为控制不当而使得顶层金属层203的刻蚀过多，进而导致其下部的绝缘层202也遭到过渡刻蚀，甚至暴露底层金属层201，进而影响刻蚀后绝缘层202以及底层金属层201的形貌。因此本实施例中，将现有工艺中的主刻蚀时间和过刻蚀时间进行调整，采用缩短主刻蚀时间并延长过刻蚀时间的方法。缩短主刻蚀时间后，经过主刻蚀阶段后的顶层金属层203会残留更多的顶层金属层材料，进而避免主刻蚀阶段对绝缘层202的破坏；进入过刻蚀阶段后，由于残留了更多的顶层金属层材料，因此需要延长过刻蚀时间，以对残留的顶层金属层材料进行去除，又因为过刻蚀的刻蚀速率相对较慢，这样便易于对过刻蚀进行控制，以保护刻蚀后所露出的绝缘层202的形貌，防止绝缘层202被过渡刻蚀，进而达到完美的刻蚀效果。对于不同机台，不同蚀刻条件，主刻蚀和过刻蚀的时间需要根据实际情况进行不同的调整。
刻蚀过程中可以以光刻胶3作为阻挡层进行顶层金属层203的刻蚀，当刻蚀结束后，采用烧蚀等手段将剩余的光刻胶3去除。当然，本领域人员也可以依据本领域常用手段采用其它方式（如增加其它材料层作为阻挡层）进行顶层金属层203的刻蚀。
作为一具体实施例，上述方法各步骤所制造的MIM电容的容量为2fF。当然，该方法也适用于其他容量MIM电容的制造。
本发明的MIM电容的制造方法中，在完成底层金属层201的沉积后，并在底层金属层201上沉积绝缘层202之前，对底层金属层201进行原位退火，使得底层金属层201的应力在原位退火的过程中得以充分释放，在随后沉积绝缘层202的过程中由于底层金属层201的应力已经充分释放，便在绝缘层202沉积过程中底层金属层201不会再释放应力，进而避免了底层金属层201的显著变型，从而避免了凸包结构的产生。同时，本发明对随后的顶层金属层203的刻蚀过程进行了优化，相对减少了ME时间并增加了OE时间，在对顶层金属层203的刻蚀之后，对于绝缘层202来说可达到更好的形貌效果，进一步提升了所制成的MIM电容的性能。本发明的MIM电容的制造方法非常适合于2fF的MIM电容的制造，使得所制造的2fF的MIM电容不易被击穿，可长时间稳定工作于较高电压下，并且与现有的替代手段相比节省了生产成本和工艺复杂性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (9)

1.一种MIM电容的制造方法，包括：
提供衬底；
在所述衬底上沉积底层金属层；
对所述底层金属层进行原位退火处理；
在所述底层金属层上沉积绝缘层；
在所述绝缘层上沉积顶层金属层；
利用光刻手段在所述顶层金属层表面定义出MIM电容区域；
对顶层金属层进行刻蚀，以去除MIM电容区域外的顶层金属层，以制成MIM电容。
2.根据权利要求1所述的MIM电容的制造方法，其特征在于：所述底层金属层的材料为Cu，所述绝缘层的材料为SiN，所述顶层金属层的材料为Ta。
3.根据权利要求1所述的MIM电容的制造方法，其特征在于：所述原位退火温度为350～450℃，退火气氛为N2，退火时间为20～40S。
4.根据权利要求1所述的MIM电容的制造方法，其特征在于：所述MIM电容的容量为2fF。
5.根据权利要求1所述的MIM电容的制造方法，其特征在于，所述对顶层金属层进行刻蚀采用缩短主刻蚀时间并延长过刻蚀时间的方法。
6.根据权利要求1至5任一项所述的MIM电容的制造方法，其特征在于，在沉积底层金属层后，对所述底层金属层进行原位退火之前，还包括：
对所述底层金属层进行化学机械研磨CMP。
7.根据权利要求1至5任一项所述的MIM电容的制造方法，其特征在于：
所述衬底中具有前段工艺FOEL中形成的半导体器件。
8.根据权利要求1至5任一项所述的MIM电容的制造方法，其特征在于：所述底层金属层采用物理气相沉积PVD、化学气相沉积CVD或者电镀方法进行沉积，所述顶层金属层采用物理气相沉积PVD、化学气相沉积CVD或者电镀方法进行沉积。
9.根据权利要求1至5任一项所述的MIM电容的制造方法，其特征在于：所述绝缘层采用等离子体增强化学气相沉积PECVD方法进行沉积。
CN201310071805.0A 2013-03-06 2013-03-06 Mim电容的制造方法 Pending CN104037120A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310071805.0A CN104037120A (zh) 2013-03-06 2013-03-06 Mim电容的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310071805.0A CN104037120A (zh) 2013-03-06 2013-03-06 Mim电容的制造方法

Publications (1)

Publication Number Publication Date
CN104037120A true CN104037120A (zh) 2014-09-10

Family

ID=51467841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310071805.0A Pending CN104037120A (zh) 2013-03-06 2013-03-06 Mim电容的制造方法

Country Status (1)

Country Link
CN (1) CN104037120A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716201A (zh) * 2015-04-03 2015-06-17 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示设备
CN105990099A (zh) * 2015-03-03 2016-10-05 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制作方法
CN106876371A (zh) * 2017-01-04 2017-06-20 上海华虹宏力半导体制造有限公司 Mim电容的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0853336A2 (en) * 1997-01-07 1998-07-15 Tong Yang Cement Corporation Method forming preferred orientation-controlled platinum films using nitrogen
US6232131B1 (en) * 1998-06-24 2001-05-15 Matsushita Electronics Corporation Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
US20050029566A1 (en) * 2002-06-11 2005-02-10 Chun-Hon Chen Method for making a new metal-insulator-metal (MIM) capacitor structure in copper-CMOS circuits using a pad protect layer
US20080274369A1 (en) * 2005-04-21 2008-11-06 Lee Eal H Novel Ruthenium-Based Materials and Ruthenium Alloys, Their Use in Vapor Deposition or Atomic Layer Deposition and Films Produced Therefrom
CN101989620A (zh) * 2009-08-04 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
CN101996928A (zh) * 2009-08-14 2011-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102136450A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 形成金属互连的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0853336A2 (en) * 1997-01-07 1998-07-15 Tong Yang Cement Corporation Method forming preferred orientation-controlled platinum films using nitrogen
US6232131B1 (en) * 1998-06-24 2001-05-15 Matsushita Electronics Corporation Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
US20050029566A1 (en) * 2002-06-11 2005-02-10 Chun-Hon Chen Method for making a new metal-insulator-metal (MIM) capacitor structure in copper-CMOS circuits using a pad protect layer
US20080274369A1 (en) * 2005-04-21 2008-11-06 Lee Eal H Novel Ruthenium-Based Materials and Ruthenium Alloys, Their Use in Vapor Deposition or Atomic Layer Deposition and Films Produced Therefrom
CN101989620A (zh) * 2009-08-04 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
CN101996928A (zh) * 2009-08-14 2011-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN102136450A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 形成金属互连的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990099A (zh) * 2015-03-03 2016-10-05 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制作方法
CN105990099B (zh) * 2015-03-03 2019-05-31 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制作方法
CN104716201A (zh) * 2015-04-03 2015-06-17 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、阵列基板、显示设备
CN106876371A (zh) * 2017-01-04 2017-06-20 上海华虹宏力半导体制造有限公司 Mim电容的制造方法

Similar Documents

Publication Publication Date Title
TWI818663B (zh) 金屬-絕緣層-金屬電容結構與其形成方法
KR20100122701A (ko) 반도체 소자의 제조방법
US8395200B2 (en) Method and system for manufacturing copper-based capacitor
CN102082114A (zh) 双大马士革结构的形成方法
US20080064163A1 (en) Method and structure for integrating mim capacitors within dual damascene processing techniques
US20060258111A1 (en) Process for producing an integrated circuit comprising a capacitor
KR20170015441A (ko) 반도체 디바이스용 인터커넥트 구조
US20160300794A1 (en) Stress Reduction Apparatus
CN104037120A (zh) Mim电容的制造方法
US20090293247A1 (en) Metal-insulator-metal capacitor structure
DE102021114956A1 (de) Obere leitfähige struktur, die einen mehrschichtigen stapel aufweist, um fertiungskosten zu senken und leistung zu steigern
US8101493B2 (en) Capacitor of semiconductor device and method for manufacturing the same
CN102110638B (zh) 解决半导体器件在制作过程中放电缺陷的方法及结构
KR100977924B1 (ko) 적층형의 고집적도 ｍｉｍ 커패시터 구조 및 ｍｉｍ 커패시터 제조방법
US7846808B2 (en) Method for manufacturing a semiconductor capacitor
US20180130871A1 (en) Capacitor structure and manufacturing method thereof
CN105336574B (zh) 氮化硅薄膜及mim电容的制作方法
CN112838048A (zh) 互连结构以及其制作方法
JP5891753B2 (ja) 半導体装置の製造方法
US8212333B2 (en) MIM capacitor of semiconductor device and manufacturing method thereof
US6576555B2 (en) Method of making upper conductive line in dual damascene having lower copper lines
US20100276807A1 (en) Fabrication of metal film stacks having improved bottom critical dimension
CN110391185A (zh) 制作半导体元件的方法
CN104752154A (zh) 电容器的制作方法
US6838340B2 (en) Method of manufacturing semiconductor device having MIM capacitor element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140910

RJ01 Rejection of invention patent application after publication