DE102021114956A1 - Obere leitfähige struktur, die einen mehrschichtigen stapel aufweist, um fertiungskosten zu senken und leistung zu steigern - Google Patents

Obere leitfähige struktur, die einen mehrschichtigen stapel aufweist, um fertiungskosten zu senken und leistung zu steigern Download PDF

Info

Publication number
DE102021114956A1
DE102021114956A1 DE102021114956.8A DE102021114956A DE102021114956A1 DE 102021114956 A1 DE102021114956 A1 DE 102021114956A1 DE 102021114956 A DE102021114956 A DE 102021114956A DE 102021114956 A1 DE102021114956 A1 DE 102021114956A1
Authority
DE
Germany
Prior art keywords
conductive
conductive layer
layer
dielectric layer
integrated chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021114956.8A
Other languages
English (en)
Inventor
Tzu-Yu Lin
Yao-Wen Chang
Chia-Wen Zhong
Yen-Liang Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021114956A1 publication Critical patent/DE102021114956A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0214—Structure of the auxiliary member
    • H01L2224/02141—Multilayer auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02145—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0215—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

Verschiedene Ausführungsformen der vorliegenden Offenbarung betreffen einen integrierten Chip. Der integrierte Chip schließt eine Verschaltungsstruktur ein, die über einem Halbleitersubstrat liegt und einen leitfähigen Draht umfasst. Eine Passivierungsstruktur liegt über der Verschaltungsstruktur. Eine obere leitfähige Struktur liegt über der Passivierungsstruktur und umfasst eine erste leitfähige Schicht, eine dielektrische Schicht und eine zweite leitfähige Schicht. Die erste leitfähige Schicht ist zwischen der dielektrischen Schicht und der Passivierungsstruktur angeordnet. Die zweite leitfähige Schicht erstreckt sich entlang der oberen Fläche der dielektrischen Schicht und durch die erste leitfähige Schicht und die Passivierungsstruktur zu dem leitfähigen Draht.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 63/144.567 , eingereicht am 2. Februar 2021, deren Inhalte hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen werden.
  • HINTERGRUND
  • Halbleiterchips werden in elektronischen und anderen Vorrichtungen verwendet und sind wohl bekannt. Die aktuell weit verbreitete Verwendung solcher Chips und die Nachfrage der Verbraucher nach leistungsstärkeren und kompakteren Bauelementen verlangen Chipherstellern, die physische Größe solcher Chips kontinuierlich zu verringern und ihre Funktionalität kontinuierlich zu steigern. Dieser Verkleinerungsprozess bietet im Allgemeinen Vorteile durch Verbessern der Produktionseffizienz und Senken der zugehörigen Kosten. Da Merkmalgrößen jedoch weiterhin kleiner werden, werden die Fertigungsprozesse zunehmend schwieriger durchzuführen. Daher ist das Bilden zuverlässiger Halbleiterbauelemente mit immer kleineren Größen eine Herausforderung.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verständlich, wenn diese in Verbindung mit den beigefügten Figuren gelesen wird. Es sei angemerkt, dass entsprechend der üblichen Branchenpraxis verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Diskussion beliebig vergrößert oder verkleinert sein.
    • 1 veranschaulicht eine Querschnittsansicht einiger Ausführungsformen eines integrierten Chips, der eine obere leitfähige Struktur einschließt, die einen mehrschichtigen Stapel aufweist, der über einer Verschaltungsstruktur liegt und elektrisch mit dieser gekoppelt ist.
    • 2A bis 2E veranschaulichen Querschnittsansichten einiger Ausführungsformen eines integrierten Chips, umfassend eine Bondstrukur, die eine obere leitfähige Struktur aufweist, die über einer Verschaltungsstruktur liegt.
    • 3 veranschaulicht eine Querschnittsansicht einiger Ausführungsformen eines integrierten Chips, der eine Umverteilungsstruktur, die über einer Verschaltungsstruktur liegt, und eine obere leitfähige Struktur, die über der Umverteilungsstruktur liegt, einschließt.
    • 4A bis 4B veranschaulichen Querschnittsansichten einiger Ausführungsformen eines integrierten Chips, der eine lichtemittierende Struktur vertikal oberhalb einer entsprechenden oberen leitfähigen Struktur aufweist.
    • 5 bis 13 veranschaulichen Querschnittsansichten einiger Ausführungsformen eines Verfahrens zum Bilden eines integrierten Chips, der eine obere leitfähige Struktur aufweist, die über einer Verschaltungsstruktur liegt.
    • 14 bis 16 veranschaulichen Querschnittsansichten einiger Ausführungsformen eines Verfahrens zum Bilden eines integrierten Chips, der eine obere leitfähige Struktur aufweist, die über einer Verschaltungsstruktur liegt.
    • 17 bis 19 veranschaulichen Querschnittsansichten noch anderer Ausführungsformen eines Verfahrens zum Bilden eines integrierten Chips, der eine obere leitfähige Struktur aufweist, die über einer Verschaltungsstruktur liegt.
    • 20 veranschaulicht ein Flussdiagramm einiger Ausführungsformen eines Verfahrens zum Bilden eines integrierten Chips, der eine obere leitfähige Struktur aufweist, die über einer Verschaltungsstruktur liegt.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen bzw. Ausführungsbeispiele zum Implementieren unterschiedlicher Merkmale dieser Offenbarung bereit. Um die vorliegende Offenbarung zu vereinfachen, werden nachstehend konkrete Beispiele für Komponenten und Anordnungen beschrieben. Diese sind natürlich lediglich Beispiele und sollen nicht einschränkend sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen einschließen, in denen das erste und zweite Merkmal in direktem Kontakt gebildet werden, und auch Ausführungsformen einschließen, in denen zusätzliche Merkmale derart zwischen dem ersten und dem zweiten Merkmal gebildet werden können, dass das erste und das zweite Merkmal nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung in den verschiedenen Beispielen Bezugszeichen und/oder Buchstaben wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und gibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Ausgestaltungen vor.
  • Ferner können räumlich relative Begriffe wie „unter“, „unterhalb“, „untere/r/s“, „oberhalb“, „obere/r/s“ und dergleichen hier zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elementes oder Merkmals zu einem anderen Element (anderen Elementen) oder Merkmal(en), wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren gezeigten Ausrichtung unterschiedliche Ausrichtungen des Bauelements im Gebrauch oder Betrieb umfassen. Der Gegenstand kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die vorliegend verwendeten räumlich relativen Beschreibungen können ebenso entsprechend interpretiert werden.
  • Die Technologie integrierter Chips wird ständig verbessert. Diese Verbesserungen beinhalten in der Regel das Verkleinern der Geometrien, um niedrigere Fertigungskosten, eine höhere Bauelementintegrationsdichte, höhere Geschwindigkeiten und bessere Leistung zu erzielen. Aufgrund der Bauelementeskalierung werden die negativen Auswirkungen einer Verunreinigung entlang der Seitenwände einer Verarbeitungskammer (z. B. reduzierte Ätzgeschwindigkeit, uneinheitliche Ätzprozesse, Unfähigkeit, Verunreinigungen und/oder Nebenprodukte von Substrat präzise zu entfernen usw.) vergrößert.
  • Zum Beispiel kann ein Werkstück, umfassend eine Verschaltungsstruktur über einem Halbleitersubstrat in eine Verarbeitungskammer eines Plasmaätzsystems eingebracht werden. Eine Passivierungsstruktur liegt über einem obersten leitfähigen Draht (z. B. umfassend Tantal, Aluminium, Kupfer usw.) der Verschaltungsstruktur, und eine erste leitfähige Schicht (d. h. eine Metallhartmaskenschicht) liegt über der Passivierungsstruktur. Das Plasmaverarbeitungssystem bildet ein erstes Plasma in der Prozesskammer, um die erste leitfähige Schicht und die Passivierungsstruktur selektiv zu ätzen und dadurch eine Öffnung zu bilden, die eine obere Fläche des obersten leitfähigen Drahts freilegt. Während dieses Prozesses reagieren die ersten Plasma- und/oder Sauerstoffatome innerhalb der Verarbeitungskammer mit dem obersten leitfähigen Draht und bewirken die Bildung eines Metalloxids (z. B. Tantaloxid, Aluminiumoxid, Kupferoxid usw.) entlang der oberen Fläche des obersten leitfähigen Drahts. Das Metalloxid kann eine hohe Gitterenergie aufweisen (z. B. mehr als etwa 5.000 kJ/mol), die durch aktuelle Reinigungsprozesse nicht leicht zu entfernen ist. Anschließend wird ein Reinigungsprozess (z. B. ein Plasmaätzprozess) an dem Werkstück innerhalb der Verarbeitungskammer durchgeführt, um das Metalloxid zu entfernen. Während des Reinigungsprozesses bildet das Plasmaverarbeitungssystem ein zweites Plasma in der Verarbeitungskammer, das die erste leitfähige Schicht und das Metalloxid beschießt, wodurch die Entfernung des Metalloxids von entlang des obersten leitfähigen Drahts erleichtert wird. Jedoch führt das Beschießen der ersten leitfähigen Schicht mit dem zweiten Plasma zu einem Wiederabscheiden des leitfähigen Materials der ersten leitfähigen Schicht auf Seitenwänden und/oder einer oberen Oberfläche der Verarbeitungskammer. Das Plasmaverarbeitungssystem kann eine Antenne mit Hochfrequenz (HF) einschließen, die entlang und/oder innerhalb von Seitenwänden der Verarbeitungskammer angeordnet ist, wobei die HF-Antenne dazu eingerichtet wird, elektromagnetische Wellen zu erzeugen, die mit einem Prozessgas (z. B. Argongas) in der Verarbeitungskammer reagieren, um das zweite Plasma zu bilden. Wenn das Werkstück (oder nachfolgende Werkstücke) jedoch einer anschließenden Verarbeitung in der Verarbeitungskammer unterzogen wird, kann das wieder abgeschiedene leitfähige Material entlang der Seitenwände und/oder oberen Oberfläche der Verarbeitungskammer anschließende Verarbeitungsschritte nachteilig beeinflussen. Zum Beispiel kann das wieder abgeschiedene leitfähige Material Metall-Isolator-Metall (MIM)-Kapazität-/Metallabschirmwirkungen hervorrufen, welche die Stärke der durch die HF-Antenne innerhalb der Verarbeitungskammer erzeugten elektromagnetischen Wellen blockieren und/oder abmildern können. Dementsprechend kann das Plasmaverarbeitungssystem das Plasma innerhalb der Verarbeitungskammer nicht richtig bilden, so dass die Ätzgeschwindigkeiten von nachfolgenden Ätzprozessen signifikant verringert werden. Ein waferloser, automatischer Reinigungsprozess (WAC - waferless auto-clean) kann durchgeführt werden, um das leitfähige Material von den Seitenwänden und/oder den oberen Oberflächen der Verarbeitungskammer zu entfernen. Der/die WAC-Prozess(e) kann/können die Dauer und die Kosten im Zusammenhang mit der Fertigung des integrierten Chips erhöhen. Ferner kann/können der/die WAC-Prozess(e) möglicherweise nicht dazu in der Lage sein, das wieder abgeschiedene leitfähige Material wirksam von den Seitenwänden und/oder der oberen Oberfläche der Verarbeitungskammer entfernen, da kein physikalischer Beschuss des leitfähigen Materials erfolgt, wodurch der Ertragsverlust des integrierten Chips erhöht wird.
  • Außerdem wird nach dem Bilden der Öffnung innerhalb der ersten leitfähigen Schicht und der Passivierungsstruktur eine zweite leitfähige Schicht über der Passivierungsstruktur gebildet und kleidet die Öffnung aus. Die zweite leitfähige Schicht liegt über dem obersten leitfähigen Draht direkt und wird geätzt, um eine obere leitfähige Struktur zu definieren. Die obere leitfähige Struktur ist dazu eingerichtet, andere Halbleiterbauelemente und/oder einen weiteren integrierten Chip elektrisch mit der Verschaltungsstruktur zu koppeln. Das wieder abgeschiedene leitfähige Material der ersten leitfähigen Schicht kann jedoch die Leistung des Reinigungsprozesses abmildern (z. B. kann eine Geschwindigkeit verringern, mit der das Metalloxid während des Reinigungsprozesses geätzt wird), so dass mindestens ein Abschnitt des Metalloxids entlang der oberen Fläche des obersten leitfähigen Drahts verbleibt. Dies kann einen Widerstand zwischen der oberen leitfähigen Struktur und dem obersten leitfähigen Draht erhöhen, wodurch die RC-Verzögerung in dem integrierten Chip erhöht wird.
  • In einigen Ausführungsformen betrifft die vorliegende Offenbarung eine obere leitfähige Struktur, die einen mehrschichtigen Stapel aufweist (und ein zugehöriges Fertigungsverfahren), der die Wiederabscheidung eines leitfähigen Materials entlang der Seitenwände und/oder einer oberen Oberfläche einer Verarbeitungskammer abmildert. Ein Verfahren zum Bilden einer oberen leitfähigen Struktur schließt das Bilden einer ersten leitfähigen Schicht (z. B. Metallhartmaskenschicht) über einer Passivierungsstruktur ein, die entlang eines obersten leitfähigen Drahts innerhalb einer Verschaltungsstruktur angeordnet ist.
  • Die Verschaltungsstruktur liegt über einem Halbleitersubstrat. Eine dielektrische Schicht (z. B. eine dielektrische Hartmaskenschicht) wird entlang der ersten leitfähigen Schicht gebildet. Das Halbleitersubstrat wird in die Verarbeitungskammer des Plasmaätzsystems eingebracht. Ein Strukturierungsprozess wird durchgeführt, um die dielektrische Schicht, die erste leitfähige Schicht und die Passivierungsstruktur selektiv zu ätzen, um eine Öffnung über dem obersten leitfähigen Draht zu bilden. Während des Strukturierungsprozesses wird ein Metalloxid entlang einer oberen Fläche der obersten leitfähigen Schicht gebildet. Anschließend wird ein Reinigungsprozess der obersten leitfähigen Schicht durchgeführt und schließt Bilden eines Plasmas (z. B. Plasma auf Argon-Basis) in der Verarbeitungskammer ein. Das Plasma beschießt die dielektrische Schicht und das Metalloxid, wodurch das Metalloxid von entlang der obersten leitfähigen Schicht entfernt und die Dicke der dielektrischen Schicht verringert wird. Die dielektrische Schicht ist dazu eingerichtet, zu verhindern oder abzumildern, dass das Plasma die erste leitfähige Schicht erreicht und/oder beschießt. Da die dielektrische Schicht über der ersten leitfähigen Schicht liegt, kann das Metalloxid genau entfernt werden, während die Wiederabscheidung von leitfähigem Material von der ersten leitfähigen Schicht auf Seitenwänden und/oder einer oberen Oberfläche der Verarbeitungskammer abgemildert wird. Dies verringert eine Anzahl von WAC-Prozess(e), die in der Verarbeitungskammer durchgeführt werden und mildert die nachteiligen Auswirkungen auf nachfolgende Verarbeitungsschritte ab, die innerhalb der Verarbeitungskammer durchgeführt werden.
  • Ferner wird eine zweite leitfähige Schicht über der dielektrischen Schicht gebildet und kleidet die Öffnung aus. An der ersten leitfähigen Schicht, der dielektrischen Schicht und der zweiten leitfähigen Schicht (z. B. innerhalb der Verarbeitungskammer) werden mehrere Ätzprozesse durchgeführt, um eine obere leitfähige Struktur zu bilden. Die obere leitfähige Struktur umfasst den mehrschichtigen Stapel, der die erste und zweite leitfähige Schicht und eine dielektrische Schicht einschließt. Die genaue Entfernung des Metalloxids stellt eine gute elektrische Verbindung (z. B. einen ohmschen Kontakt) zwischen der oberen leitfähigen Struktur und dem obersten leitfähigen Draht sicher, wodurch die RC-Verzögerung in dem integrierten Chip verringert wird. Ferner wird durch das Verhindern einer Wiederabscheidung des leitfähigen Materials von der ersten leitfähigen Schicht die Ätzgeschwindigkeit bei der Vielzahl von Ätzprozessen nicht nachteilig beeinflusst. Dies verringert Zeit und Kosten, die mit dem Bilden des integrierten Chips verbunden sind.
  • 1 veranschaulicht eine Querschnittsansicht einiger Ausführungsformen eines integrierten Chips 100, der eine obere leitfähige Struktur 121 aufweist, die über einer Verschaltungsstruktur 110 liegt.
  • Der integrierte Chip 100 schließt eine Verschaltungsstruktur 110 ein, die über einem Halbleitersubstrat 102 liegt. Ein Halbleiterbauelement 104 ist über und/oder auf dem Halbleitersubstrat 102 angeordnet. Das Halbleiterbauelement 104 kann zum Beispiel ein Transistor oder ein anderes geeignetes Bauelement sein. In einigen Ausführungsformen umfasst das Halbleiterbauelement 104 Source-/Drain-Bereiche 103, die in dem Halbleitersubstrat 102 angeordnet sind, eine Gate-Dielektrikum-Schicht 105, die zwischen den Source-/Drain-Bereichen 103 angeordnet ist, eine Gate-Elektrode 106, die über der Gate-Dielektrikum-Schicht 105 liegt, und einen Seitenwandabstandshalter 108, der um die Seitenwände der Gate-Elektrode 106 und die Gate-Dielektrikum-Schicht 105 herum angeordnet ist.
  • Die Verschaltungsstruktur 110 schließt eine Vielzahl von leitfähigen Durchkontaktierungen 114, eine Vielzahl von Leiterdrähten 116 und eine dielektrische Verschaltungsstruktur 112 ein. Die Vielzahl von leitfähigen Durchkontaktierungen 114 und die Vielzahl von Leiterdrähten 116 sind innerhalb der dielektrischen Verschaltungsstruktur 112 angeordnet und dazu eingerichtet, das Halbleiterbauelement 104 elektrisch mit darüberliegenden leitfähigen Strukturen und/oder einem weiteren Halbleiterbauelement (nicht gezeigt) zu koppeln. Ferner schließt die Vielzahl von Leiterdrähten 116 einen obersten leitfähigen Draht 116a ein, der direkt unter der oberen leitfähigen Struktur 121 liegt.
  • Eine Passivierungsstruktur 118 ist entlang einer oberen Fläche der Verschaltungsstruktur 110 angeordnet. Die obere leitfähige Struktur 121 erstreckt sich von einer oberen Fläche der Passivierungsstruktur 118 zu dem obersten leitfähigen Draht 116a. In verschiedenen Ausführungsformen umfasst die obere leitfähige Struktur 121 einen mehrschichtigen Stapel, der eine erste leitfähige Schicht 120, eine dielektrische Schicht 122 und eine zweite leitfähige Schicht 124 einschließt. Die erste leitfähige Schicht 120 ist entlang einer oberen Fläche der Passivierungsstruktur 118 und zwischen der Passivierungsstruktur 118 und der dielektrischen Schicht 122 angeordnet. Ferner umfasst die zweite leitfähige Schicht 124 einen zentralen leitfähigen Abschnitt 126 und einen peripheren leitfähigen Abschnitt 128, der sich kontinuierlich von dem zentralen leitfähigen Abschnitt 126 nach außen erstreckt. Der zentrale leitfähige Abschnitt 126 erstreckt sich kontinuierlich von oberhalb der dielektrischen Schicht 122 durch die Passivierungsstruktur 118 zu dem obersten leitfähigen Draht 116a. Die obere leitfähige Struktur 121 wird durch den zentralen leitfähigen Abschnitt 126 elektrisch mit dem obersten leitfähigen Draht 116a gekoppelt. In verschiedenen Ausführungsformen ist die obere leitfähige Struktur 121 dazu eingerichtet, das Halbleiterbauelement 104 elektrisch mit einem weiteren integrierten Chip (nicht gezeigt) und/oder einem weiteren Halbleiterbauelement (nicht gezeigt) zu koppeln.
  • In verschiedenen Ausführungsformen ist die erste leitfähige Schicht 120 als eine Metallhartmaskenschicht eingerichtet und die dielektrische Schicht 122 ist als eine dielektrische Hartmaskenschicht eingerichtet. Die erste leitfähige Schicht 120 und die dielektrische Schicht 122 kontaktieren jeweils direkt äußere Seitenwänden des zentralen leitfähigen Abschnitts 126 der ersten leitfähigen Schicht 120. In noch weiteren Ausführungsformen sind die erste leitfähige Schicht 120 und/oder die dielektrische Schicht 122 jeweils ringförmig, wenn sie von oben betrachtet werden, so dass die erste leitfähige Schicht 120 und/oder die dielektrische Schicht 122 kontinuierlich seitlich um den zentralen leitfähigen Abschnitt 126 gewickelt sind. In weiteren Ausführungsformen ist der periphere leitfähige Abschnitt 128 der zweiten leitfähigen Schicht 124 von oben gesehen ringförmig und kontinuierlich seitlich um den zentralen leitfähigen Abschnitt 126 gewickelt. In einigen Ausführungsformen umfassen die erste leitfähige Schicht 120 und die zweite leitfähige Schicht 124 das gleiche Material (z. B. Titannitrid).
  • Durch das Anordnen der dielektrischen Schicht 122 zwischen der ersten leitfähigen Schicht 120 und der zweiten leitfähigen Schicht 124 wird die Wiederabscheidung von leitfähigen Materialien von der ersten leitfähigen Schicht 120 auf eine oder mehrere Flächen einer Verarbeitungskammer und/oder von Verarbeitungswerkzeugen während der Fertigung des integrierten Chips 100 abgemildert. Durch das Abmildern der Wiederabscheidung des leitfähigen Materials von der ersten leitfähigen Schicht 120 wird ein Widerstand zwischen der oberen leitfähigen Struktur 121 und dem obersten leitfähigen Draht 116a verringert. Zum Beispiel ermöglicht das Abmildern der Wiederabscheidung des leitfähigen Materials eine korrekte Durchführung eines Reinigungsprozesses (z. B. eines Plasmaätzprozesses), der zum Entfernen von Metalloxid von entlang der oberen Fläche des obersten leitfähigen Drahts 116a vor dem Bilden der zweiten leitfähigen Schicht 124 verwendet wird, und verringert (den) WAC-Prozess(e), der/die an der Verarbeitungskammer und/oder den Verarbeitungswerkzeugen durchgeführt wird/werden, um das wieder abgeschiedene leitfähige Material zu entfernen. Dies verringert teilweise die RC-Verzögerung in dem integrierten Chip 100 und verringert Ertragsverlust, Zeit und Kosten, die mit der Fertigung des integrierten Chips 100 verbunden sind.
  • 2A veranschaulicht eine Querschnittsansicht einiger Ausführungsformen eines integrierten Chips 200a, der eine obere leitfähige Struktur 121 aufweist, die über einem obersten leitfähigen Draht 116a liegt.
  • Der oberste leitfähige Draht 116a ist innerhalb einer dielektrischen Verschaltungsstruktur 112 angeordnet und liegt über einem Halbleitersubstrat 102. In verschiedenen Ausführungsformen sind der oberste leitfähige Draht 116a und die dielektrische Verschaltungsstruktur 112 Teil einer Verschaltungsstruktur (z. B. 110 aus 1), die über dem Halbleitersubstrat 102 liegt. In einigen Ausführungsformen kann die dielektrische Verschaltungsstruktur 112 zum Beispiel Siliziumdioxid, ein dielektrisches Material mit niedrigem k-Wert, ein anderes geeignetes dielektrisches Material oder jede Kombination der vorgenannten sein oder umfassen. Wie hierin verwendet, ist ein dielektrisches Material mit niedrigem k-Wert ein dielektrisches Material, das eine Dielektrizitätskonstante von weniger als 3,9 aufweist. In noch weiteren Ausführungsformen kann der oberste leitfähige Draht 116a zum Beispiel Aluminium, Titan, Tantal, Ruthenium, Zirkonium, Molybdän, ein anderes leitfähiges Material oder jede Kombination der vorgenannten sein oder umfassen.
  • Eine Passivierungsstruktur 118 ist entlang einer oberen Fläche der dielektrischen Verschaltungsstruktur 112 angeordnet und umfasst gegenüberliegende Seitenwände, die einen Graben in der Passivierungsstruktur 118 definieren. In verschiedenen Ausführungsformen werden gegenüberliegende Seitenwände der Passivierungsstruktur 118 relativ zu einer oberen Fläche des obersten leitfähigen Drahts 116a abgeschrägt. In verschiedenen Ausführungsformen kann die Passivierungsstruktur 118 zum Beispiel Siliziumdioxid, Siliziumglas, undotiertes Siliziumglas, ein anderes dielektrisches Material oder dergleichen sein oder umfassen. Die obere leitfähige Struktur 121 ist innerhalb des Grabens der Passivierungsstruktur 118 angeordnet und liegt direkt über dem obersten leitfähigen Draht 116a. Die obere leitfähige Struktur 121 schließt eine erste leitfähige Schicht 120, eine dielektrische Schicht 122 und eine zweite leitfähige Schicht 124 ein. Die erste leitfähige Schicht 120 ist entlang einer oberen Fläche der Passivierungsstruktur 118 angeordnet, und die dielektrische Schicht 122 ist entlang der oberen Fläche der ersten leitfähigen Schicht 120 angeordnet. In verschiedenen Ausführungsformen erstreckt sich die zweite leitfähige Schicht 124 von einer oberen Fläche der dielektrischen Schicht 122 entlang der ersten leitfähigen Schicht 120 und den gegenüberliegenden Seitenwänden der Passivierungsstruktur 118 zu dem obersten leitfähigen Draht 116a.
  • In verschiedenen Ausführungsformen können die erste leitfähige Schicht 120 und die zweite leitfähige Schicht 124 jeweils z. B. Titannitrid, Aluminium, Kupfer, Tantalnitrid, ein anderes geeignetes leitfähiges Material oder jede Kombination der vorgenannten sein oder umfassen. In noch weiteren Ausführungsformen umfassen die erste leitfähige Schicht 120 und die zweite leitfähige Schicht 124 das gleiche leitfähige Material (z. B. Titannitrid) und weisen jeweils säulenförmige Körner auf. In noch weiteren Ausführungsformen kann die dielektrische Schicht 122 zum Beispiel Siliziumdioxid, Siliziumnitrid, Aluminiumoxid, Siliziumoxinitrid, ein anderes geeignetes dielektrisches Material oder jede Kombination der vorgenannten sein oder umfassen.
  • In einigen Ausführungsformen weist die erste leitfähige Schicht 120 eine erste Dicke t1 innerhalb eines Bereichs von etwa 50 Angström bis etwa 100 Angström oder einen anderen geeigneten Wert auf. Wenn die erste Dicke t1 relativ gering ist (z. B. weniger als etwa 50 Ångström), kann dann die Passivierungsstruktur 118 in einigen Ausführungsformen durch einen Ätzprozess (z.B. Plasmaätzprozess), der zum Bilden des Grabens in der Passivierungsstruktur 118 genutzt wird, beschädigt werden. Wenn die erste Dicke t1 relativ groß ist (z. B. größer als etwa 100 Angström), kann dann der zum Bilden des Grabens in der Passivierungsstruktur 118 genutzte Ätzprozess in einigen Ausführungsformen keinen ausreichenden Abschnitt des obersten leitfähigen Drahts 116a freilegen. Dies kann ein Widerstand zwischen der oberen leitfähigen Struktur 121 und dem obersten leitfähigen Draht 116a erhöhen.
  • In noch weiteren Ausführungsformen weist die dielektrische Schicht 122 eine zweite Dicke t2 innerhalb eines Bereichs von etwa 100 Ängstrom bis etwa 500 Ångström oder einen anderen geeigneten Wert auf. In noch weiteren Ausführungsformen wird aufgrund der zweiten Dicke t2 und/oder der Anordnung der dielektrischen Schicht 122 die Wiederabscheidung von leitfähigen Materialien von der ersten leitfähigen Schicht 120 auf eine oder mehrere Flächen einer Verarbeitungskammer und/oder von Verarbeitungswerkzeugen, die zur Fertigung des integrierten Chips 200a verwendet werden, verringert. Ferner ermöglicht die dielektrische Schicht 122, die die erste leitfähige Schicht 120 schützt, eine Durchführung eines Reinigungsprozesses an einer Oberfläche des obersten leitfähigen Drahts 116a, bevor die zweite leitfähige Schicht 124 abgeschieden wird, um ein Metalloxid, das während vorangehenden Verarbeitungsschritten entlang der Oberfläche des obersten leitfähigen Drahts 116a gebildet wurde, zu entfernen. Dies erhöht teilweise ein Widerstand zwischen der oberen leitfähigen Struktur 121 und dem obersten leitfähigen Draht 116a. Wenn die zweite Dicke t2 relativ gering ist (z.B. weniger als etwa 100 Angström), können dann in verschiedenen Ausführungsformen die erste leitfähige Schicht 120 und/oder die Passivierungsstruktur 118 durch einen Ätzprozess, der zum Bilden eines Grabens in der Passivierungsstruktur 118 verwendet wird, beschädigt werden. Wenn die zweite Dicke t2 relativ groß ist (z. B. größer als etwa 500 Ångström), kann dann in noch weiteren Ausführungsformen der zum Bilden des Grabens in der Passivierungsstruktur 118 genutzte Ätzprozess keinen ausreichenden Abschnitt des obersten leitfähigen Drahts 116a freilegen. Dies kann ein Widerstand zwischen der oberen leitfähigen Struktur 121 und dem obersten leitfähigen Draht 116a erhöhen. In einigen Ausführungsformen ist die erste Dicke t1 der ersten leitfähigen Schicht 120 geringer als die zweite Dicke t2 der dielektrischen Schicht 122.
  • In verschiedenen Ausführungsformen liegt eine dritte Dicke t3 der zweiten leitfähigen Schicht 124 innerhalb eines Bereichs von etwa 150 Ångström bis etwa 500 Angström oder einem anderen geeigneten Wert. Wenn die dritte Dicke t3 relativ gering ist (z. B. weniger als etwa 150 Ångström), wird dann in einigen Ausführungsformen ein Widerstand zwischen der zweiten leitfähigen Schicht 124 und dem obersten leitfähigen Draht 116a erhöht. Wenn die zweite Dicke t3 relativ groß ist (z. B. größer als etwa 500 Ångström), kann dann in noch weiteren Ausführungsformen ein zum Bilden der oberen leitfähigen Struktur 121 verwendeter Ätzprozess in darunterliegende Schichten und/oder Strukturen überätzen. In einigen Ausführungsformen ist die dritte Dicke t3 größer als die erste Dicke t1 und größer als die zweite Dicke t2. In noch weiteren Ausführungsformen ist die dritte Dicke t3 größer als die zweite Dicke t2 und die zweite Dicke t2 ist größer als die erste Dicke t1.
  • In noch weiteren Ausführungsformen ist die obere leitfähige Struktur 121 als ein Bondpad eingerichtet und ist Teil einer Bondstrukur 208. In diesen Ausführungsformen schließt die Bondstrukur 208 Folgendes ein: die obere leitfähige Struktur 121, die sich durch die Passivierungsstruktur 118 erstreckt und den obersten leitfähigen Draht 116a kontaktiert, eine Bond-Höckerstruktur 204, die über der oberen leitfähigen Struktur 121 angeordnet ist, und eine Lötkugel 206, die entlang der Bond-Höckerstruktur 204 angeordnet ist. In einigen Ausführungsformen ist die Bondstrukur 208 dazu eingerichtet, den integrierten Chip 200a elektrisch mit einer weiteren Halbleiterstruktur (nicht gezeigt) zu koppeln. In noch weiteren Ausführungsformen kann die zweite leitfähige Schicht 124 der oberen leitfähigen Struktur 121 als eine obere leitfähige Durchkontaktierungsstruktur eingerichtet sein. Ferner ist eine Öffnung 202 seitlich neben der oberen leitfähigen Struktur 121 angeordnet, wobei die Öffnung eine obere Fläche der Passivierungsstruktur 118 freilegt. Außerdem ist die obere leitfähige Struktur 121 seitlich von peripheren Abschnitten der ersten leitfähigen Schicht 120, der dielektrischen Schicht 122 und der zweiten leitfähigen Schicht 124 versetzt und/oder elektrisch davon isoliert. Ferner sind in einigen Ausführungsformen äußere Seitenwände der ersten leitfähigen Schicht 120, äußere Seitenwände der dielektrischen Schicht 122 und äußere Seitenwände der zweiten leitfähigen Schicht 124 der oberen leitfähigen Struktur 121 im Wesentlichen gerade und jeweils miteinander ausgerichtet.
  • 2B veranschaulicht eine Querschnittsansicht einiger Ausführungsformen eines integrierten Chips 200b, der einigen Ausführungsformen des integrierten Chips 200a aus 2A entspricht.
  • Wie in 2B gezeigt, weist die erste leitfähige Schicht 120 der leitfähigen Struktur 121 eine erste Breite w1 auf, die zwischen den gegenüberliegenden Seitenwänden 120sw1, 120sw2 der ersten leitfähigen Schicht 120 definiert ist. Die dielektrische Schicht 122 der leitfähigen Struktur 121 weist eine zweite Breite w2 auf, die zwischen gegenüberliegenden Seitenwänden 122sw1, 122sw2 der dielektrischen Schicht 122 definiert ist. Die zweite leitfähige Schicht 124 der leitfähigen Struktur 121 weist eine dritte Breite w3 auf, die zwischen gegenüberliegenden Seitenwänden 124sw1, 124sw2 der zweiten leitfähigen Schicht 124 definiert ist. In verschiedenen Ausführungsformen ist die erste Breite w1 kleiner als die zweite Breite w2 und größer als die dritte Breite w3. In einigen Ausführungsformen ist die erste Breite w1 kleiner als die zweite Breite w2, da die obere leitfähige Struktur 121 durch einen oder mehrere Nassätzprozesse gebildet wird, die die gegenüberliegenden Seitenwände 120sw1,120sw2 der ersten leitfähigen Schicht 120 und/oder die gegenüberliegenden Seitenwände 124sw1, 124sw2 der zweiten leitfähigen Schicht 124 abschrägen und/oder vertiefen.
  • 2C veranschaulicht eine Querschnittsansicht einiger Ausführungsformen eines integrierten Chips 200c, der einigen Ausführungsformen des integrierten Chips 200a aus 2A entspricht.
  • Wie in 2C veranschaulicht, entspricht in einigen Ausführungsformen die erste Breite w1 der ersten leitfähigen Schicht 120 der zweiten Breite w2 der dielektrischen Schicht 122. In diesen Ausführungsformen werden die gegenüberliegenden Seitenwände 120sw1, 120sw2 der ersten leitfähigen Schicht 120 mit den gegenüberliegenden Seitenwänden 122sw1, 122sw2 der dielektrischen Schicht 122 ausgerichtet. In noch weiteren Ausführungsformen ist die dritte Breite w3 der zweiten leitfähigen Schicht 124 größer als die erste Breite w1 und die zweite Breite w2.
  • 2D veranschaulicht eine Querschnittsansicht einiger Ausführungsformen eines integrierten Chips 200d, der einigen Ausführungsformen des integrierten Chips 200a aus 2A entspricht.
  • Wie in 2D veranschaulicht, sind in einigen Ausführungsformen die gegenüberliegenden Seitenwände 120sw1,120sw2 der ersten leitfähigen Schicht 120, die gegenüberliegenden Seitenwände 122sw1, 122sw2 der dielektrischen Schicht 122 und die gegenüberliegenden Seitenwände 124sw1, 124sw2 der zweiten leitfähigen Schicht 124 jeweils in eine Richtung zu einer Mitte der oberen leitfähigen Struktur 121 gebogen, konkav und/oder vertieft.
  • 2E veranschaulicht eine Querschnittsansicht einiger Ausführungsformen eines integrierten Chips 200e, der einigen Ausführungsformen des integrierten Chips 200a aus 2A entspricht.
  • Wie in 2E veranschaulicht, sind in einigen Ausführungsformen die gegenüberliegenden Seitenwände 120sw1,120sw2 der ersten leitfähigen Schicht 120 gerade und können relativ zu einer oberen Fläche der Passivierungsstruktur 118 geneigt sein. In noch weiteren Ausführungsformen werden die gegenüberliegenden Seitenwände 122sw1, 122sw2 der dielektrischen Schicht 122 und die gegenüberliegenden Seitenwände 124sw1, 124sw2 der zweiten leitfähigen Schicht 124 in eine Richtung zu einer Mitte der oberen leitfähigen Struktur 121 gebogen und/oder vertieft.
  • 3 veranschaulicht eine Querschnittsansicht einiger Ausführungsformen eines integrierten Chips 300, der eine Umverteilungsstruktur 304, die über einer Verschaltungsstruktur 110 liegt, und eine Vielzahl von oberen leitfähigen Strukturen 121, die über der Umverteilungsstruktur 304 liegen, einschließt.
  • Der integrierte Chip 300 schließt eine Verschaltungsstruktur 110, die über einem Halbleitersubstrat 102 liegt, und eine Umverteilungsstruktur 304, die über der Verschaltungsstruktur 110 angeordnet ist. In einigen Ausführungsformen kann das Halbleitersubstrat 102 zum Beispiel ein Bulk-Substrat (z. B. ein Bulk-Siliziumsubstrat), ein Substrat in Silizium-auf-Isolator (SOI) oder dergleichen sein oder umfassen. Eine Vielzahl von Halbleiterbauelementen 104 ist entlang und/oder innerhalb einer vorderen Fläche des Halbleitersubstrats 102 angeordnet. In verschiedenen Ausführungsformen kann die Vielzahl von Halbleiterbauelementen 104 jeweils als Transistor, weiteres Halbleiterbauelement oder dergleichen eingerichtet sein. Ferner umfasst die Verschaltungsstruktur 110 eine Vielzahl von leitfähigen Durchkontaktierungen 114 und eine Vielzahl von Leiterdrähten 116, die innerhalb einer dielektrischen Verschaltungsstruktur angeordnet sind. In verschiedenen Ausführungsformen umfasst die dielektrische Verschaltungsstruktur eine Vielzahl von dielektrischen Verschaltungsschichten 302, die jeweils zum Beispiel eine Schicht Zwischenschichtdielektrium (ILD - inter-level dielectric), eine Schicht Zwischenmetalldielektrium (IMD - inter-metal dielectric), eine dielektrische Schutzschicht, eine andere geeignete Schicht oder dergleichen sein oder umfassen können. Die leitfähigen Durchkontaktierungen 114 und die leitfähigen Drähte 116 sind dazu eingerichtet, die Halbleiterbauelemente 104 elektrisch mit der Umverteilungsstruktur 304 zu koppeln.
  • Die Umverteilungsstruktur 304 schließt eine untere Passivierungsschicht 306, eine Vielzahl von Umverteilungsdurchkontakierungen 308 und eine Vielzahl von Umverteilungsleitungen 310 ein. Die untere Passivierungsschicht 306 ist zwischen der Passivierungsstruktur 118 und der Verschaltungsstruktur 110 angeordnet. Die Umverteilungsdurchkontaktierungen 308 und die Umverteilungsleitungen 310 sind innerhalb der unteren Passivierungsschicht 306 angeordnet und dazu eingerichtet, die Verschaltungsstruktur 110 elektrisch mit einer Vielzahl von Bondstrukturen 208, welche über der Umverteilungsstruktur 304 liegen, zu koppeln. In verschiedenen Ausführungsformen kann die Vielzahl von Umverteilungsdurchkontaktierungen 308 zum Beispiel Aluminium, Kupfer, Titannitrid, Tantalnitrid, Wolfram, ein anderes leitfähiges Material oder jede Kombination der vorgenannten sein oder umfassen. In weiteren Ausführungsformen kann die Vielzahl von Umverteilungsleitungen 310 zum Beispiel Aluminium, Titan, Tantal, Ruthenium, Zirkonium, Molybdän, ein anderes leitfähiges Material oder jede Kombination der vorgenannten sein oder umfassen.
  • In verschiedenen Ausführungsformen liegt die Vielzahl von Bondstrukturen 208 über der Umverteilungsleitungen 310 und ist dazu eingerichtet, die Verschaltungsstruktur 110 elektrisch mit einem weiteren integrierten Chip (nicht gezeigt) zu koppeln. Die Vielzahl von Bondstrukturen 208 umfasst jeweils eine obere leitfähige Struktur 121, eine Bond-Höckerstruktur 204, die über der oberen leitfähigen Struktur 121 liegt, und eine Lötkugel 206, die über der Bond-Höckerstruktur 204 liegt. In verschiedenen Ausführungsformen umfasst die obere leitfähige Struktur 121 einen mehrschichtigen Stapel, der eine erste leitfähige Schicht 120, eine dielektrische Schicht 122 und eine zweite leitfähige Schicht 124 einschließt. Obwohl die oberen leitfähigen Strukturen 121 aus 3 als die obere leitfähige Struktur 121 aus 2A veranschaulicht werden, versteht in verschiedenen Ausführungsformen sich, dass die oberen leitfähigen Strukturen 121 aus 3 jeweils als die obere leitfähige Struktur 121 aus 2B, 2C, 2D oder 2E eingerichtet sein können.
  • 4A veranschaulicht eine Querschnittsansicht einiger Ausführungsformen eines integrierten Chips 400a, der eine lichtemittierende Struktur 406 aufweist, die vertikal oberhalb einer entsprechenden oberen leitfähigen Struktur 121 angeordnet ist.
  • In einigen Ausführungsformen umfasst der integrierte Chip 400a eine Vielzahl von lichtemittierenden Bauelementen 402, die über der Passivierungsstruktur 118 liegen. Ein dielektrischer Abstandshalter 408 umgibt Seitenwände jedes lichtemittierenden Bauelements 402 seitlich. In verschiedenen Ausführungsformen umfasst die Vielzahl von lichtemittierenden Bauelementen 402 jeweils eine lichtemittierende Struktur 406, die über einer Elektrode 404 liegt. Jedes lichtemittierende Bauelement 402 befindet sich seitlich neben und vertikal oberhalb einer entsprechenden oberen leitfähigen Struktur 121. In einigen Ausführungsformen ist jede obere leitfähige Struktur 121 dazu eingerichtet, ein entsprechendes lichtemittierendes Bauelement 402 elektrisch mit der Vielzahl von Halbleiterbauelementen 104 zu koppeln.
  • In noch weiteren Ausführungsformen liegt jede lichtemittierende Struktur 406 direkt über einer entsprechenden Umverteilungsleitung 310 innerhalb der Umverteilungsstruktur 304. In einigen Ausführungsformen kann jede Umverteilungsstruktur 304 als Reflektor eingerichtet sein, und jede lichtemittierende Struktur 406 kann als Leuchtdiode (LED), organische Leuchtdiode (OLED) oder ein anderes geeignetes lichtemittierendes Bauelement eingerichtet sein. Die Umverteilungsleitungen 310 sind elektrisch mit einer Steuerschaltung (z. B. den Halbleiterbauelementen 104) gekoppelt, und die Steuerschaltung ist dazu eingerichtet, selektiv elektrische Signale (z. B. Spannungen) an die Umverteilungsleitungen 310 anzulegen, so dass die lichtemittierenden Strukturen 406 Licht (z. B. sichtbares Licht) erzeugen. In einigen Ausführungsformen erzeugen die lichtemittierenden Strukturen 406 Licht aufgrund der elektrischen Signale, die eine Elektronen-Loch-Rekombination zwischen den Elektroden 404 und der lichtemittierenden Struktur 406 hervorrufen. Ein Teil des Lichts, das von den lichtemittierenden Strukturen 406 erzeugt wird, durchquert eine entsprechende Elektrode 404 zu der Passivierungsstruktur 118, und wird von einem entsprechenden Reflektor (z. B. entsprechende Umverteilungsleitung 310) reflektiert bzw. zu den lichtemittierenden Strukturen 406 zurück reflektiert. Das zu den lichtemittierenden Strukturen 406 zurück reflektierte Licht kann mit einem anderen Licht, das von den lichtemittierenden Strukturen 406 jeweils erzeugt wird, kombiniert werden, und aufgrund der konstruktiven und/oder dekonstruktiven Interferenz wird Licht mit einer bestimmten Wellenlänge von jedem lichtemittierenden Bauelement 402 emittiert.
  • In verschiedenen Ausführungsformen ist die erste leitfähige Schicht 120 als Metallhartmaskenschicht eingerichtet, die Schäden an der Passivierungsstruktur 118 während der Fertigung des integrierten Chips 400a verhindert. Zum Beispiel verhindert die erste leitfähige Schicht 120, dass Plasma aus einem oder mehreren Ätzprozess(en) ein Gitter der Passivierungsstruktur 118 beschädigt und/oder dass das Plasma Elektronen innerhalb der Passivierungsstruktur 118 implantiert, was die Reflexion von Licht zwischen der Vielzahl von lichtemittierenden Bauelementen 402 und den darunterliegenden Reflektoren (z. B. die Umverteilungsleitungen 310) stören kann. Dies verbessert teilweise eine Leistung der lichtemittierenden Strukturen 406. In noch weiteren Ausführungsformen kann die lichtemittierende Struktur 406 innerhalb der Öffnung 202 aus 2A bis 2E ausgebildet und/oder angeordnet sein. In diesen Ausführungsformen können die Bond-Höckerstruktur (z. B. 204 aus 2A) und die Lötkugel (z. B. 206 aus 2A) weggelassen werden, und der oberste leitfähige Draht (z. B. 116a aus 2A) kann als Reflektor eingerichtet sein.
  • 4B veranschaulicht eine Querschnittsansicht 400b, die einigen Ausführungsformen aus 4A entspricht, wobei jedes der lichtemittierenden Bauelemente 402 direkt über einer entsprechenden oberen leitfähigen Struktur 121 liegt.
  • Wie in 4B veranschaulicht, kontaktiert die Elektrode 404 jedes lichtemittierenden Bauelements 402 direkt eine entsprechende obere leitfähige Struktur 121. In verschiedenen Ausführungsformen kontaktiert die Elektrode 404 direkt innere und äußere Seitenwände der zweiten leitfähigen Schicht 124 der oberen leitfähigen Struktur 121, direkt äußere Seitenwände der dielektrischen Schicht 122 der oberen leitfähigen Struktur 121 und direkt äußere Seitenwände der ersten leitfähigen Schicht 120 der oberen leitfähigen Struktur 121. In noch weiteren Ausführungsformen ist der dielektrische Abstandshalter 408 als dielektrische Gitterstruktur eingerichtet, die seitlich zwischen den lichtemittierenden Bauelementen 402 angeordnet ist. In weiteren Ausführungsformen kann die lichtemittierende Struktur 406 direkt über der oberen elektrisch leitfähigen Struktur 121 aus 2A bis 2E gebildet werden. In diesen Ausführungsformen können die Bond-Höckerstruktur (z. B. 204 aus 2A) und die Lötkugel (z. B. 206 aus 2A) weggelassen werden, und der oberste leitfähige Draht (z. B. 116a aus 2A) kann als Reflektor eingerichtet sein.
  • Obwohl die oberen leitfähigen Strukturen 121 aus 4A und 4B als die obere leitfähige Struktur 121 aus 2A veranschaulicht werden, versteht in verschiedenen Ausführungsformen sich, dass die oberen leitfähigen Strukturen 121 aus 4A und 4B jeweils als die obere leitfähige Struktur 121 aus 2B, 2C, 2D oder 2E eingerichtet sein können.
  • 5 bis 13 veranschaulichen Querschnittsansichten 500 bis 1300 einiger Ausführungsformen eines Verfahrens zum Bilden eines integrierten Chips, der eine obere leitfähige Struktur aufweist, die über einer Verschaltungsstruktur liegt, gemäß Aspekten der vorliegenden Offenbarung. Obwohl die in 5 bis 13 gezeigten Querschnittsansichten 500 bis 1300 mit Bezug auf ein Verfahren beschrieben sind, versteht es sich, dass die in 5 bis 13 gezeigten Strukturen nicht auf das Verfahren beschränkt sind und stattdessen von dem Verfahren getrennt allein stehen können. Ferner, obwohl 5 bis 13 als eine Reihe von Handlungen beschrieben sind, versteht es sich, dass diese Handlungen nicht beschränkt sind, insofern, als die Reihenfolge der Handlungen in weiteren Ausführungsformen geändert werden kann und die offenbarten Verfahren auch auf weitere Strukturen anwendbar sind. In weiteren Ausführungsformen können einige Handlungen, die veranschaulicht und/oder beschrieben sind, ganz oder zum Teil weggelassen werden.
  • Wie in der Querschnittsansicht 500 aus 5 gezeigt, wird eine dielektrische Verschaltungsstruktur 112 über einem Halbleitersubstrat 102 gebildet, und ein oberster leitfähiger Draht 116a wird innerhalb der dielektrischen Verschaltungsstruktur 112 gebildet. In verschiedenen Ausführungsformen kann der oberste leitfähige Draht 116a Teil einer obersten leitfähigen Schicht in einer Verschaltungsstruktur sein (z. B. wie in 1 veranschaulicht und/oder beschrieben) oder kann Teil einer obersten leitfähigen Schicht in einer Umverteilungsstruktur sein (z. B. als eine Umverteilungsleitung eingerichtet sein, wie in 3 oder 4A bis 4B veranschaulicht und/oder beschrieben). Ferner wird eine Passivierungsstruktur 118 über dem obersten leitfähigen Draht 116a gebildet, eine erste leitfähige Schicht 120 wird über der Passivierungsstruktur 118 gebildet, und eine dielektrische Schicht 122 wird über der ersten leitfähigen Schicht 120 gebildet. In verschiedenen Ausführungsformen können die Passivierungsstruktur 118 und die dielektrische Schicht 122 zum Beispiel durch einen Prozess zur chemischen Gasphasenabscheidung (CVD - chemical vapor deposition), einen Prozess zur physikalischen Gasphasenabscheidung (PVD - physical vapor deposition), einen Prozess zur Atomlagenabscheidung (ALD - atomic layer deposition), eine thermische Oxidation, einen anderen geeigneten Abscheidungs- oder Aufwachsprozess oder jede Kombination der vorgenannten gebildet werden. Ferner kann die erste leitfähige Schicht 120 zum Beispiel durch einen CVD-Prozess, einen PVD-Prozess, einen Sputterprozess, Galvanisieren, stromloses Plattieren, einen anderen geeigneten Aufwachs- oder Abscheidungsprozess oder jede Kombination der vorgenannten gebildet werden.
  • In einigen Ausführungsformen kann der oberste leitfähige Draht 116a ein erstes leitfähiges Material, zum Beispiel Aluminium, Titan, Tantal, Ruthenium, Zirkonium, Molybdän, ein anderes leitfähiges Material oder jede Kombination der vorgenannten sein oder umfassen. Die Passivierungsstruktur 118 kann zum Beispiel Siliziumdioxid, Siliziumglas, undotiertes Siliziumglas, ein anderes dielektrisches Material oder jede Kombination der vorgenannten sein oder umfassen. In weiteren Ausführungsformen kann die erste leitfähige Schicht 120 aus einem zweiten leitfähigen Material sein oder dieses umfassen, zum Beispiel Titannitrid, Aluminium, Kupfer, Tantalnitrid, ein anderes geeignetes leitfähiges Material oder jede Kombination der vorgenannten. Die erste leitfähige Schicht 120 wird mit einer ersten Dicke t1 innerhalb eines Bereichs von etwa 50 Angström bis etwa 100 Angström oder einem anderen geeigneten Wert gebildet. In verschiedenen Ausführungsformen unterscheidet sich das erste leitfähige Material des obersten leitfähigen Drahts 116a von dem zweiten leitfähigen Material der ersten leitfähigen Schicht 120. Da die erste leitfähige Schicht 120 das erste leitfähige Material mit einer ersten Dicke t1 umfasst, kann die erste leitfähige Schicht 120 die Passivierungsstruktur 118 während nachfolgenden Verarbeitungsschritten (z. B. während des Strukturierungsprozesses aus 6 und/oder des Reinigungsprozesses aus 7) schützen. Ferner kann die erste leitfähige Schicht 120 dazu eingerichtet sein, während nachfolgenden Verarbeitungsschritten eine Hartmaskenschicht (z. B. eine Metallhartmaskenschicht) aufzuweisen. Die dielektrische Schicht 122 wird mit einer zweiten Dicke t2 innerhalb eines Bereichs von etwa 100 Ångström bis etwa 500 Angström oder einem anderen geeigneten Wert gebildet. Die dielektrische Schicht 122 kann zum Beispiel Siliziumdioxid, Siliziumnitrid, Aluminiumoxid, Siliziumoxinitrid, ein anderes geeignetes dielektrisches Material oder jede Kombination der vorgenannten sein oder umfassen. Die dielektrische Schicht 122 kann als dielektrische Maskenschicht bezeichnet werden.
  • Wie in Querschnittsansicht 600 aus 6 gezeigt, wird eine Fotolackmaske 602 über der dielektrischen Schicht 122 gebildet. Ferner wird ein erster Strukturierungsprozess an der dielektrischen Schicht 122, der ersten leitfähigen Schicht 120 und der Passivierungsstruktur 118 gemäß der Fotolackmaske 602 durchgeführt, um oberhalb des obersten leitfähigen Drahts 116a eine Öffnung 604 zu bilden. In verschiedenen Ausführungsformen kann der erste Strukturierungsprozess an dem obersten leitfähigen Draht 116a stoppen und/oder eine obere Fläche des obersten leitfähigen Drahts 116a freilegen. In noch weiteren Ausführungsformen kann der erste Strukturierungsprozess ein Metalloxid 606 entlang der oberen Fläche des obersten leitfähigen Drahts 116a bilden. Ferner kann der erste Strukturierungsprozess einen Graben innerhalb der Passivierungsstruktur 118 bilden, der durch gegenüberliegende Seitenwände der Passivierungsstruktur 118 definiert ist.
  • In einigen Ausführungsformen wird der erste Strukturierungsprozess durch anisotropes und/oder Trockenätzen durchgeführt und kann in der Verarbeitungskammer 608 ausgeführt werden. In einigen Ausführungsformen schließt der erste Strukturierungsprozess Folgendes ein: Einbringen des Halbleitersubstrats 102 in die Verarbeitungskammer 608, in der ein Energiegenerator mit Hochfrequenz (HF) 610 an eine HF-Antenne 612 gekoppelt ist, die entlang und/oder innerhalb von Seitenwänden der Verarbeitungskammer 608 angeordnet sein kann (wo das Halbleitersubstrat 102 seitlich zwischen den Seitenwänden der Verarbeitungskammer 608 beabstandet ist); Strömenlassen eines ersten Prozessgases in die Verarbeitungskammer 608; Anlegen eines HF-Signals (das z. B. ein elektrisches Potential aufweist) an die HF-Antenne 612, indem der HF-Energiegenerator 610 ein erstes Plasma aus dem ersten Prozessgas in der Verarbeitungskammer 608 bildet und/oder erzeugt; und Beschießen der dielektrischen Schicht 122, der ersten leitfähigen Schicht 120 und der Passivierungsstruktur 118 mit dem ersten Plasma, um die Öffnung 604 zu definieren. In verschiedenen Ausführungsformen reagieren das erste Plasma und/oder Sauerstoffatome innerhalb der Verarbeitungskammer 608 mit dem obersten leitfähigen Draht 116a, um das Metalloxid 606 entlang der oberen Fläche des obersten leitfähigen Drahts 116a zu bilden. In verschiedenen Ausführungsformen kann das Metalloxid 606 zum Beispiel Aluminiumoxid, Titanoxid, Tantaloxid, Rutheniumoxid, Zirkoniumoxid, Molybdänoxid, ein Oxid des ersten leitfähigen Materials des obersten leitfähigen Drahts 116a oder dergleichen sein. In verschiedenen Ausführungsformen kann das erste Prozessgas zum Beispiel Argon, Helium, Wasserstoff, ein anderes geeignetes Gas oder jede Kombination der vorgenannten sein oder umfassen. In verschiedenen Ausführungsformen weist das Metalloxid 606 eine relativ hohe Gitterenergie auf (z. B. größer als etwa 5.000 kJ/mol), welche möglicherweise während eines chemischen Reduktionsprozesses nicht leicht mit einem Reduktionsmittel (z. B. Wasserstoff) reagiert (d. h. die relativ hohe Gitterenergie kann die Entfernung des Metalloxids 606 durch einem Trockenätzprozess, der das Metalloxid 606 einem wasserstoffbasierten Plasma aussetzt, abmildern).
  • Wie in der Querschnittsansicht 700 aus 7 gezeigt, wird ein Reinigungsprozess (z. B. ein Plasmaätzprozess) an der Struktur aus 6 durchgeführt. In einigen Ausführungsformen verringert der Reinigungsprozess die zweite Dicke t2 der dielektrischen Schicht 122 und/oder entfernt das Metalloxid (606 aus 6) von entlang des obersten leitfähigen Drahts 116a.
  • In einigen Ausführungsformen wird der Reinigungsprozess durch anisotropes und/oder Trockenätzen durchgeführt und kann in der Verarbeitungskammer 608 ausgeführt werden. In einigen Ausführungsformen schließt das Reinigungsverfahren Folgendes ein: Einbringen des Halbleitersubstrats 102 in die Verarbeitungskammer 608; Strömenlassen eines zweiten Prozessgases in die Verarbeitungskammer 608; Anlegen eines HF-Signals (das z. B. ein elektrisches Potential aufweist) an die HF-Antenne 612, indem der HF-Energiegenerator 610 ein zweites Plasma aus dem zweiten Prozessgas in der Verarbeitungskammer 608 bildet und/oder erzeugt; und Beschießen der dielektrischen Schicht 122 und des Metalloxids (606 aus 6) mit dem zweiten Plasma, um das Metalloxid (606 aus 6) zu entfernen. In verschiedenen Ausführungsformen kann das zweite Prozessgas zum Beispiel Argon, Helium, ein anderes geeignetes Gas oder jede Kombination der vorgenannten sein oder umfassen. Ferner wird der Reinigungsprozess mit einer ausreichend hohen Leistung durchgeführt (z. B. innerhalb eines Bereichs von etwa 250 Watt bis etwa 1250 Watt), um die hohe Gitterenergie des Metalloxids (606 aus 6) zu überwinden und somit die Entfernung des Metalloxids (606 aus 6) sicherzustellen. Aufgrund der Dicke und der Anordnung der dielektrischen Schicht 122 wird das Erreichen und/oder Beschießen der ersten leitfähigen Schicht 120 durch das zweite Plasma abgemildert, wodurch eine Wiederabscheidung von leitfähigem Material von der ersten leitfähigen Schicht 120 auf eine oder mehrere Flächen der Verarbeitungskammer 608 abgemildert oder verhindert wird. Ferner kann durch das Abmildern der Wiederabscheidung von leitfähigen Materialien von der ersten leitfähigen Schicht 120 während des Reinigungsprozesses die HF-Antenne 612 nicht daran gehindert werden, ausreichend elektromagnetische Wellen zu erzeugen, die mit dem Prozessgas in der Verarbeitungskammer 608 reagieren, um Plasma zu bilden oder zu erzeugen. Somit kann eine Ätzgeschwindigkeit des Reinigungsprozesses verbessert werden, um die Entfernung eines Großteils und/oder des gesamten Metalloxids (606 aus 6) von entlang der oberen Fläche des obersten leitfähigen Drahts 116a zu erleichtern. Ferner wird eine Anzahl von WAC-Prozessen, die in der Verarbeitungskammer 608 durchgeführt werden, abgemildert und nachteilige Auswirkungen auf nachfolgende Verarbeitungsschritte, die innerhalb der Verarbeitungskammer 608 durchgeführt werden, werden abgemildert. In weiteren Ausführungsformen schließt der Reinigungsprozess ein reaktives Ionenätzen (RIE - reactive-ion etching) mit induktiv gekoppeltem Plasma (ICP - inductively-coupled plasma) ein, das das Strömenlassen eines zweiten Prozessgases in die Verarbeitungskammer 608 einschließt.
  • Wie in der Querschnittsansicht 800 aus 8 gezeigt, wird eine zweite leitfähige Schicht 124 über der dielektrischen Schicht 122 und dem obersten leitfähigen Draht 116a gebildet. Die zweite leitfähige Schicht 124 erstreckt sich entlang einer oberen Fläche der dielektrischen Schicht 122 und kleidet die Öffnung 604 aus. In verschiedenen Ausführungsformen kann die zweite leitfähige Schicht 124 innerhalb einer Abscheidungsverarbeitungskammer 802 zum Beispiel durch einen CVD-Prozess, einen PVD-Prozess, einen Sputterprozess, Galvanisieren, stromloses Plattieren, einen anderen geeigneten Aufwachs- oder Abscheidungsprozess oder jede Kombination der vorgenannten gebildet werden. Ferner kann die zweite leitfähige Schicht 124 das zweite leitfähige Material (z. B. Titannitrid, Aluminium, Kupfer, Tantalnitrid, ein anderes geeignetes leitfähiges Material oder jede Kombination der vorgenannten) sein oder umfassen. In einigen Ausführungsformen wird die zweite leitfähige Schicht 124 mit einer dritten Dicke t3 innerhalb eines Bereichs von etwa 150 Ångström bis etwa 500 Angström oder einem anderen geeigneten Wert gebildet. Aufgrund des Entfernens des Metalloxids (606 aus 6) durch den Reinigungsprozess aus 7 kann die zweite leitfähige Schicht 124 einen guten elektrischen Kontakt (z. B. ohmschen Kontakt) mit dem obersten leitfähigen Draht 116a bilden. Dies kann teilweise die RC-Verzögerung reduzieren und Bauelementertragsverluste verringern.
  • Wie in der Querschnittsansicht 900 aus 9 gezeigt, wird eine Fotolackmaskenschicht 904 über der zweiten leitfähigen Schicht 124 gebildet und füllt die Öffnung (604 aus 8). Anschließend wird ein erster Ätzprozess an der zweiten leitfähigen Schicht 124 durchgeführt, um unmaskierte Abschnitte der zweiten leitfähigen Schicht 124 zu entfernen. In verschiedenen Ausführungsformen definiert der erste Ätzprozess einen leitfähigen Durchkontaktierungsabschnitt in der zweiten leitfähigen Schicht 124, der direkt über dem obersten leitfähigen Draht 116a liegt. In weiteren Ausführungsformen wird der erste Ätzprozess innerhalb einer ersten Ätzverarbeitungskammer 902 durchgeführt und schließt Durchführen eines ersten Nassätzens ein, das die zweite leitfähige Schicht 124 einem oder mehreren ersten Nassätzmitteln (z. B. Wasserstoffperoxid) aussetzt. Die Fotolackmaskenschicht 904 kann zum Beispiel ein Polymer oder ein anderes geeignetes Material sein oder umfassen.
  • Wie in der Querschnittsansicht 1000 aus 10 gezeigt, wird ein zweiter Ätzprozess an der dielektrischen Schicht 122 durchgeführt, um unmaskierte Abschnitte der dielektrischen Schicht 122 zu entfernen. In verschiedenen Ausführungsformen wird der zweite Ätzprozess innerhalb einer zweiten Ätzverarbeitungskammer 1002 durchgeführt und schließt Durchführen eines zweiten Nassätzens ein, das die dielektrische Schicht 122 einem oder mehreren zweiten Nassätzmitteln (z. B. Fluorwasserstoffsäure, verdünnte Fluorwasserstoffsäure usw.) aussetzt.
  • Wie in der Querschnittsansicht 1100 aus 11 gezeigt, wird ein dritter Ätzprozess an der ersten leitfähigen Schicht 120 durchgeführt, wodurch eine obere leitfähige Struktur 121 und eine Öffnung 202 seitlich neben der oberen leitfähigen Struktur 121 definiert werden, wobei eine obere Oberfläche der Passivierungsstruktur 118 freilegt wird. In einigen Ausführungsformen entfernt der dritte Ätzprozess die unmaskierten Abschnitte der ersten leitfähigen Schicht 120. In weiteren Ausführungsformen wird der dritte Ätzprozess innerhalb einer dritten Ätzverarbeitungskammer 1102 durchgeführt und schließt Durchführen eines dritten Ätzens ein, das die erste leitfähige Schicht 120 einem oder mehreren ersten Nassätzmitteln (z. B. Wasserstoffperoxid) aussetzt. Die obere leitfähige Struktur 121 schließt die erste leitfähige Schicht 120, die dielektrische Schicht 122 und die zweite leitfähige Schicht 124 ein. In noch weiteren Ausführungsformen schließt ein Prozess zum Bilden der oberen leitfähigen Struktur 121 die Verarbeitungsschritte ein, die in 6 bis 11 veranschaulicht und/oder beschrieben sind.
  • Der erste, zweite und dritte Ätzprozess aus 9 bis 11 werden derart durchgeführt, dass die erste leitfähige Schicht 120 der oberen leitfähigen Struktur 121 eine erste Breite w1 aufweist, die zwischen gegenüberliegenden Seitenwänden 120sw1,120sw2 der ersten leitfähigen Schicht 120 definiert ist; die dielektrische Schicht 122 der oberen leitfähigen Struktur 121 eine zweite Breite w2 aufweist, die zwischen gegenüberliegenden Seitenwänden 122sw1, 122sw2 der dielektrischen Schicht 122 definiert ist; und die zweite leitfähige Schicht 124 der oberen leitfähigen Struktur 121 eine dritte Breite w3 aufweist, die zwischen gegenüberliegenden Seitenwänden 124sw1, 124sw2 der zweiten leitfähigen Schicht 124 definiert ist. In verschiedenen Ausführungsformen ist die erste Breite w1 kleiner als die zweite Breite w2, die zweite Breite w2 ist größer als die dritte Breite w3, und die dritte Breite w3 ist größer als die erste Breite w1 (z. B. wie in 2B veranschaulicht und/oder beschrieben). In verschiedenen Ausführungsformen kann dies auftreten, da der erste Ätzprozess aus 9 die zweite leitfähige Schicht 124 der oberen leitfähigen Struktur 121 mit einer anfänglichen Breite hinterlässt, und dann der zweite und/oder dritte Ätzprozess die Breite der zweiten leitfähigen Schicht 124 weiter verringert/verringern. In noch weiteren Ausführungsformen können die gegenüberliegenden Seitenwände der ersten leitfähigen Schicht 120, der dielektrischen Schicht 122 und der zweiten leitfähigen Schicht 124 der oberen leitfähigen Struktur 121 aufgrund des ersten, zweiten und dritten Ätzprozesses aus 9 bis 11, die jeweils einen Nassätzprozess umfassen, abgeschrägt und/oder vertieft werden, so dass die gegenüberliegenden Seitenwände jeweils gebogen, konkav und/oder vertieft sind, wie in 2D veranschaulicht und/oder beschrieben.
  • In verschiedenen Ausführungsformen sind die Verarbeitungskammer 608, die Abscheidungsverarbeitungskammer 802, die erste Ätzverarbeitungskammer 902, die zweite Ätzverarbeitungskammer 1002 und die dritte Ätzverarbeitungskammer 1102 dieselbe. Folglich befindet sich das Halbleitersubstrat 102 von Beginn des ersten Strukturierungsprozesses aus 6 bis zum Ende des dritten Ätzprozesses aus 11 in derselben Verarbeitungskammer. Somit werden die Verarbeitungsschritte aus 6 bis 11 in-situ durchgeführt. Dies kann zum Beispiel dafür eingesetzt werden, das Eindringen von Feuchtigkeit in dieselbe Verarbeitungskammer und/oder die Oxidation von leitfähigen Schichten und/oder Strukturen über dem Halbleitersubstrat 102 zu verhindern. Ferner können durch das Durchführen der Verarbeitungsschritte aus 6 bis 11 in-situ Zeit und/oder Kosten, die mit dem Bewegen des Halbleitersubstrats 102 zwischen verschiedenen Verarbeitungskammern verbunden sind, verringert werden.
  • Wie in der Querschnittsansicht 1200 aus 12 gezeigt, wird ein Entfernungsprozess durchgeführt, um die Fotolackmaskenschicht (904 aus 11) von über der zweiten leitfähigen Schicht 124 zu entfernen. In verschiedenen Ausführungsformen schließt der Entfernungsprozess Durchführen eines Nassätzprozesses, eines Trockenätzprozesses oder eines anderen geeigneten Entfernungsprozesses ein.
  • Wie in der Querschnittsansicht 1300 aus 13 gezeigt, wird eine Bond-Höckerstruktur 204 über der zweiten leitfähigen Schicht 124 der oberen leitfähigen Struktur 121 gebildet. Ferner wird eine Lötkugel 206 über der Bond-Höckerstruktur 204 gebildet.
  • 14 bis 16 veranschaulichen Querschnittsansichten 1400 bis 1600 einiger Ausführungsformen von Handlungen, die anstelle der Handlungen aus 9 bis 11 durchgeführt werden können, so dass das Verfahren aus 5 bis 13 alternativ von 5 bis 8 zu 14 bis 16 und dann von 16 zu 12 bis 13 übergeht (d. h. 9 bis 11 überspringt).
  • Wie in Querschnittsansicht 1400 aus 14 gezeigt, wird eine Fotolackmaskenschicht 904 über der zweiten leitfähigen Schicht 124 gebildet. Anschließend wird ein erster Ätzprozess an der zweiten leitfähigen Schicht 124 durchgeführt, um unmaskierte Abschnitte der zweiten leitfähigen Schicht 124 zu entfernen. In weiteren Ausführungsformen wird der erste Ätzprozess innerhalb einer ersten Ätzverarbeitungskammer 902 durchgeführt und schließt Durchführen eines ersten Trockenätzprozesses (z. B. ein erster ICP-RIE-Prozess) ein, der die zweite leitfähige Schicht 124 einem oder mehreren ersten Trockenätzmitteln (z. B. chlorbasierte Ätzmittel) aussetzt.
  • Wie in der Querschnittsansicht 1500 aus 15 gezeigt, wird ein zweiter Ätzprozess an der dielektrischen Schicht 122 durchgeführt, um unmaskierte Abschnitte der dielektrischen Schicht 122 zu entfernen. In verschiedenen Ausführungsformen wird der zweite Ätzprozess innerhalb einer zweiten Ätzverarbeitungskammer 1002 durchgeführt und schließt Durchführen eines zweiten Trockenätzprozesses (z. B. ein zweiter ICP-RIE-Prozess) ein, der die dielektrische Schicht 122 einem oder mehreren zweiten Trockenätzmitteln (z. B. fluorbasierte Ätzmittel) aussetzt.
  • Wie in der Querschnittsansicht 1600 aus 16 gezeigt, wird ein dritter Ätzprozess an der ersten leitfähigen Schicht 120 durchgeführt, wodurch eine obere leitfähige Struktur 121 und eine Öffnung 202 seitlich neben der oberen leitfähigen Struktur 121 definiert werden, wobei eine obere Oberfläche der Passivierungsstruktur 118 freilegt wird. In einigen Ausführungsformen entfernt der dritte Ätzprozess die unmaskierten Abschnitte der ersten leitfähigen Schicht 120. In weiteren Ausführungsformen wird der dritte Ätzprozess innerhalb einer dritten Ätzverarbeitungskammer 1102 durchgeführt und schließt Durchführen eines dritten Trockenätzprozesses (z. B. ein dritter ICP-RIE-Prozess) ein, der die erste leitfähige Schicht 120 einem oder mehreren ersten Trockenätzmitteln (z. B. chlorbasierte Ätzmittel) aussetzt. In noch weiteren Ausführungsformen schließt ein Prozess zum Bilden der oberen leitfähigen Struktur 121 die Verarbeitungsschritte ein, die in 6 bis 8 und 14 bis 16 veranschaulicht und/oder beschrieben sind.
  • In einigen Ausführungsformen werden der erste, zweite und dritte Ätzprozess aus 14 bis 16 derart durchgeführt, dass die erste Breite w1 der ersten leitfähigen Schicht 120, die zweite Breite w2 der dielektrischen Schicht 122 und die dritte Breite w3 der zweiten leitfähigen Schicht 124 gleich sind. In noch weiteren Ausführungsformen werden der erste, zweite und dritte Ätzprozess aus 14 bis 16 derart durchgeführt, dass die gegenüberliegenden Seitenwände 120sw1,120sw2 der ersten leitfähigen Schicht 120, die gegenüberliegenden Seitenwände 122sw1, 122sw2 der dielektrischen Schicht 122 und die gegenüberliegenden Seitenwände 124sw1, 124sw2 der zweiten leitfähigen Schicht 124 im Wesentlichen gerade sind (z. B. senkrecht relativ zu der oberen Fläche der Passivierungsstruktur 118) und miteinander ausgerichtet sind, wie in 2A gezeigt und/oder beschrieben.
  • 17 bis 19 veranschaulichen Querschnittsansichten 1700 bis 1900 einiger Ausführungsformen von Handlungen, die anstelle der Handlungen aus 9 bis 11 durchgeführt werden können, so dass das Verfahren aus 5 bis 13 alternativ von 5 bis 8 zu 17 bis 19 und dann von 19 zu 12 bis 13 übergeht (d. h. 9 bis 11 überspringt).
  • Wie in Querschnittsansicht 1700 aus 17 gezeigt, wird eine Fotolackmaskenschicht 904 über der zweiten leitfähigen Schicht 124 gebildet. Anschließend wird ein erster Ätzprozess an der zweiten leitfähigen Schicht 124 durchgeführt, um unmaskierte Abschnitte der zweiten leitfähigen Schicht 124 zu entfernen. In einigen Ausführungsformen wird der erste Ätzprozess innerhalb einer ersten Ätzverarbeitungskammer 902 durchgeführt und schießt Durchführen eines ersten Nassätzens ein, das die zweite leitfähige Schicht 124 einem oder mehreren ersten Nassätzmitteln (z. B. Wasserstoffperoxid) aussetzt.
  • Wie in der Querschnittsansicht 1800 aus 18 gezeigt, wird ein zweiter Ätzprozess an der dielektrischen Schicht 122 durchgeführt, um unmaskierte Abschnitte der dielektrischen Schicht 122 zu entfernen. In verschiedenen Ausführungsformen wird der zweite Ätzprozess innerhalb einer zweiten Ätzverarbeitungskammer 1002 durchgeführt und schließt Durchführen eines zweiten Nassätzens ein, das die dielektrische Schicht 122 einem oder mehreren zweiten Nassätzmitteln (z. B. Fluorwasserstoffsäure, verdünnte Fluorwasserstoffsäure usw.) aussetzt.
  • Wie in der Querschnittsansicht 1900 aus 19 gezeigt, wird ein dritter Ätzprozess an der ersten leitfähigen Schicht 120 durchgeführt, wodurch eine obere leitfähige Struktur 121 und eine Öffnung 202 seitlich neben der oberen leitfähigen Struktur 121 definiert werden, wobei eine obere Oberfläche der Passivierungsstruktur 118 freilegt wird. In einigen Ausführungsformen entfernt der dritte Ätzprozess die unmaskierten Abschnitte der ersten leitfähigen Schicht 120. In weiteren Ausführungsformen wird der dritte Ätzprozess innerhalb einer dritten Ätzverarbeitungskammer 1102 durchgeführt und schließt Durchführen eines ersten Trockenätzprozesses (z. B. ein ICP-RIE-Prozess) ein, der die erste leitfähige Schicht 120 einem oder mehreren ersten Trockenätzmitteln (z. B. chlorbasierte Ätzmittel) aussetzt. In noch weiteren Ausführungsformen schließt ein Prozess zum Bilden der oberen leitfähigen Struktur 121 die Verarbeitungsschritte ein, die in 6 bis 8 und 17 bis 19 veranschaulicht und/oder beschrieben sind.
  • In einigen Ausführungsformen werden der erste, zweite und dritte Ätzprozess aus 17 bis 19 derart durchgeführt, dass die erste Breite w1 der ersten leitfähigen Schicht 120 und die zweite Breite w2 der dielektrischen Schicht 122 gleich sind, und die dritte Breite w3 der zweiten leitfähigen Schicht 124 größer als die erste Breite w1 und die zweite Breite w2 ist (z. B. wie in 2C veranschaulicht und/oder beschrieben). In noch weiteren Ausführungsformen können gegenüberliegende Seitenwände 124sw1, 124sw2 der zweiten leitfähigen Schicht 124 und gegenüberliegende Seitenwände 122sw1, 122sw2 der dielektrischen Schicht 122 aufgrund des ersten und zweiten Ätzprozesses aus 17 und 18, die jeweils einen Nassätzprozess einschließen, abgeschrägt und/oder vertieft werden, so dass die gegenüberliegenden Seitenwände jeweils gebogen, konkav und/oder vertieft sind, wie in 2E veranschaulicht und/oder beschrieben. In einigen Ausführungsformen können gegenüberliegende Seitenwände 120sw1, 120sw2 der ersten leitfähigen Schicht 120 aufgrund des dritten Ätzprozesses aus 19, der einen Trockenätzprozess einschließt, relativ zu einer oberen Fläche der Passivierungsstruktur 118 geneigt sein, wie in 2E veranschaulicht und/oder beschrieben.
  • 20 veranschaulicht ein Verfahren 2000 zum Bilden eines integrierten Chips, der eine obere leitfähige Struktur aufweist, die über einer Verschaltungsstruktur liegt, gemäß der vorliegenden Offenbarung. Obwohl das Verfahren 2000 als eine Reihe von Handlungen oder Ereignissen veranschaulicht und/oder beschrieben wird, versteht sich, dass das Verfahren nicht auf die dargestellte Reihenfolge oder Handlungen beschränkt ist. Somit können in einigen Ausführungsformen die Schritte in einer anderen als der veranschaulichten Reihenfolge ausgeführt t werden und/oder gleichzeitig ausgeführt werden. Ferner können in einigen Ausführungsformen die veranschaulichten Schritte oder Ereignisse in mehrere Schritte bzw. Ereignisse unterteilt werden, die zu verschiedenen Zeiten oder gleichzeitig mit anderen Schritten oder Unterschritten ausgeführt werden können. In einigen Ausführungsformen können einige der veranschaulichten Schritte oder Ereignisse weggelassen werden und andere, nicht veranschaulichte Schritte oder Ereignisse können eingeschlossen werden.
  • In Handlung 2002 wird eine Verschaltungsstruktur, die einen obersten leitfähige Draht einschließt, über einem Halbleitersubstrat gebildet. 5 veranschaulicht eine Querschnittsansicht 500, die einigen Ausführungsformen von Handlung 2002 entspricht.
  • In Handlung 2004 wird eine Passivierungsstruktur über dem obersten leitfähigen Draht gebildet. 5 veranschaulicht eine Querschnittsansicht 500, die einigen Ausführungsformen von Handlung 2004 entspricht.
  • In Handlung 2006 wird eine erste leitfähige Schicht über der Passivierungsstruktur gebildet. 5 veranschaulicht eine Querschnittsansicht 500, die einigen Ausführungsformen von Handlung 2006 entspricht.
  • In Handlung 2008 wird eine dielektrische Schicht über der ersten leitfähigen Schicht gebildet. 5 veranschaulicht eine Querschnittsansicht 500, die einigen Ausführungsformen von Handlung 2008 entspricht.
  • In Handlung 2010 wird ein Strukturierungsprozess an der dielektrischen Schicht, der ersten leitfähigen Schicht und der Passivierungsstruktur durchgeführt, um eine Öffnung über dem obersten leitfähigen Draht zu bilden. Der Strukturierungsprozess bildet ein Metalloxid entlang des obersten leitfähigen Drahts. 6 veranschaulicht eine Querschnittsansicht 600, die einigen Ausführungsformen von Handlung 2010 entspricht.
  • In Handlung 2012 wird ein Reinigungsprozess an der dielektrischen Schicht und dem obersten leitfähigen Draht durchgeführt, um das Metalloxid zu entfernen. 7 veranschaulicht eine Querschnittsansicht 700, die einigen Ausführungsformen von Handlung 2012 entspricht.
  • In Handlung 2014 wird die zweite leitfähige Schicht über der dielektrischen Schicht und dem obersten leitfähigen Draht gebildet, wobei die zweite leitfähige Schicht die Öffnung auskleidet. 8 veranschaulicht eine Querschnittsansicht 800, die einigen Ausführungsformen von Handlung 2014 entspricht.
  • In Handlung 2016 wird ein erster Ätzprozess an der zweiten leitfähigen Schicht durchgeführt, ein zweiter Ätzprozess wird an der dielektrischen Schicht durchgeführt und ein dritter Ätzprozess wird an der ersten leitfähigen Schicht durchgeführt, wodurch eine obere leitfähige Struktur über dem obersten leitfähigen Draht gebildet wird. 9 bis 11 veranschaulichen Querschnittsansichten 900 bis 1100, die einigen Ausführungsformen der Handlung 2016 entsprechen. 14 bis 16 veranschaulichen Querschnittsansicht 1400 bis 1600, die einigen Ausführungsformen der Handlung 2016 entsprechen. 17 bis 19 veranschaulichen Querschnittsansichten 1700 bis 1900, die weiteren Ausführungsformen der Handlung 2016 entsprechen.
  • Dementsprechend betrifft die vorliegende Offenbarung in einigen Ausführungsformen eine obere leitfähige Struktur, die innerhalb einer Passivierungsstruktur angeordnet ist und über einem obersten leitfähigen Draht liegt. Die obere leitfähige Struktur umfasst einen mehrschichtigen Stapel, der eine erste leitfähige Schicht, die entlang der Passivierungsstruktur angeordnet ist, eine dielektrische Schicht, die über der ersten leitfähigen Schicht liegt, und eine zweite leitfähige Schicht, die über der dielektrischen Schicht liegt und sich durch die Passivierungsstruktur erstreckt, um den obersten leitfähigen Draht zu kontaktieren, einschließt.
  • In einigen Ausführungsformen stellt die vorliegende Anmeldung einen integrierten Chip bereit, einschließlich eine Verschaltungsstruktur, die über einem Halbleitersubstrat liegt und einen leitfähigen Draht umfasst; eine Passivierungsstruktur, die über der Verschaltungsstruktur liegt; und eine obere leitfähige Struktur, die über der Passivierungsstruktur liegt und eine erste leitfähige Schicht, eine dielektrische Schicht und eine zweite leitfähige Schicht umfasst, wobei die erste leitfähige Schicht zwischen der dielektrischen Schicht und der Passivierungsstruktur angeordnet ist, wobei sich die zweite leitfähige Schicht entlang einer oberen Fläche der dielektrischen Schicht und durch die erste leitfähige Schicht und die Passivierungsstruktur zu dem leitfähigen Draht erstreckt. In einer Ausführungsform umfassen die erste und zweite leitfähige Schicht ein erstes leitfähiges Material. In einer Ausführungsform umfasst der leitfähige Draht ein zweites leitfähiges Material, das sich von dem ersten leitfähigen Material unterscheidet. In einer Ausführungsform ist eine erste Dicke der ersten leitfähigen Schicht kleiner als eine zweite Dicke der zweiten leitfähigen Schicht. In einer Ausführungsform umfasst die zweite leitfähige Schicht einen zentralen leitfähigen Abschnitt und einen peripheren leitfähigen Abschnitt, der sich von dem zentralen leitfähigen Abschnitt nach außen erstreckt, wobei der periphere leitfähige Abschnitt kontinuierlich seitlich um den zentralen leitfähigen Abschnitt herum gewickelt ist und direkt die obere Fläche der dielektrischen Schicht kontaktiert. In einer Ausführungsform kontaktiert der zentrale leitfähige Abschnitt direkt eine obere Fläche des leitfähigen Drahts, und wobei der zentrale leitfähige Abschnitt innere Seitenwände der dielektrischen Schicht, innere Seitenwände der ersten leitfähigen Schicht und innere Seitenwände der Passivierungsstruktur kontaktiert. In einer Ausführungsform ist der leitfähige Draht der Verschaltungsstruktur in einer obersten leitfähigen Schicht der Verschaltungsstruktur angeordnet. In einer Ausführungsform sind äußere Seitenwände der ersten leitfähigen Schicht, äußere Seitenwände der dielektrischen Schicht und äußere Seitenwände der ersten leitfähigen Schicht jeweils gerade und miteinander ausgerichtet. In einer Ausführungsform sind äußere Seitenwände der zweiten leitfähigen Schicht und äußere Seitenwände der dielektrischen Schicht nach innen hin zu einer Mitte der oberen leitfähigen Struktur gebogen.
  • In einigen Ausführungsformen stellt die vorliegende Anmeldung einen integrierten Chip bereit, einschließlich eine dielektrische Struktur, die über einem Halbleitersubstrat liegt; einen leitfähigen Draht, der innerhalb der dielektrischen Struktur angeordnet ist, wobei eine obere Fläche des leitfähigen Drahts mit einer oberen Fläche der dielektrischen Struktur ausgerichtet ist; eine Passivierungsstruktur, die über der dielektrischen Struktur angeordnet ist und gegenüberliegende Seitenwände umfasst, die einen Graben über dem leitfähigen Draht definieren; und eine obere leitfähige Struktur, die innerhalb des Grabens angeordnet und elektrisch mit dem leitfähigen Draht gekoppelt ist, wobei die obere leitfähige Struktur eine erste leitfähige Schicht, eine dielektrische Schicht und eine zweite leitfähige Schicht umfasst, wobei die erste leitfähige Schicht und die dielektrische Schicht entlang einer oberen Fläche der Passivierungsstruktur angeordnet sind, wobei die zweite leitfähige Schicht den Graben auskleidet und direkt die obere Fläche des leitfähigen Drahts kontaktiert, und wobei eine obere Fläche der zweiten leitfähigen Schicht oberhalb der dielektrischen Schicht liegt. In einer Ausführungsform sind die erste leitfähige Schicht und die dielektrische Schicht jeweils seitlich um einen zentralen Abschnitt der zweiten leitfähigen Schicht gewickelt. In einer Ausführungsform schließt der integrierte Chip ferner Folgendes ein: eine Bond-Höckerstruktur, die über der zweiten leitfähigen Schicht liegt und den Graben füllt, wobei eine untere Fläche der Bond-Höckerstruktur unterhalb einer unteren Fläche der ersten leitfähigen Schicht angeordnet ist; und eine Lötkugel, die entlang einer oberen Fläche der Bond-Höckerstruktur angeordnet ist. In einer Ausführungsform schließt der integrierte Chip ferner ein lichtemittierendes Bauelement ein, das über der Passivierungsstruktur liegt, wobei sich das lichtemittierende Bauelement seitlich neben der oberen leitfähigen Struktur befindet, und wobei das lichtemittierende Bauelement eine lichtemittierende Struktur über einer Elektrode umfasst. In einer Ausführungsform erstreckt sich die Elektrode kontinuierlich von oberhalb der zweiten leitfähigen Schicht entlang inneren Seitenwänden der zweiten leitfähigen Schicht zu einem Punkt unterhalb der oberen Fläche der Passivierungsstruktur, wobei die lichtemittierende Struktur direkt über der oberen leitfähigen Struktur liegt. In einer Ausführungsform kontaktiert die Elektrode direkt eine äußere Seitenwand der ersten leitfähigen Schicht, eine äußere Seitenwand der dielektrischen Schicht und eine äußere Seitenwand der zweiten leitfähigen Schicht.
  • In einigen Ausführungsformen stellt die vorliegende Anmeldung ein Verfahren zum Bilden eines integrierten Chips bereit, wobei das Verfahren Folgendes einschließt: Abscheiden einer Passivierungsstruktur über einem leitfähigen Draht; Abscheiden einer ersten leitfähigen Schicht über der Passivierungsstruktur; Abscheiden einer dielektrischen Schicht über der ersten leitfähigen Schicht; Durchführen eines Strukturierungsprozesses an der Passivierungsstruktur, der ersten leitfähigen Schicht und der dielektrischen Schicht, um eine Öffnung oberhalb des leitfähigen Drahts zu bilden, wobei der Strukturierungsprozess ein Metalloxid entlang einer oberen Fläche des leitfähigen Drahts bildet; Durchführen eines Reinigungsprozesses an der dielektrischen Schicht und dem leitfähigen Draht, um das Metalloxid von entlang der oberen Fläche des leitfähigen Drahts zu entfernen; Abscheiden einer zweiten leitfähigen Schicht über der dielektrischen Schicht und dem leitfähigen Draht, so dass die zweite leitfähige Schicht die Öffnung auskleidet und den leitfähigen Draht kontaktiert; und Ätzen der zweiten leitfähigen Schicht, der dielektrischen Schicht und der ersten leitfähigen Schicht, um eine obere leitfähige Struktur über dem leitfähigen Draht zu bilden. In einer Ausführungsform schließt das Ätzen der zweiten leitfähigen Schicht, der dielektrischen Schicht und der ersten leitfähigen Schicht Folgendes ein: Bilden einer oberen Maskenschicht über der zweiten leitfähigen Schicht, so dass die obere Maskenschicht einen Rest der Öffnung füllt; Durchführen eines ersten Ätzprozesses an der zweiten leitfähigen Schicht; Durchführen eines zweiten Ätzprozesses an der dielektrischen Schicht; und Durchführen eines dritten Ätzprozesses an der ersten leitfähigen Schicht. In einer Ausführungsform schließt der erste Ätzprozess Aussetzen der zweiten leitfähigen Schicht einem ersten Nassätzmittel ein, der dritte Ätzprozess schließt Aussetzen der ersten leitfähigen Schicht dem ersten Nassätzmittel ein, und der zweite Ätzprozess schließt Aussetzen der dielektrischen Schicht einem zweiten Nassätzmittel ein, das sich von dem ersten Nassätzmittel unterscheidet. In einer Ausführungsform ist der Reinigungsprozess ein reaktives Ionenätzen (RIE) mit induktiv gekoppeltem Plasma (ICP), der das Metalloxid einem Plasma auf Argon-Basis aussetzt. In einer Ausführungsform umfasst das Metalloxid ein Material mit einer Gitterenergie von mehr als etwa 5.000 kJ/mol.
  • Das Vorstehende umreißt Merkmale mehrerer Ausführungsformen, sodass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte sich darüber im Klaren sein, dass er die vorliegende Offenbarung ohne Weiteres als Grundlage für das Entwerfen oder Abwandeln anderer Prozesse und Strukturen verwenden kann, um dieselben Zwecke auszuführen und/oder dieselben Vorteile der vorliegend vorgestellten Ausführungsformen zu erzielen. Der Fachmann sollte auch erkennen, dass derartige äquivalente Konstruktionen nicht von dem Geist und Umfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hieran vornehmen kann, ohne von dem Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/144567 [0001]

Claims (20)

  1. Integrierter Chip, umfassend: eine Verschaltungsstruktur, die über einem Halbleitersubstrat liegt und einen leitfähigen Draht umfasst; eine Passivierungsstruktur, die über der Verschaltungsstruktur liegt; und eine obere leitfähige Struktur, die über der Passivierungsstruktur liegt und eine erste leitfähige Schicht, eine dielektrische Schicht und eine zweite leitfähige Schicht umfasst, wobei die erste leitfähige Schicht zwischen der dielektrischen Schicht und der Passivierungsstruktur angeordnet ist, wobei sich die zweite leitfähige Schicht entlang einer oberen Fläche der dielektrischen Schicht und durch die erste leitfähige Schicht und die Passivierungsstruktur zu dem leitfähigen Draht erstreckt.
  2. Integrierter Chip nach Anspruch 1, wobei die erste und die zweite leitfähige Schicht ein erstes leitfähiges Material umfassen.
  3. Integrierter Chip nach Anspruch 2, wobei der leitfähige Draht ein zweites leitfähiges Material umfasst, das sich von dem ersten leitfähigen Material unterscheidet.
  4. Integrierter Chip nach einem der vorangehenden Ansprüche, wobei eine erste Dicke der ersten leitfähigen Schicht kleiner als eine zweite Dicke der zweiten leitfähigen Schicht ist.
  5. Integrierter Chip nach einem der vorangehenden Ansprüche, wobei die zweite leitfähige Schicht einen zentralen leitfähigen Abschnitt und einen peripheren leitfähigen Abschnitt, der sich von dem zentralen leitfähigen Abschnitt nach außen erstreckt, umfasst, wobei der periphere leitfähige Abschnitt kontinuierlich seitlich um den zentralen leitfähigen Abschnitt gewickelt ist und direkt die obere Fläche der dielektrischen Schicht kontaktiert.
  6. Integrierter Chip nach Anspruch 5, wobei der zentrale leitfähige Abschnitt direkt eine obere Fläche des leitfähigen Drahts kontaktiert und wobei der zentrale leitfähige Abschnitt innere Seitenwände der dielektrischen Schicht, innere Seitenwände der ersten leitfähigen Schicht und innere Seitenwände der Passivierungsstruktur kontaktiert.
  7. Integrierter Chip nach einem der vorangehenden Ansprüche, wobei der leitfähige Draht der Verschaltungsstruktur in einer obersten leitfähigen Schicht der Verschaltungsstruktur angeordnet ist.
  8. Integrierter Chip nach einem der vorangehenden Ansprüche, wobei äußere Seitenwände der ersten leitfähigen Schicht, äußere Seitenwände der dielektrischen Schicht und äußere Seitenwände der ersten leitfähigen Schicht jeweils gerade und miteinander ausgerichtet sind.
  9. Integrierter Chip nach einem der vorangehenden Ansprüche, wobei äußere Seitenwände der zweiten leitfähigen Schicht und äußere Seitenwände der dielektrischen Schicht nach innen in Richtung einer Mitte der oberen leitfähigen Struktur gebogen sind.
  10. Integrierter Chip, umfassend: eine dielektrische Struktur, die über einem Halbleitersubstrat liegt; einen leitfähigen Draht, der innerhalb der dielektrischen Struktur angeordnet ist, wobei eine obere Fläche des leitfähigen Drahts zu einer oberen Fläche der dielektrischen Struktur ausgerichtet ist; eine Passivierungsstruktur, die über der dielektrischen Struktur angeordnet ist und gegenüberliegende Seitenwände umfasst, die einen Graben über dem leitfähigen Draht definieren; und eine obere leitfähige Struktur, die innerhalb des Grabens angeordnet und elektrisch mit dem leitfähigen Draht gekoppelt ist, wobei die obere leitfähige Struktur eine erste leitfähige Schicht, eine dielektrische Schicht und eine zweite leitfähige Schicht umfasst, wobei die erste leitfähige Schicht und die dielektrische Schicht entlang einer oberen Fläche der Passivierungsstruktur angeordnet sind, wobei die zweite leitfähige Schicht den Graben auskleidet und direkt die obere Fläche des leitfähigen Drahts kontaktiert, und wobei eine obere Fläche der zweiten leitfähigen Schicht oberhalb der dielektrischen Schicht angeordnet ist.
  11. Integrierter Chip nach Anspruch 10, wobei die erste leitfähige Schicht und die dielektrische Schicht jeweils seitlich um einen zentralen Abschnitt der zweiten leitfähigen Schicht gewickelt sind.
  12. Integrierter Chip nach Anspruch 10 oder 11, ferner umfassend: eine Bond-Höckerstruktur, die über der zweiten leitfähigen Schicht liegt und den Graben füllt, wobei eine untere Fläche der Bond-Höckerstruktur unterhalb einer unteren Fläche der ersten leitfähigen Schicht angeordnet ist; und eine Lötkugel, die entlang einer oberen Fläche der Bond-Höckerstruktur angeordnet ist.
  13. Integrierter Chip nach, einem der Ansprüche 10 bis 12, ferner umfassend: ein lichtemittierendes Bauelement, das über der Passivierungsstruktur liegt, wobei sich das lichtemittierende Bauelement seitlich neben der oberen leitfähigen Struktur befindet, und wobei das lichtemittierende Bauelement eine lichtemittierende Struktur über einer Elektrode umfasst.
  14. Integrierter Chip nach Anspruch 13, wobei sich die Elektrode kontinuierlich von oberhalb der zweiten leitfähigen Schicht entlang inneren Seitenwänden der zweiten leitfähigen Schicht zu einem Punkt unterhalb der oberen Fläche der Passivierungsstruktur erstreckt, wobei die lichtemittierende Struktur direkt über der oberen leitfähigen Struktur liegt.
  15. Integrierter Chip nach Anspruch 14, wobei die Elektrode direkt eine äußere Seitenwand der ersten leitfähigen Schicht, eine äußere Seitenwand der dielektrischen Schicht und eine äußere Seitenwand der zweiten leitfähigen Schicht kontaktiert.
  16. Verfahren zum Bilden eines integrierten Chips, wobei das Verfahren Folgendes umfasst: Abscheiden einer Passivierungsstruktur über einem leitfähigen Draht; Abscheiden einer ersten leitfähigen Schicht über der Passivierungsstruktur; Abscheiden einer dielektrischen Schicht über der ersten leitfähigen Schicht; Durchführen eines Strukturierungsprozesses der Passivierungsstruktur, der ersten leitfähigen Schicht und der dielektrischen Schicht, um eine Öffnung oberhalb des leitfähigen Drahts zu bilden, wobei der Strukturierungsprozess ein Metalloxid entlang einer oberen Fläche des leitfähigen Drahts bildet; Durchführen eines Reinigungsprozesses der dielektrischen Schicht und des leitfähigen Drahts, um das Metalloxid von entlang der oberen Fläche des leitfähigen Drahts zu entfernen; Abscheiden einer zweiten leitfähigen Schicht über der dielektrischen Schicht und dem leitfähigen Draht, so dass die zweite leitfähige Schicht die Öffnung auskleidet und den leitfähigen Draht kontaktiert; und Ätzen der zweiten leitfähigen Schicht, der dielektrischen Schicht und der ersten leitfähigen Schicht, um eine obere leitfähige Struktur über dem leitfähigen Draht zu bilden.
  17. Verfahren nach Anspruch 16, wobei das Ätzen der zweiten leitfähigen Schicht, der dielektrischen Schicht und der ersten leitfähigen Schicht Folgendes umfasst: Bilden einer oberen Maskenschicht über der zweiten leitfähigen Schicht, so dass die obere Maskenschicht einen Rest der Öffnung füllt; Durchführen eines ersten Ätzprozesses an der zweiten leitfähigen Schicht; Durchführen eines zweiten Ätzprozesses an der dielektrischen Schicht; und Durchführen eines dritten Ätzprozesses an der ersten leitfähigen Schicht.
  18. Verfahren nach Anspruch 17, wobei der erste Ätzprozess Aussetzen der zweiten leitfähigen Schicht einem ersten Nassätzmittel einschließt, der dritte Ätzprozess Aussetzen der ersten leitfähigen Schicht dem ersten Nassätzmittel einschließt, und wobei der zweite Ätzprozess Aussetzen der dielektrischen Schicht einem zweiten Nassätzmittel einschließt, das sich von dem ersten Nassätzmittel unterscheidet.
  19. Verfahren nach Anspruch 17 oder 18, wobei der Reinigungsprozess ein reaktives Ionenätzen (RIE) mit induktiv gekoppeltem Plasma (ICP) ist, der das Metalloxid einem Plasma auf Argon-Basis aussetzt.
  20. Verfahren nach einem der Ansprüche 17 bis 19, wobei das Metalloxid ein Material umfasst, das eine Gitterenergie von mehr als etwa 5.000 kJ/mol aufweist.
DE102021114956.8A 2021-02-02 2021-06-10 Obere leitfähige struktur, die einen mehrschichtigen stapel aufweist, um fertiungskosten zu senken und leistung zu steigern Pending DE102021114956A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163144567P 2021-02-02 2021-02-02
US63/144,567 2021-02-02
US17/336,888 US11973050B2 (en) 2021-02-02 2021-06-02 Method for forming an upper conductive structure having multilayer stack to decrease fabrication costs and increase performance
US17/336,888 2021-06-02

Publications (1)

Publication Number Publication Date
DE102021114956A1 true DE102021114956A1 (de) 2022-08-04

Family

ID=82403254

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021114956.8A Pending DE102021114956A1 (de) 2021-02-02 2021-06-10 Obere leitfähige struktur, die einen mehrschichtigen stapel aufweist, um fertiungskosten zu senken und leistung zu steigern

Country Status (5)

Country Link
US (2) US11973050B2 (de)
KR (1) KR102607661B1 (de)
CN (1) CN114843248A (de)
DE (1) DE102021114956A1 (de)
TW (1) TWI774486B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784111B2 (en) 2021-05-28 2023-10-10 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US11631631B2 (en) * 2021-05-28 2023-04-18 Advanced Semiconductor Engineering, Inc. Semiconductor device including via structure for vertical electrical connection

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4292748B2 (ja) 2002-03-13 2009-07-08 セイコーエプソン株式会社 半導体装置の製造方法
US6756671B2 (en) * 2002-07-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic device with a redistribution layer having a step shaped portion and method of making the same
JP4571781B2 (ja) * 2003-03-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7361993B2 (en) 2005-05-09 2008-04-22 International Business Machines Corporation Terminal pad structures and methods of fabricating same
DE102005035772A1 (de) 2005-07-29 2007-02-01 Advanced Micro Devices, Inc., Sunnyvale Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses
DE102006051491A1 (de) 2006-10-31 2008-05-15 Advanced Micro Devices, Inc., Sunnyvale Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
CN101582397B (zh) 2008-05-16 2010-12-29 精材科技股份有限公司 半导体装置及其制造方法
US8916464B2 (en) * 2008-12-29 2014-12-23 International Business Machines Corporation Structures and methods for improving solder bump connections in semiconductor devices
US8748305B2 (en) 2009-11-17 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for semiconductor devices
US8659170B2 (en) 2010-01-20 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having conductive pads and a method of manufacturing the same
US9754860B2 (en) * 2010-12-24 2017-09-05 Qualcomm Incorporated Redistribution layer contacting first wafer through second wafer
JP2012216773A (ja) * 2011-03-29 2012-11-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US9269678B2 (en) * 2012-10-25 2016-02-23 United Microelectronics Corp. Bond pad structure and method of manufacturing the same
US9389199B2 (en) * 2013-03-14 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Backside sensing bioFET with enhanced performance
KR102068677B1 (ko) * 2013-04-10 2020-01-22 삼성전자 주식회사 반도체 소자 제조 방법
US9190375B2 (en) 2014-04-09 2015-11-17 GlobalFoundries, Inc. Solder bump reflow by induction heating
KR20160066972A (ko) 2014-12-03 2016-06-13 삼성전자주식회사 반도체 발광 소자 및 이를 구비한 반도체 발광 장치
US10510946B2 (en) * 2015-07-23 2019-12-17 Globalfoundries Singapore Pte. Ltd. MRAM chip magnetic shielding
US10056337B2 (en) * 2017-01-23 2018-08-21 International Business Machines Corporation Thin 3D die with electromagnetic radiation blocking encapsulation
US10964653B2 (en) * 2017-09-28 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device comprising top conductive pads
US10804230B2 (en) 2018-10-17 2020-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method of manufacturing the same
US11211352B2 (en) * 2019-10-01 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure to prevent metal redeposit and to prevent bond pad consumption and corrosion
US11114373B1 (en) * 2020-02-26 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal structure
US11244914B2 (en) * 2020-05-05 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad with enhanced reliability

Also Published As

Publication number Publication date
CN114843248A (zh) 2022-08-02
TWI774486B (zh) 2022-08-11
TW202232695A (zh) 2022-08-16
US11973050B2 (en) 2024-04-30
US20220246567A1 (en) 2022-08-04
US20240021561A1 (en) 2024-01-18
KR102607661B1 (ko) 2023-11-29
KR20220111637A (ko) 2022-08-09

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102016114823A1 (de) Halbleiter-Speicherbaustein und Verfahren zu dessen Erstellung
DE102014107557B4 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102019107906A1 (de) Untere Elektrodenstruktur in Speichervorrichtungen
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
US11856864B2 (en) Sub 60nm etchless MRAM devices by ion beam etching fabricated T-shaped bottom electrode
DE102021114956A1 (de) Obere leitfähige struktur, die einen mehrschichtigen stapel aufweist, um fertiungskosten zu senken und leistung zu steigern
US11217746B2 (en) Ion beam etching fabricated sub 30nm Vias to reduce conductive material re-deposition for sub 60nm MRAM devices
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
US20210098696A1 (en) Self-Aligned Encapsulation Hard Mask To Separate Physically Under-Etched MTJ Cells To Reduce Conductive R-Deposition
DE102013101935A1 (de) Schutzschichten für leitfähige Pads und Verfahren zu deren Ausbildung
DE102004030860A1 (de) Verfahren zum Schützen eines Metallisierungsgebiets und Halbleiterstruktur mit mindestens einem Metallisierungsgebiet
DE102016100317A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102007050843A1 (de) Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE102004029355B4 (de) Verfahren mit selbstausgerichteter Maske zum Verringern der Zellenlayoutfläche
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
DE10226603A1 (de) Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung
CN104037120A (zh) Mim电容的制造方法
DE102021108764A1 (de) Halbleitende metalloxidtransistoren mit einem strukturierten gate und verfahren zum bilden derselben
DE102015120668B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication