DE102015120668B4 - Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes - Google Patents

Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes Download PDF

Info

Publication number
DE102015120668B4
DE102015120668B4 DE102015120668.4A DE102015120668A DE102015120668B4 DE 102015120668 B4 DE102015120668 B4 DE 102015120668B4 DE 102015120668 A DE102015120668 A DE 102015120668A DE 102015120668 B4 DE102015120668 B4 DE 102015120668B4
Authority
DE
Germany
Prior art keywords
layer
passivation layer
barrier layer
contact
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015120668.4A
Other languages
English (en)
Other versions
DE102015120668A1 (de
Inventor
Jochen Hilsenbeck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015120668.4A priority Critical patent/DE102015120668B4/de
Priority to US15/361,266 priority patent/US9929244B2/en
Publication of DE102015120668A1 publication Critical patent/DE102015120668A1/de
Application granted granted Critical
Publication of DE102015120668B4 publication Critical patent/DE102015120668B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor

Abstract

Verfahren aufweisend:Abscheiden einer Sperrschicht (150) auf einer ersten Oberfläche (101) eines Halbleiterkörpers (100), welcher aktive Gebiete eines Halbleiterbauelementes aufweist;Bilden einer Kontaktschicht (151), so dass diese zumindest teilweise die Sperrschicht (150) bedeckt, wobei die Sperrschicht (150) dazu ausgebildet ist, ein Material der Kontaktschicht (151) daran zu hindern in den Halbleiterkörper (100) hineinzudiffundieren;Bilden einer ersten Passivierungsschicht (152) auf der Kontaktschicht (151) und auf freiliegenden Oberflächen (102) der Sperrschicht (150);in einem ersten Ätzschritt, Entfernen der ersten Passivierungsschicht (152) von oberhalb der Sperrschicht (150), um Bereiche der Sperrschicht (150) freizulegen;in einem zweiten Ätzschritt, Entfernen wenigstens einiger Bereiche der Sperrschicht (150), welche durch den ersten Ätzprozess freigelegt wurden;Ausbilden einer zweiten Passivierungsschicht (154) auf der ersten Passivierungsschicht (152) und der ersten Oberfläche (101) des Halbleiterkörpers (100); undAusbilden einer Kontaktöffnung in der ersten Passivierungsschicht (152) und der zweiten Passivierungsschicht (154) oberhalb der Kontaktschicht (151).

Description

  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelementes, insbesondere auf ein Verfahren zum Herstellen eines Halbleiterbauelementes mit einer Passivierungsschicht.
  • Aus der Druckschrift US 2012/0115319 A1 ist ein Verfahren zum Herstellen eines Kontakt-Pads für ein Halbleiterbauelement mit mehreren Schichten bekannt, wobei die mehreren Schichten des Kontakt-Pads unter Verwendung eines oder mehrerer Dünnfilm-Abscheide-Prozesse, wie beispielsweise einem Verdampfungsprozess, ausgebildet werden. Jeder Kontakt-Pad weist eine Haftschicht, welche über der Bauteilstruktur des Halbleiterbauelementes ausgebildet ist, eine Titannitrid (TiN)-Sperrschicht, welche über der Haftschicht ausgebildet wird, und eine Overlay-Schicht auf, welche über der Sperrschicht ausgebildet wird.
  • Aus der Druckschrift US 2014/0138705 A1 ist ein Halbleiterbauelement mit einem Schottky-Kontakt bekannt und die Druckschrift US 2013/0062723 A1 offenbart eine Schottky-Diode mit einem Substrat, einer Drift-Schicht oberhalb des Substrates und einer Schottky-Schicht, welche auf einem aktiven Gebiet der Drift-Schicht angeordnet ist.
  • Nach dem Ausbilden aktiver Bauteilgebiete eines Halbleiterbauelementes wie beispielsweise einer Diode, einem Transistor, einem Thyristor, oder Ähnlichem in einem Halbleiterkörper (Halbleiter-Chip, engl.: die), werden Kontaktgebiete ausgebildet, welche den Halbleiterkörper kontaktieren und es ermöglichen, das Halbleiterbauelement mit anderen Bauelementen in einer Schaltung zu verbinden. Das Ausbilden solcher Kontaktgebiete kann das Abscheiden von Metallisierungsschichten auf einer Oberfläche des Halbleiterkörpers aufweisen, um leitende Pfade auszubilden. Die am häufigsten zu diesem Zweck verwendeten Metalle sind Aluminium oder Aluminiumlegierungen. Neben verschiedenen Vorteilen weist die Verwendung von Aluminiumschichten jedoch auch einige Nachteile auf. Beispielsweise weist Aluminium eher limitierte thermische und mechanische Eigenschaften auf. Solche Nachteile können durch die Verwendung von anderen Metallen außer Aluminium vermieden werden. Kupfer beispielsweise weist eine verhältnismäßig hohe thermische und elektrische Leitfähigkeit auf und stellt bessere Kontakte zwischen der Metallisierungsschicht und den Bonddrähten bereit. Insbesondere bei SiC- (Siliziumkarbid) Leistungshalbleiterbauelementen, wie beispielsweise SiC-Schottky-Dioden, SiC-JFETs (Sperrschicht-Feldeffekttransistoren, engl.: Junction Field-Effect Transistors) oder SiC-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor, engl.: Metal Oxide Semiconductor Field-Effect Transistor) kann die Zuverlässigkeit beim Ein- und Wiederausschalten (engl.: power cycling) verbessert werden.
  • Um die Halbleiteroberfläche und die Metallisierungsschicht beispielsweise vor elektrischen und chemischen Verunreinigungen oder vor Feuchtigkeit zu schützen, wird eine Passivierungsschicht auf dem Halbleitersubstrat und auf Teilen der Metallisierungsschicht abgeschieden. Die Teile der Metallisierungsschicht welche nicht von der Passivierungsschicht bedeckt sind, können beispielsweise durch Bonddrähte kontaktiert werden. Der Halbleiterkörper wird in der Regel verpackt und das Gehäuse wird mit einer Vergussmasse oder Silicagelen gefüllt. Die meisten Vergussmassen und Silicagele halten jedoch hohen elektrischen Feldern nicht Stand, welche in der Metallisierungsschicht auftreten können. Die auf Teilen der Metallisierungsschicht angeordnete Passivierungsschicht dient daher weiterhin dazu elektrische Felder zu reduzieren, insbesondere in Gebieten in der Nähe der Metallisierungsschicht, um die Vergussmasse zu schützen. Die Passivierungsschicht kann ein Imid aufweisen. Es gibt jedoch einige Materialien, welche nicht kompatibel sind wenn sie nebeneinander angeordnet werden. Imide sind beispielsweise in der Regel nicht kompatibel zu Kupfer.
  • Wenn Kupfer als Metallisierungsschicht und ein Imid als Passivierungsschicht verwendet werden, muss die Passivierungsschicht daher von der Metallisierungsschicht durch eine dünne Zwischenschicht getrennt werden. Eine derartige Zwischenschicht kann beispielsweise ein Nitrid oder ein Aluminiumoxid aufweisen. In einem ersten Schritt wird die Zwischenschicht in der Regel auf der gesamten Oberfläche des Halbleitersubstrates und der Metallisierungsschicht aufgetragen und daher in einem zweiten Schritt von den Teilen des Halbleitersubstrates wieder entfernt, welche nicht von der Metallisierungsschicht bedeckt sind. Viele Materialien welche für die Zwischenschicht verwendet werden können, können jedoch nur mittels eines Trockenätzverfahrens entfernt werden. Wenn die Oberfläche eines Halbleiterkörpers, wie beispielsweise ein SiC-Halbleiterkörper, einem Trockenätzverfahren ausgesetzt wird, können jedoch Gebiete welche sich nahe zu der Oberfläche des Halbleiterkörpers befinden, negativ beeinflusst werden. Beispielsweise können in der Nähe der Oberfläche Verunreinigungen erzeugt werden, welche während des Betriebs des Bauteils geladen oder entladen werden können. Dies kann zu einem instabilen Sperrverhalten des Bauteils führen. Dies wiederum kann in einer Reduzierung der Sperrspannung resultieren, was zu einem Ausfall des Bauteils führen kann.
  • Es besteht daher Bedarf an einem Halbleiterbauelement und einem Verfahren zum Herstellen eines Halbleiterbauelementes mit einer Passivierungsschicht, welche Beschädigungen des Halbleiterkörpers verhindern.
  • Ein Beispiel bezieht sich auf ein Verfahren. Das Verfahren weist das Abscheiden einer Sperrschicht auf einer ersten Oberfläche eines Halbleiterkörpers auf, welcher aktive Gebiete eines Halbleiterbauelementes aufweist. Das Verfahren weist weiterhin das Ausbilden einer Kontaktschicht, derart dass diese die Sperrschicht zumindest teilweise bedeckt, wobei die Sperrschicht dazu ausgebildet ist, ein Material der Kontaktschicht daran zu hindern in den Halbleiterkörper zu diffundieren, und das Ausbilden einer ersten Passivierungsschicht auf der Kontaktschicht und auf freiliegenden Oberflächen der Sperrschicht auf. In einem ersten Ätzschritt wird die erste Passivierungsschicht oberhalb der Sperrschicht entfernt, um Abschnitte der Sperrschicht freizulegen, und in einem zweiten Ätzschritt werden solche Bereiche der Sperrschicht entfernt, welche durch den ersten Ätzschritt freigelegt wurden. Das Verfahren weist weiterhin das Ausbilden einer zweiten Passivierungsschicht auf der ersten Passivierungsschicht und der ersten Oberfläche des Halbleiterkörpers, und das Ausbilden einer Kontaktöffnung in der ersten Passivierungsschicht und der zweiten Passivierungsschicht oberhalb der Kontaktschicht auf.
  • Ein anderes Beispiel bezieht sich auf ein Halbleiterbauelement. Das Halbleiterbauelement weist eine Sperrschicht auf, welche auf einer ersten Oberfläche eines Halbleiterkörpers angeordnet ist, welcher aktive Gebiete des Halbleiterbauelementes aufweist. Eine Kontaktschicht bedeckt die Sperrschicht zumindest teilweise, wobei die Sperrschicht dazu ausgebildet ist ein Material der Kontaktschicht daran zu hindern in den Halbleiterkörper zu diffundieren. Eine erste Passivierungsschicht ist auf der Kontaktschicht und auf Bereichen der Sperrschicht angeordnet, wobei die erste Passivierungsschicht seitliche Oberflächen der Kontaktschicht und Teile der oberen Oberfläche der Kontaktschicht bedeckt, und eine zweite Passivierungsschicht ist auf der ersten Passivierungsschicht angeordnet. Die erste Passivierungsschicht ist dazu ausgebildet, die Kontaktschicht und die zweite Passivierungsschicht voneinander zu trennen.
  • Beispiele werden im Folgenden unter Bezugnahme auf die Figuren erläutert. Die Figuren dienen dazu, bestimmte Grundsätze darzustellen, so dass nur solche Aspekte dargestellt sind, welche für das Verständnis dieser Grundsätze erforderlich sind. Die Figuren sind nicht maßstabsgetreu. In den Figuren beziehen sich dieselben Bezugszeichen auf gleiche Merkmale.
    • 1 zeigt ein Beispiel einer Diode in einem Halbleiterkörper; und
    • 2A-2H zeigen ein Beispiel eines Verfahrens zum Herstellen eines Halbleiterbauelementes gemäß einer Ausführungsform der Erfindung.
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Figuren Bezug genommen. Die Figuren bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung bestimmte Ausführungsformen, in welchen die Erfindung Verwendung finden kann. Es versteht sich, dass die Merkmale der beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht anders angegeben.
  • 1 zeigt schematisch eine vertikale Querschnittsansicht einer MPS-(engl.: merged-pn Schottky) Diode. Die MPS-Diode weist einen Schottky-Kontakt (Metall-Halbleiter-Übergang) zwischen einer Metallschicht 150 und einem Halbleiterkörper 100 auf. Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial aufweisen, wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumnitrid (GaN), Galliumarsenid (GaAs), oder Ähnliches. Der Halbleiterkörper 100 weist unterschiedlich dotierte Bereiche auf. In dem in 1 dargestellten Beispiel weist der Halbleiterkörper 100 ein erstes Halbleitergebiet
  • 110 und ein zweites Halbleitergebiet 120 auf, welches an das erste Halbleitergebiet 110 angrenzt. Das erste Halbleitergebiet 110 und das zweite Halbleitergebiet 120 können denselben Leitungstyp (Dotierungstyp) aufweisen, wie beispielsweise einen n-Typ. Das erste Halbleitergebiet 110 kann eine geringere Dotierstoffkonzentration aufweisen als das zweite Halbleitergebiet 120. Wenn Si (Silizium) als Halbleitermaterial verwendet wird, liegt die Dotierstoffkonzentration des ersten Halbleitergebietes 110 beispielsweise zwischen 1E13 und 1E15 cm-3, und die Dotierstoffkonzentration des zweiten Halbleitergebietes 120 liegt beispielsweise zwischen 1E19 und 1E12 cm-3. Die Dotierstoffkonzentrationen können für verschiedene Halbleitermaterialien unterschiedlich sein. Für SiC (Siliziumkarbid) beispielsweise liegt die Dotierstoffkonzentration des ersten Halbleitergebietes 110 beispielsweise zwischen 1E14 und 5E16 cm-3 und die Dotierstoffkonzentration des zweiten Halbleitergebietes 120 liegt beispielsweise zwischen 1E17 und 1E20 cm-3.
  • Der Halbleiterköper 100 weist weiterhin aktive Gebiete der MPS-Diode auf. Die aktiven Gebiete weisen erste Grenzgebiete 141 auf, welche sich in einer vertikalen Richtung von der ersten Oberfläche 101 in den Halbleiterkörper 100 hinein erstrecken. Zweite Grenzgebiete 142 können sich in einer vertikalen Richtung von der ersten Oberfläche 101 in die ersten Grenzgebiete 141 hinein erstrecken. Die ersten Grenzgebiete 141 können einen unterschiedlichen Leitungstyp aufweisen als das erste Halbleitergebiet 110 und als das zweite Halbleitergebiet 120, wie beispielsweise einen p-Typ, und können dazu ausgebildet sein einen JTE-Randabschluss (engl.: Junction Termination Edge) zu bilden. Die zweiten Grenzgebiete 142 können denselben Leitungstyp aufweisen wie die ersten Grenzgebiete 141, können jedoch eine höhere Dotierstoffkonzentration aufweisen als die ersten Grenzgebiete 141. Die zweiten Grenzgebiete 142 können dazu verwendet werden, die ersten Grenzgebiete 141 elektrisch zu kontaktieren. Die Dotierstoffkonzentration der zweiten Grenzgebiete 142 beträgt beispielsweise etwa 1E18 cm-3.
  • Emittergebiete 131 erstrecken sich in einer vertikalen Richtung von der ersten Oberfläche 101 in das erste Halbleitergebiet 110 hinein. Die Emittergebiete 131 sind zwischen den ersten Grenzgebieten 141 angeordnet. Sie können denselben Leitungstyp wie die zweiten Grenzgebiete 142 aufweisen und können eine ähnliche Dotierstoffkonzentration aufweisen. Die Emittergebiete 131 können dazu ausgebildet sein, Ladungsträger in das erste Halbleitergebiet 110 zu injizieren, wenn die Durchlassspannung der Diode größer ist als eine Schwellspannung, wodurch eine MPS- (merged-pn Schottky) Diodenanordnung gebildet wird.
  • Eine Metallschicht 150 (im Folgenden auch als Sperrschicht bezeichnet) ist auf der ersten Oberfläche 101 angeordnet, um eine Schottky-Diode zu bilden, insbesondere eine MPS- (merged-pn Schottky) Diode. Die Metallschicht 150 kann ein Schottky-Metall wie beispielsweise Molybdän, Molybdännitrid (MoN), Palladium (Pd), Platin (Pt), Vanadium (V) oder Wolfram (W) aufweisen. Die Metallschicht 150 bildet eine Anode der Diode und das zweite Halbleitergebiet 120 bildet eine Kathode der Diode. Der Schottky-Kontakt (Schottky-Übergang) zwischen der Metallschicht 150 und dem Halbleiterkörper 100 ist ein gleichrichtender Kontakt, d. h. ein Stromfluss durch die Schottky-Diode hängt von einer Polarität einer Spannung ab, welche zwischen der Anode und der Kathode angelegt wird. Wenn die Spannung positiv ist, ist der Schottky-Übergang in Flussrichtung gepolt und ein Strom fließt wenn der Spannungspegel die Höhe der Schottky-Barriere des Schottky-Übergangs erreicht. Wenn die Spannung negativ ist, ist der Schottky-Übergang in Sperrrichtung gepolt und verhindert einen Stromfluss, solange der Pegel der negativen Spannung nicht einen Durchbruch-Pegel erreicht. Ein solcher Durchbruch-Pegel hängt jedoch unter Anderem von einer Dotierstoffkonzentration in dem ersten Halbleitergebiet 110 und einer Länge des ersten Halbleitergebietes 110 in einer Richtung des Stromflusses ab und kann bis mehrere 10V oder bis zu mehrere 100V vertragen.
  • Eine Kontaktschicht 151 ist auf der Metallschicht 150 angeordnet. Die Kontaktschicht 151 bildet eine sogenannte Vorderseiten-Metallisierung (engl.: Front Side Metallization), welche dazu ausgebildet ist einen Kontakt zwischen verschiedenen Bauteilen (z. B. verschiedene Dioden) herzustellen, welche auf demselben Halbleiterkörper 100 angeordnet sind. In 1 ist nur ein Teilbereich des Halbleiterkörpers 100 dargestellt. In diesem Teilbereich ist lediglich eine Schottky-Diode angeordnet. Der Halbleiterkörper 100 kann jedoch mehrere Schottky-Dioden sowie auch andere Halbleiterbauelemente, wie beispielsweise Transistoren oder Thyristoren, aufweisen. Solche innerhalb eines Halbleiterkörpers 100 angeordnete Bauteile können durch eine Kontaktschicht 151 miteinander verbunden werden. Weiterhin können Bonddrähte mit der Kontaktschicht 151 verbunden werden, um beispielsweise verschiedene Halbleiterkörper miteinander zu verbinden. Die Kontaktschicht 151 kann ein Metall, wie beispielsweise Kupfer, aufweisen. In der Vergangenheit wurde in der Regel Aluminium für die Kontaktschicht 151 verwendet. Die Verwendung von Aluminium für die Kontaktschicht 151 weist jedoch verschiedene Nachteile auf. Insbesondere mit erhöhten Anforderungen an die Leistung durch eine Weiterentwicklung der Technologie, müssen alternative Materialien gefunden werden, welche Aluminium ersetzen können. Kupfer weist im Verglich zu Aluminium verschiedene Vorteile auf. Beispielsweise bietet Kupfer einen Bahnwiderstand (engl.: Bulk Resistivity) von 1,67 µΩcm, wohingegen Aluminium einen Bahnwiderstand von 2,65 µΩcm aufweist. Weiterhin sind die Widerstand-zu-Elektromigration (engl.: Resistence to Electromigration) Eigenschaften von Kupfer denen von Aluminium bei Weitem überlegen, was zu einer höheren Zuverlässigkeit des Bauteiles führt.
  • Wenn eine Kupfer enthaltende Kontaktschicht 151 benachbart zu einem Halbleiterkörper 100 angeordnet wird, diffundiert Kupfer sehr leicht in das Halbleitermaterial (z. B. Si, Ge oder SiO2) des Halbleiterkörpers 100. Dies kann die Leistung des Bauteiles reduzieren, da Kupfer tiefe und oberflächliche Fangstellen, beispielsweise in Si und Ge, bildet. Kupfer reagiert weiterhin mit Dotierstoffen und bildet Kupfer-Dotierstoff-Komplexe, welche die Leistung des Bauteiles verschlechtern. Es sollte daher verhindert werden, dass Kupfer in den Halbleiterkörper 100 diffundiert. Um Kupfer davon abzuhalten in das Halbleitermaterial zu diffundieren, muss in der Regel eine Sperrschicht zwischen der Kontaktschicht 151 und dem Halbleiterkörper 100 bereitgestellt werden. In dem vorliegenden Beispiel kann die Metallschicht 150 als Sperrschicht dienen, welche das Kupfer davon abhält in den Halbleiterkörper 100 zu diffundieren. In anderen Halbleiterbauelementen, welche von sich aus keine (Metall-) Schicht aufweisen, welche als Sperrschicht zwischen der Kontaktschicht 151 und dem Halbleiterkörper 100 dienen kann, kann eine dedizierte Sperrschicht zwischen der Kontaktschicht 151 und dem Halbleiterkörper 100 angeordnet werden. Eine solche Sperrschicht kann alternativ zu den oben bereits genannten Schottky-Materialien Titan (Ti), Titannitrid (TiN), Tantal (Ta), Tantalnitrid (TaN), Titan-Wolfram (TiW) oder Wolframsilizid (WSi2) aufweisen. Es sind viele andere Materialien bekannt, welche in einer Sperrschicht 150 Verwendung finden können.
  • Der Hauptzweck der Sperrschicht 150 ist es, ein Vermischen verschiedener chemischer Spezies miteinander zu verhindern. Neben diesem Hauptzweck sollte die Sperrschicht beispielsweise unter normalen Betriebsbedingungen eine thermodynamische Stabilität mit Kupfer und dem darunter liegenden Substrat aufweisen. Die sollte mit Kupfer oder dem Substrat unter thermischem, mechanischem oder elektrischem Stress, welcher während Prozessschritten auftreten kann, nicht reagieren.
  • Eine erste Passivierungsschicht 152 bedeckt zumindest Teile der Kontaktschicht 151. Nach dem Abscheiden und Strukturieren der Kontaktschicht 151 wird auf dem Halbleiterkörper 100 eine letzte dielektrische Schicht, im Folgenden bezeichnet als zweite Passivierungsschicht 154, auf Teilen des Halbleiterkörpers 100 abgeschieden, um diesen vor Beschädigungen und Kontamination zu schützen. Weiterhin wird der Halbleiterkörper 100 im Allgemeinen in ein Gehäuse verpackt und das Gehäuse wird mit einer Vergussmasse gefüllt. Die meisten Vergussmassen halten hohen elektrischen Feldern jedoch nicht Stand. Die zweite Passivierungsschicht 154 dient daher weiterhin dazu, elektrische Felder in den Grenzgebieten der Kontaktschicht 151 zu reduzieren, um die Vergussmasse und das Silicatgel vor den elektrischen Feldern innerhalb des Halbleiterbauelementes abzuschirmen. In die zweite Passivierungsschicht 154 werden Öffnungen geätzt, um einen Zugang zu der Oberseite der Kontaktschicht 151 mit elektrischen Sonden und Bonddrähten zu ermöglichen. Die zweite Passivierungsschicht 154 kann beispielsweise ein Imid aufweisen. Wenn jedoch für die zweite Passivierungsschicht 154 ein Imid verwendet wird, muss die zweite Passivierungsschicht 154 möglicherweise von der Kontaktschicht 151 getrennt werden, da gewöhnlich verwendete Imide mit Kupfer nicht kompatibel sind. Dies liegt daran, dass das Imid eine photochemische Komponente aufweist, welche durch das Kupfer blockiert wird. Das bedeutet, dass das Imid in Gebieten nahe des Imid-Kupfer-Übergangs photochemisch inaktiv gemacht wird. Das Imid haftet dann möglicherweise nicht mehr am Kupfer und kann während der Strukturierung ungewollt entfernt werden. Die erste Passivierungsschicht 152 kann beispielsweise weiterhin als zusätzlicher Feuchtigkeitsschutz dienen. Die erste Passivierungsschicht 152 ist dazu ausgebildet die Kontaktschicht 151 und die zweite Passivierungsschicht 154 voneinander zu trennen. Die erste Passivierungsschicht 152 kann daher seitliche Oberflächen der Kontaktschicht 151 und Teile der oberen Oberfläche der Kontaktschicht 151 bedecken. Die erste Passivierungsschicht 152 kann eine dielektrische Schicht sein, welche Materialien wie beispielsweise Nitride oder Aluminiumoxid (Al2O3) aufweist. Es ist jedoch auch möglich, dass die erste Passivierungsschicht 152 eine leitende Schicht ist.
  • Die verschiedenen Schichten werden grundsätzlich flächendeckend auf allen freiliegenden Oberflächen abgeschieden. Nach der Abscheidung müssen sie dann in einigen Teilen des Halbleiterkörpers 100 zumindest teilweise wieder entfernt werden. Dasselbe gilt für die Sperrschicht 150, die Kontaktschicht 151, die erste Passivierungsschicht 152 und die zweite Passivierungsschicht 154. Die erste Passivierungsschicht 152 kann beispielsweise in Bereichen des Halbleiterkörpers 100 wieder entfernt werden, welche nicht von der Kontaktschicht 151 bedeckt sind. Manche Materialien, welche zum Ausbilden der ersten Passivierungsschicht 152 verwendet werden können, z. B. Nitride oder Aluminiumoxid, können jedoch nur mittels eines Trockenätzprozesses wieder entfernt werden. Trockenätzprozesse weisen beispielsweise reaktives Ionenätzen (RIE, engl.: Reactive Ion Etching), Sputterätzen (engl.: Sputter Etching) und Gasphasenätzen (engl.: Vapor Phase Etching) auf. Bei RIE beispielsweise, wird der Halbleiterkörper 100 in einen Reaktor gelegt, in welchen verschiedene Gase eingeführt werden. Mittels einer RF-(Hochfrequenz) Leistungsquelle wird ein Plasma in der Gasmischung entzündet, indem die Gasmoleküle zu Ionen zerschlagen werden. Die Ionen werden in Richtung des zu ätzenden Materials beschleunigt und reagieren mit dessen Oberfläche (die Oberseite der ersten Passivierungsschicht 152).
  • Wenn ein Trockenätzverfahren verwendet wird um eine Schicht zu entfernen die benachbart zu dem Halbleiterkörper 100 auf der ersten Oberfläche 101 angeordnet ist, ist es jedoch fast unmöglich zu verhindern, dass auch die Oberfläche 101 des Halbleiterkörpers 100 dem Trockenätzverfahren ausgesetzt ist. Wenn die Oberfläche eines Halbleiterkörpers 100, welcher ein Halbleitermaterial wie beispielsweise SiC aufweist, einem Trockenätzverfahren ausgesetzt ist, können jedoch die Grenzgebiete des Halbleiterkörpers 100 nahe der ersten Oberfläche 101 dauerhaft gestört werden. Dauerhaft gestört bedeutet in diesem Zusammenhang dass ungewollte Unreinheiten nahe der ersten Oberfläche 101 gebildet werden können, welche während des Betriebes des Halbleiterbauelementes geladen oder entladen werden können. Dies kann zu einem instabilen Sperrverhalten des Bauteiles führen. Dies kann wiederum in einer Verringerung der Sperrspannung resultieren, was zu einem Ausfall des Bauteiles führen kann.
  • Daher kann eine Ätzstoppschicht abgeschieden werden, bevor die erste Passivierungsschicht 152 gebildet wird. Der Ätzprozess wird dann durch die Ätzstoppschicht aufgehalten. Die Ätzstoppschicht kann eine Schicht sein, welche mittels eines unterschiedlichen Prozesses entfernt werden kann, wie beispielsweise einem Nassätzverfahren. Während eines Nassätzverfahrens löst eine flüssige Lösung das fragliche Material auf. Um das Material selektiv zu ätzen, wird eine Ätzmaske benötigt. Im Gegensatz zu Trockenätzverfahren resultieren Nassätzverfahren nicht in Beschädigungen der ersten Oberfläche 101. Gemäß der vorliegenden Erfindung kann die Sperrschicht 150 als eine solche Ätzstoppschicht dienen. In einem fertigen Halbleiterbauelement bedeckt die Sperrschicht 150 die erste Oberfläche 101 nicht vollständig. Sie wird lediglich in solchen Teilen des Halbleiterkörpers 100 benötigt, in welchen eine Kontaktschicht 151 abgeschieden wird, um die Kontaktschicht 151 von dem Halbleiterkörper 100 zu isolieren. Daher müssen Teile der Sperrschicht 150 nach dem Aufbringen der Sperrschicht 150 auf der ersten Oberfläche 101 wieder entfernt werden. Wie unter Bezugnahme auf die 2A-2H weiter unten beschrieben wird, wird die Sperrschicht 150 gemäß der vorliegenden Erfindung nicht unmittelbar strukturiert. Die Sperrschicht 150 wird erst zu einem späteren Zeitpunkt strukturiert, nachdem die erste Passivierungsschicht 152 strukturiert wurde. Auf diese Weise fungiert die Sperrschicht 150 während der Strukturierung der ersten Passivierungsschicht 152 als eine Ätzstoppschicht und eine zusätzliche Ätzstoppschicht wird nicht benötigt.
  • Bezugnehmend auf die 2A-2H wird ein Verfahren zum Herstellen eines Halbleiterbauelementes beschrieben. Bezugnehmend auf 2A weist ein Halbleiterkörper 100 aktive Gebiete eines Halbleiterbauelementes, wie beispielsweise einer MPS- (merged-pn Schottky) Diode, auf, wie bereits unter Bezugnahme auf 1 beschrieben. Obwohl das in den 1 und 2 dargestellte Halbleiterbauelement eine MPS-Diode ist, ist das im Weiteren beschriebene Verfahren nicht auf die Verwendung in Prozessen zur Herstellung von MPS-Dioden beschränkt. Das Verfahren kann im Herstellungsprozess jeglicher Art von Diode oder jeglicher Art von aktivem Bauelement verwendet werden. Beispiele weiterer Bauteile weisen Transistoren und Thyristoren auf, sind jedoch nicht auf diese beschränkt.
  • Bezugnehmend auf 2B wird eine Sperrschicht 150 auf der ersten Oberfläche 101 des Halbleiterkörpers 100 ausgebildet. Verschiedene Verfahren können zum Abscheiden der Sperrschicht 150 verwendet werden. Zur Abscheidung von auf Metall basierenden Schichten wird in der Regel die physikalische Gasphasenabscheidung (PVD, engl.: Physical Vapor Deposition) verwendet. Während der PVD wird ein Target des entsprechenden Materials auf die Oberfläche des Halbleiterkörpers 100 aufgesputtert. Dies ist jedoch lediglich ein Beispiel. Weitere Verfahren welche zur Abscheidung der Sperrschicht 150 verwendet werden können, weisen die chemische Gasphasenabscheidung (CVD, engl.:
    • Chemical Vapor Deposition), die Atomlagenabscheidung (ALD, engl.: Atomic Layer Deposition), die ionisierte physikalische Gasphasenabscheidung (I-PVD, engl.: lonized PVD), die Hohlkathoden-PVD (engl.: Hollow Cathode PVD) und die sogenannte Low Pressure Long Throw PVD auf.
  • Bezugnehmend auf 2C wird eine Kontaktschicht 151 benachbart zu der Sperrschicht 150 aufgebracht. Die Kontaktschicht 151 kann eine Metallschicht sein, welche ein Metall wie beispielsweise Kupfer aufweist. Die Kontaktschicht 151 kann beispielsweise unter Verwendung eines Sputterprozesses, einer elektrochemischen Abscheidung, einer chemischen Gasphasenabscheidung (CVD) oder einer physikalischen Gasphasenabscheidung (PVD) abgeschieden werden. Nach der Abscheidung bedeckt die Kontaktschicht 151 in der Regel die gesamte Oberfläche 102 der Sperrschicht 150. Um definierte Kupferleitungen zu bilden, welche verschiedene Halbleiterbauelemente miteinander verbinden, muss die Schicht strukturiert werden. In der Regel wird eine fotoempfindliche Schicht (engl.: Photo Resist Layer) (in 2C nicht dargestellt) auf der Kontaktschicht abgeschieden. Der Abscheidung der fotoempfindlichen Schicht folgen die Schritte der Belichtung und der Entwicklung. Die Lackmaske wird dann auf die Kontaktschicht unterhalb der fotoempfindlichen Schicht mittels eines Trockenätz- oder Nassätzverfahrens übertragen, bevor die fotoempfindliche Schicht wieder entfernt wird. Weitere Prozesse zur Abscheidung einer Kontaktschicht, insbesondere einer Kupferschicht, weisen den sogenannten Damascene-Prozess auf. Derartige Prozesse sind allgemein bekannt und werden daher nicht in näherem Detail beschrieben.
  • Bezugnehmend auf 2D wird dann eine erste Passivierungsschicht 152 auf dem Halbleiterkörper 100 ausgebildet. Die erste Passivierungsschicht 152 bedeckt die obere Oberfläche und die seitlichen Oberflächen der Kontaktschicht 151 sowie die Bereiche der oberen Oberfläche 103 der Sperrschicht 150, welche nicht von der Kontaktschicht 151 bedeckt sind. Die erste Passivierungsschicht 152 kann beispielsweise eine dielektrische Schicht sein. Es ist jedoch auch möglich, dass die erste Passivierungsschicht 152 eine elektrisch leitende Schicht ist. Die erste Passivierungsschicht 152 kann beispielsweise mittels Atomlagenabscheidung (ALD, engl.: Atomic Layer Deposition), chemischer Gasphasenabscheidung (CVD, engl.: Chemical Vapor Deposition) oder physikalischer Gasphasenabscheidung (PVD, engl.: Physical Vapor Deposition) abgeschieden werden. ALD ist eine Nanotechnologie, welche es ermöglicht ultradünne Schichten auf präzise gesteuerte Weise abzuscheiden.
  • Die erste Passivierungsschicht 152 ist dazu ausgebildet die Kontaktschicht 151 von der zweiten Passivierungsschicht 154, welche zu einem späteren Zeitpunkt des Prozesses abgeschieden wird, voneinander zu trennen. Die erste Passivierungsschicht 152 kann daher in solchen Bereichen des Halbleiterkörpers 100 wieder entfernt werden, welche nicht von der zweiten Passivierungsschicht 154 bedeckt werden. Bezugnehmend auf 2E wird die erste Passivierungsschicht 152 in einem nächsten Schritt strukturiert. Eine Möglichkeit zum Strukturieren der Passivierungsschicht 152 besteht darin, eine fotoempfindliche Schicht 153 auf der Oberfläche der ersten Passivierungsschicht 152 aufzubringen. Eine solche fotoempfindliche Schicht 153 (nach der Strukturierung) ist in 2E als schraffierte Fläche dargestellt. Die fotoempfindliche Schicht 153 kann nach der Strukturierung beispielsweise die seitlichen Bereiche und die oberen Bereiche der Kontaktschicht 151 bedecken oder genauer gesagt der ersten Passivierungsschicht 152, welche wiederum die seitlichen Bereiche und die oberen Bereichen der Kontaktschicht 151 bedeckt. Die erste Passivierungsschicht 152 kann dann mittels jeglichen geeigneten Prozesses wieder entfernt werden, z. B. ein Trockenätz- oder ein Nassätzverfahren. Da die Sperrschicht 150, welche zwischen der ersten Passivierungsschicht 152 und dem Halbleiterkörper 100 angeordnet ist, als eine Ätzstoppschicht wirkt, kann ein Trockenätzverfahren verwendet werden ohne die erste Oberfläche 101 des Halbleiterkörpers 100 potentiell zu beschädigen. Wenn die erste Passivierungsschicht 152 komplett entfernt wurde um Bereiche der Sperrschicht 150 freizulegen, endet der Prozess möglicherweise nicht sofort. Daher kann auch die Sperrschicht 150 teilweise entfernt werden (sogenanntes Überätzen). Die Ätzzeit kann daher derart gewählt werden, dass zumindest eine dünne Schicht der Sperrschicht 150 verbleibt, welche die erste Oberfläche 101 vor jeglichem Ätzprozess schützt, insbesondere vor einem Trockenätzprozess.
  • Wie bereits weiter oben unter Bezugnahme auf 1 beschrieben, können mehrere unterschiedliche Materialien zum Bilden der ersten Passivierungsschicht 152 verwendet werden. Manche Materialien können beispielsweise unter Verwendung eines Nassätzverfahrens entfernt werden. Ein Nassätzverfahren kann beispielsweise auf jeglichem Halbleitermaterial verwendet werden. Manche Materialien können jedoch nur unter Verwendung eines Trockenätzverfahrens entfernt werden, z. B. SiN oder TiN. Ein Trockenätzverfahren kann jedoch in dauerhaften Schäden resultieren, wenn es auf bestimmten Halbleitermaterialien angewendet wird (z. B. SiC). Da die Sperrschicht 150 als Ätzstoppschicht fungiert, können jegliches Material und jeglicher Prozess (sogar ein Trockenätzprozess) zum Entfernen der ersten Passivierungsschicht 152 in einem ersten Ätzschritt verwendet werden. Es gibt daher keine Einschränkungen bei der Wahl des Materials für die erste Passivierungsschicht 152 und bei der Wahl des Prozesses zum Entfernen der ersten Passivierungsschicht 152.
  • Bezugnehmend auf 2F wird in einem zweiten Ätzschritt die Sperrschicht 150 in zumindest einigen Bereichen wieder entfernt, welche während des ersten Ätzschrittes freigelegt wurden. In einem ersten Beispiel, wie in 2F dargestellt, wird die Sperrschicht 150 in allen Bereichen entfernt, welche während des ersten Ätzschrittes freigelegt wurden. Das bedeutet, dass die seitlichen Oberflächen 201 der Sperrschicht 150 im Wesentlichen mit den seitlichen Oberflächen 202 der ersten Passivierungsschicht 152 ausgerichtet sind, und dass die Sperrschicht 150 im Wesentlichen vollständig von der ersten Passivierungsschicht 152 bedeckt wird. Dies ist jedoch lediglich ein Beispiel. In einem anderen Beispiel kann die Sperrschicht 150 lediglich in einigen Bereichen wieder entfernt werden, welche durch den ersten Ätzschritt freigelegt wurden. In diesem Beispiel werden einige Bereiche der Sperrschicht 150 daher nicht von der ersten Passivierungsschicht 152 bedeckt. Beispielsweise kann sich die Sperrschicht 150 unter der ersten Passivierungsschicht 152 herauserstrecken. Dies ist beispielhaft in gepunkteten Linien in 2F dargestellt.
  • Um die Sperrschicht 150 zu entfernen kann beispielsweise ein Nassätzverfahren verwendet werden. Dies ist jedoch lediglich ein Beispiel. Jeglicher anderer geeigneter Prozess kann verwendet werden, welcher nicht in einer Beschädigung des Halbleiterkörpers 100 resultiert, wenn die Sperrschicht 150 in den gewünschten Bereichen entfernt wird und der Prozess die erste Oberfläche 101 erreicht. Wenn ein Halbleiterkörper 100 Siliziumkarbid (SiC) aufweist, sollte beispielsweise kein Trockenätzverfahren dazu verwendet werden, um die Sperrschicht 150 zu entfernen, wie bereits weiter oben beschrieben wurde.
  • Wenn die erste Passivierungsschicht 152 und die Sperrschicht 150 entfernt wurden, kann die fotoempfindliche Schicht 153 (sofern vorhanden) ebenfalls entfernt werden. Eine Lackschicht kann beispielsweise unter Verwendung eines sogenannten flüssigen Resist-Strippers entfernt werden, welcher die Lackschicht derart chemisch verändert, dass sie nicht länger an dem Halbleiterkörper 100 haftet. Andere Verfahren zum Entfernen der fotoempfindlichen Schicht 153 weisen die Oxidation der Lackschicht mittels eines Plasma enthaltenden Sauerstoffs (sogenannten Ashing) auf. Dies sind jedoch lediglich Beispiele. Jegliches andere geeignete Verfahren kann dazu verwendet werden, die fotoempfindliche Schicht 153 zu entfernen.
  • In einem weiteren Schritt wird eine zweite Passivierungsschicht 154 gebildet, wie in 2G dargestellt. Die zweite Passivierungsschicht 154 ist dazu ausgebildet, die Kontaktschicht 151 von einem Vergussmaterial zu trennen, welches später den Halbleiterkörper 100 umschließen wird, wenn dieser in einem Gehäuse angeordnet wird (in 2G nicht dargestellt). Die zweite Passivierungsschicht kann eine durchgehende Schicht sein, welche wenigstens die erste Passivierungsschicht 152 und Teile des ersten Halbleitergebietes 110 bedeckt. Die zweite Passivierungsschicht 154 kann beispielsweise ein Imid aufweisen. Die zweite Passivierungsschicht 154 kann beispielsweise unter Verwendung einer Atomlagenabscheidung (ALD), einer chemischen Gasphasenabscheidung (CVD) oder einer physikalischen Gasphasenabscheidung (PVD) abgeschieden werden.
  • Bezugnehmend auf 2H werden Kontaktlöcher gebildet, welche es erlauben das Kontaktgebiet 151 mittels Bonddrähten zu kontaktieren. Daher können die zweite Passivierungsschicht 154 und die erste Passivierungsschicht 152 beispielsweise mittels einer geeigneten Ätzmaske strukturiert werden (in 2H nicht dargestellt). Während eines weiteren Ätzschrittes können die zweite Passivierungsschicht 154 und die erste Passivierungsschicht 152 teilweise entfernt werden, um Bereiche des Kontaktgebietes 151 freizulegen, welche später kontaktiert werden, z. B. mittels Bonddrähten. Zum Entfernen der zweiten Passivierungsschicht 154 und der ersten Passivierungsschicht 152 können dieselben Prozesse verwendet werden, wie oben bereits beschrieben, z.B. Trocken- oder Nassätzprozesse.
  • Obwohl die Figuren lediglich einen Bereich eines Halbleiterkörpers 100 darstellen, kann der mittels der 2A-2H beschriebene Prozess gleichzeitig für eine Vielzahl von Halbleiterkörpern verwendet werden, welche Teil eines Halbleiterwafers sind. D. h., dass diese Prozessschritte an einem Halbleiterwafer durchgeführt werden können, welcher eine Vielzahl von Halbleiterkörpers aufweist, wobei die Halbleiterwafer in die Vielzahl von Halbleiterkörpern (Dies) am Ende des Prozessschrittes unterteilt werden können. Gemäß einem weiteren Beispiel weist (umfasst) ein Wafer lediglich einen Halbleiterkörper auf.
  • Bei dem oben beschriebenen Verfahren kann jedes Material zum Bilden der Isolationsschicht verwendet werden, unabhängig von dem Verfahren zum Entfernen der Isolationsschicht in Teilen des Halbleiterkörpers. Der Halbleiterkörper wird zu jedem Zeitpunkt vor möglicherweise schädigenden Verfahren geschützt, welche zum Entfernen der Isolationsschicht verwendet werden, da die Sperrschicht nicht nur als Barriere zwischen dem Kontaktgebiet und dem Halbleitermaterial dient, sondern auch als Ätzstoppschicht fungiert.

Claims (18)

  1. Verfahren aufweisend: Abscheiden einer Sperrschicht (150) auf einer ersten Oberfläche (101) eines Halbleiterkörpers (100), welcher aktive Gebiete eines Halbleiterbauelementes aufweist; Bilden einer Kontaktschicht (151), so dass diese zumindest teilweise die Sperrschicht (150) bedeckt, wobei die Sperrschicht (150) dazu ausgebildet ist, ein Material der Kontaktschicht (151) daran zu hindern in den Halbleiterkörper (100) hineinzudiffundieren; Bilden einer ersten Passivierungsschicht (152) auf der Kontaktschicht (151) und auf freiliegenden Oberflächen (102) der Sperrschicht (150); in einem ersten Ätzschritt, Entfernen der ersten Passivierungsschicht (152) von oberhalb der Sperrschicht (150), um Bereiche der Sperrschicht (150) freizulegen; in einem zweiten Ätzschritt, Entfernen wenigstens einiger Bereiche der Sperrschicht (150), welche durch den ersten Ätzprozess freigelegt wurden; Ausbilden einer zweiten Passivierungsschicht (154) auf der ersten Passivierungsschicht (152) und der ersten Oberfläche (101) des Halbleiterkörpers (100); und Ausbilden einer Kontaktöffnung in der ersten Passivierungsschicht (152) und der zweiten Passivierungsschicht (154) oberhalb der Kontaktschicht (151).
  2. Verfahren nach Anspruch 1, wobei die Sperrschicht (150) weiterhin dazu ausgebildet ist als eine Ätzstoppschicht während des ersten Ätzschrittes zu fungieren, um zu verhindern, dass der Halbleiterkörper (100) dem ersten Ätzschritt ausgesetzt ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei der erste Ätzschritt weiterhin aufweist: Ausbilden einer Ätzmaske (153) auf der ersten Passivierungsschicht (152) wenigstens oberhalb der Kontaktschicht (151) und Entfernen der ersten Passivierungsschicht (152) in solchen Bereichen, welche nicht von der Ätzmaske (153) bedeckt sind.
  4. Verfahren nach Anspruch 3, wobei die Ätzmaske (153) auch Bereiche der ersten Passivierungsschicht (152) bedeckt, welche an die Sperrschicht (150) angrenzen.
  5. Verfahren nach Anspruch 3 oder 4, wobei der zweite Ätzschritt weiterhin das Ätzen der Sperrschicht (150) unter Verwendung der Ätzmaske (153) aufweist.
  6. Verfahren nach einem der Ansprüche 3 bis 5, wobei die Ätzmaske (153) einen Fotolack aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Ätzschritt ein Trockenätzverfahren aufweist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite Ätzschritt ein Nassätzverfahren aufweist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Kontaktschicht (151) Kupfer aufweist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Sperrschicht (150) wenigstens eines von Molybdän, Molybdännitrid, Palladium, Platin, Vanadium, Wolfram, Titan, Titannitrid, Tantal, Tantalnitrid, Titan-Wolfram und Wolframsilizid aufweist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Passivierungsschicht (152) wenigstens eines von einem Nitrid und einem Oxid aufweist.
  12. Verfahren nach Anspruch 11, wobei das Oxid Aluminiumoxid ist.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei die zweite Passivierungsschicht (154) ein Imid aufweist.
  14. Halbleiterbauelement aufweisend: eine Sperrschicht (150) angeordnet auf einer ersten Oberfläche (101) eines Halbleiterkörpers (100), welcher aktive Gebiete des Halbleiterbauelementes aufweist; eine Kontaktschicht (151), welche die Sperrschicht (150) zumindest teilweise bedeckt, wobei die Sperrschicht (150) dazu ausgebildet ist, ein Material der Kontaktschicht (151) daran zu hindern in den Halbleiterkörper (100) hineinzudiffundieren; eine erste Passivierungsschicht (152) angeordnet auf der Kontaktschicht (151) und auf Bereichen der Sperrschicht (150), wobei die erste Passivierungsschicht (152) seitliche Oberflächen der Kontaktschicht (151) und zumindest Teile der oberen Oberfläche der Kontaktschicht (151) bedeckt; und eine zweite Passivierungsschicht (154), welche auf der ersten Passivierungsschicht (152) angeordnet ist, wobei die erste Passivierungsschicht (152) dazu ausgebildet ist, die Kontaktschicht (151) und die zweite Passivierungsschicht (154) voneinander zu trennen.
  15. Halbleiterbauelement nach Anspruch 14, wobei die Kontaktschicht (151) Kupfer aufweist.
  16. Halbleiterbauelement nach einem der Ansprüche 14 bis 15, wobei die Sperrschicht (150) wenigstens eines von Molybdän, Molybdännitrid, Palladium, Platin, Vanadium, Wolfram, Titan, Titannitrid, Tantal, Tantalnitrid, Titan-Wolfram und Wolframsilizid aufweist.
  17. Halbleiterbauelement nach einem der Ansprüche 14 bis 16, wobei die erste Passivierungsschicht (152) wenigstens eines von einem Nitrid und einem Oxid aufweist.
  18. Halbleiterbauelement nach Anspruch 17, wobei das Oxid Aluminiumoxid ist.
DE102015120668.4A 2015-11-27 2015-11-27 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes Active DE102015120668B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015120668.4A DE102015120668B4 (de) 2015-11-27 2015-11-27 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes
US15/361,266 US9929244B2 (en) 2015-11-27 2016-11-25 Semiconductor device and method for producing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015120668.4A DE102015120668B4 (de) 2015-11-27 2015-11-27 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes

Publications (2)

Publication Number Publication Date
DE102015120668A1 DE102015120668A1 (de) 2017-06-01
DE102015120668B4 true DE102015120668B4 (de) 2022-08-11

Family

ID=58693053

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015120668.4A Active DE102015120668B4 (de) 2015-11-27 2015-11-27 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes

Country Status (2)

Country Link
US (1) US9929244B2 (de)
DE (1) DE102015120668B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022140933A (ja) 2021-03-15 2022-09-29 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120115319A1 (en) 2010-11-10 2012-05-10 Cree, Inc. Contact pad
US20130062723A1 (en) 2011-09-11 2013-03-14 Cree, Inc. Schottky diode
US20140138705A1 (en) 2012-11-20 2014-05-22 Cree, Inc. Super surge diodes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627552B2 (en) * 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US7935620B2 (en) * 2007-12-05 2011-05-03 Freescale Semiconductor, Inc. Method for forming semiconductor devices with low leakage Schottky contacts
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120115319A1 (en) 2010-11-10 2012-05-10 Cree, Inc. Contact pad
US20130062723A1 (en) 2011-09-11 2013-03-14 Cree, Inc. Schottky diode
US20140138705A1 (en) 2012-11-20 2014-05-22 Cree, Inc. Super surge diodes

Also Published As

Publication number Publication date
US20170154974A1 (en) 2017-06-01
DE102015120668A1 (de) 2017-06-01
US9929244B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
DE102015103318B4 (de) Halbleiter-Bauelement mit einer Passivierungsschicht und Verfahren zum Herstellen eines solchen
DE112015004515B4 (de) Halbleitervorrichtungen
DE102017108048A1 (de) Halbleitervorrichtung mit einer grabenstruktur
DE102010028460B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit einer reduzierten Defektrate in Kontakten, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist
DE102014107557B4 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks
DE102008060704B4 (de) Feldeffekttransistor-Bauteil sowie Verfahren zu seiner Herstellung mit einem zusammengesetzten Passivierungsprozess
DE102014107437B4 (de) Metall-Halbleiter-Kontaktstruktur mit dotierter Zwischenschicht und Herstellungsverfahren dafür
DE102006056809B9 (de) Anschlussstruktur für ein elektronisches Bauelement
DE102017108047A1 (de) Halbleitervorrichtung mit struktur zum schutz gegen elektrostatische entladung
DE102013101935B4 (de) Schutzschichten für leitfähige Pads und Verfahren zu deren Ausbildung
DE102006033319A1 (de) Halbleiterbauelement in Halbleiterchipgröße mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102014115174B4 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
EP2223336B1 (de) Leuchtdiodenchip mit überspannungsschutz
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102021114956A1 (de) Obere leitfähige struktur, die einen mehrschichtigen stapel aufweist, um fertiungskosten zu senken und leistung zu steigern
DE102015120668B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes
DE102017200452B4 (de) Verfahren zur Fertigung einer Halbleitervorrichtung
DE102017127668A1 (de) Chemische Reinigung einer Halbleitervorrichtung
DE102019118681B4 (de) Leistungs-Metallisierungsstruktur für Halbleitervorrichtungen
DE102014116262B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102005035771B4 (de) Technik zur Herstellung einer Kontaktschicht auf Kupferbasis ohne ein Endmetall
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser
DE102016104788B4 (de) Halbleitervorrichtung mit einer Metalladhäsions- und Barrierestruktur und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018007145T5 (de) Halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative