CN109065462A - 一种铝衬垫的制造方法 - Google Patents

一种铝衬垫的制造方法 Download PDF

Info

Publication number
CN109065462A
CN109065462A CN201810654568.3A CN201810654568A CN109065462A CN 109065462 A CN109065462 A CN 109065462A CN 201810654568 A CN201810654568 A CN 201810654568A CN 109065462 A CN109065462 A CN 109065462A
Authority
CN
China
Prior art keywords
aluminium
manufacturing
precipitation operation
crystal grain
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810654568.3A
Other languages
English (en)
Inventor
吴佳宏
周惟舜
张志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201810654568.3A priority Critical patent/CN109065462A/zh
Publication of CN109065462A publication Critical patent/CN109065462A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种铝衬垫的制造方法，应用于半导体制造领域，沉淀工艺中包括至少两次间隔的沉淀操作，在沉淀操作的间隔时间中于反应腔内进行原位退火操作。本发明的技术方案在不改变晶圆的制造环境条件下，促使了晶粒的原位生长，给予薄膜更多的能量以进行薄膜晶粒的重组，从而得到更大的晶粒，有效地减少了晶粒交界的个数，减少铝薄膜晶粒连接，有效地减少了铝衬垫晶体缺陷的产生，提高了后续封装的良率和可靠性。

Description

一种铝衬垫的制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种铝衬垫的制造方法。
背景技术
铝衬垫(Al pad)为晶圆(wafer)与外界的连接界面，晶圆通过铝衬垫与外界形成金属连接。铝衬垫的一般制造流程包括：淀积一层铝(Al)薄膜(包含铝薄膜上下的扩散阻挡层黏附层和可能的抗反射层，其中包括Ti、TiN、Ta、TaN)，采用铝刻蚀定义铝衬垫，使用化学气相沉积淀积一层覆盖层(cover layer)，覆盖层可包括氧化硅或氮化硅或其双层结构，再通过干刻工艺打开铝衬垫。
在上述干刻工艺中用到含氟的聚合物(polymer)，导致铝衬垫中产生含氟的缺陷(residue)。在后续的工艺中，晶圆需要被放在前开式晶圆传输盒(FOUP)中或者前开式出货盒(FOBS)中，由于晶圆在FOUP、FOBS或其他塑料材料环境中存在自然降解释放出氟离子(F-)，且随时间不断增多，同时Fab或者测试厂中40％-50％相对湿度，在铝衬垫表面生成HF，进而在表面就会生成Al(OH)3、AlF3，Al(OH)3和AlF3均为铝衬垫晶体缺陷(Al PadCrystal Defect)的表现形式。如图5所示，上述原因产生晶体缺陷1的位置都位于铝薄膜铝晶粒的交界处，因为在这些位置上，存在较多的悬挂键，而这些悬挂键又有较高的活性。
晶体缺陷将会影响铝衬垫的物理性能和后续的测试及封装的连线，因此，有必要进行工艺改进。
发明内容
针对现有技术中存在的上述问题，现提供一种铝衬垫的制造方法。
具体技术方案如下：
一种铝衬垫的制造方法，应用于半导体制造领域，包括一沉淀工艺，所述沉淀工艺至少两次间隔的沉淀操作，每次所述沉淀操作中，以预设的功率、反应腔温度、持续时间在反应腔内依次淀积相同厚度的铝薄膜；
在所述沉淀操作的间隔时间中于所述反应腔内进行原位退火操作。
所述原位退火操作中，退火的温度为200摄氏度至400摄氏度。
优选的，每次所述原位退火操作的退火时长是10秒至60秒。
优选的，所述原位退火操作中，退火气氛采用氩气和/或氦气。
优选的，所述沉淀操作的功率为5kW至30kW，反应腔温度为250摄氏度至300摄氏度。
优选的，每次沉淀操作的持续时间为10秒至100秒。
优选的，所述沉淀操作的次数为1次至6次。
优选的，所述沉淀操作采用物理气相沉积。
优选的，每次所述沉淀操作中，所述铝薄膜生长的厚度为10A，所述沉淀操作的次数为3次。
上述技术方案具有如下优点或有益效果：
在不改变晶圆的制造环境条件下，在铝薄膜的淀积生长中，加入一道原位退火，促使了晶粒的原位生长，给予薄膜更多的能量以进行薄膜晶粒的重组，从而得到更大的晶粒，有效地减少了晶粒交界的个数，减少铝薄膜晶粒连接，抵抗产生晶粒缺陷的能力显著增强。在后续的封装测试过程中，有效地减少了铝衬垫晶体缺陷的产生，提高了后续封装的良率和可靠性。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1-4为本发明一种铝衬垫的制造方法实施例的采用不同工艺获得的铝薄膜的表面形状示意图。
图5为现有技术中铝衬垫的晶粒缺陷的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明一种较佳的实施例中，一种铝衬垫的制造方法，应用于半导体制造领域，包括一沉淀工艺，所述沉淀工艺至少两次间隔的沉淀操作，每次沉淀操作中，以预设的功率、反应腔温度、持续时间在反应腔内依次淀积相同厚度的铝薄膜；
在沉淀操作的间隔时间中于反应腔内进行原位退火操作。
具体地，本实施例中，上述方案适用于现有的铝衬垫的制造工艺中淀积一层铝薄膜的制备阶段。在铝薄膜的淀积生长中，加入一道原位退火工艺，给予薄膜更多的能量以进行薄膜晶粒的重组，从而得到更大的晶粒，有效地减少了晶粒交界的个数。上述制备工艺后的铝薄膜在后续干法刻蚀和湿法刻蚀的过程中有效抵御了氟离子对于铝薄膜晶粒边界的侵蚀，有效地减少的晶体缺陷的产生，扩大的测试封装的时间窗口，提高了封装的良率。
采用将沉淀操作分为多段进行，使得沉淀获取的铝薄膜在各个厚度处均可以进行薄膜晶粒的重组，减少铝薄膜由于厚度导致薄膜晶粒的重组不均匀，从而得到更大的晶粒，减少了晶粒交界的个数。
本发明一种较佳的实施例中，原位退火操作中，退火的温度为200摄氏度至400摄氏度。
具体地，本实施例中，原位退火工艺需要达到200摄氏度至400摄氏度才能有效实现给予薄膜足够的能量以进行薄膜晶粒的重组。
本发明一种较佳的实施例中，每次原位退火操作的退火时长是10秒至60秒。
具体地，本实施例中，原位退火工艺需要为薄膜晶粒的重组提供足够时长的反应时间，使得薄膜晶粒能够充分重组。
本发明一种较佳的实施例中，原位退火操作中，退火气氛采用氩气和/或氦气。
具体地，本实施例中，原位退火操作中，采用与铝不发生反应的气体作为退火气氛。
本发明一种较佳的实施例中，沉淀操作的功率为5kW至30kW，反应腔温度为250摄氏度至300摄氏度。
具体地，本实施例中，采用上述条件可以实现路薄膜沉淀。
本发明一种较佳的实施例中，每次沉淀操作的持续时间为10秒至100秒。
具体地，本实施例中，采用控制沉淀操作的持续时间，实现控制铝薄膜的生长厚度。
具体地，本实施例中，提高了薄膜晶粒重组的均匀性。
本发明一种较佳的实施例中，沉淀操作的次数为1次至6次。
具体地，本实施例中，限制沉淀操作的次数处于合理区间，避免不必要的重复操作。
本发明一种较佳的实施例中，沉淀操作采用物理气相沉积。
本发明一种较佳的实施例中，每次沉淀操作中，铝薄膜生长的厚度为10A，沉淀操作的次数为3次。
本发明一种较佳的实施例中，对铝衬垫的制造方法进行试验，采用沉淀3A厚度的铝薄膜作为实现对象，试验结果如下：
根据图1所示，首先沉淀2A厚度的铝薄膜，然后进行一次原位退火处理，再继续沉淀1A厚度的铝薄膜，最终得到3A厚度的铝薄膜。上述过程中进行了一次原位退火处理，对铝薄膜进行检测得到晶粒尺寸为2.5um，得到的铝薄膜表面图形为图1中的图形。
根据图2所示，直接沉淀3A厚度的铝薄膜，不进行原位退火处理。上述过程中未进行原位退火处理，对铝薄膜进行检测得到晶粒尺寸为2.3um，得到的铝薄膜表面图形为图2中的图形。
根据图3所示，执行3次间隔的沉淀铝薄膜操作，并在每次间隔时间中进行一次原位退火处理，最终得到3A厚度的铝薄膜。上述过程中进行了两次原位退火处理，对铝薄膜进行检测得到晶粒尺寸为3.6um，得到的铝薄膜表面图形为图3中的图形。
根据图4所示，首先沉淀2A厚度的铝薄膜，然后进行二次原位退火处理，再继续沉淀1A厚度的铝薄膜，最终得到3A厚度的铝薄膜。上述过程中进行了两次原位退火处理，对铝薄膜进行检测得到晶粒尺寸为2.9um，得到的铝薄膜表面图形为图4中的图形。
图3所对应的铝薄膜沉淀工艺得到的晶粒尺寸最大。
具体地，本实施例中，采用在沉淀操作的间隔时间中于反应腔内进行原位退火操作，可以达到增大晶粒尺寸的效果，从而实现减少了铝衬垫晶体缺陷的效果。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (9)

1.一种铝衬垫的制造方法，应用于半导体制造领域，其特征在于，包括一沉淀工艺，所述沉淀工艺包括至少两次间隔的沉淀操作，每次所述沉淀操作中，以预设的功率、反应腔温度、持续时间在反应腔内依次生长预设厚度的铝薄膜；
在所述沉淀操作的间隔时间中于所述反应腔内进行原位退火操作。
2.根据权利要求1所述的铝衬垫的制造方法，其特征在于，所述原位退火操作中，退火的温度为200摄氏度至400摄氏度。
3.根据权利要求1所述的铝衬垫的制造方法，其特征在于，每次所述原位退火操作的退火时长为10秒至60秒。
4.根据权利要求1所述的铝衬垫的制造方法，其特征在于，所述原位退火操作中，退火气氛采用氩气和/或氦气。
5.根据权利要求1所述的铝衬垫的制造方法，其特征在于，所述沉淀操作中，所述功率为5kW至30kW，所述反应腔温度为250摄氏度至300摄氏度。
6.根据权利要求1所述的铝衬垫的制造方法，其特征在于，每次所述沉淀操作中，所述持续时间为10秒至100秒。
7.根据权利要求1所述的铝衬垫的制造方法，其特征在于，所述沉淀操作的次数为1次至6次。
8.根据权利要求1所述的铝衬垫的制造方法，其特征在于，所述沉淀操作采用物理气相沉积。
9.根据权利要求1所述的铝衬垫的制造方法，其特征在于，每次所述沉淀操作中，所述铝薄膜生长的厚度为10A，所述沉淀操作的次数为3次。
CN201810654568.3A 2018-06-22 2018-06-22 一种铝衬垫的制造方法 Pending CN109065462A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810654568.3A CN109065462A (zh) 2018-06-22 2018-06-22 一种铝衬垫的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810654568.3A CN109065462A (zh) 2018-06-22 2018-06-22 一种铝衬垫的制造方法

Publications (1)

Publication Number Publication Date
CN109065462A true CN109065462A (zh) 2018-12-21

Family

ID=64820881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810654568.3A Pending CN109065462A (zh) 2018-06-22 2018-06-22 一种铝衬垫的制造方法

Country Status (1)

Country Link
CN (1) CN109065462A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820657A (zh) * 2021-01-05 2021-05-18 苏州工业园区纳米产业技术研究院有限公司 一种解决铝垫打线异常的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882588A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(北京)有限公司 减少铝衬垫表面须状缺陷的方法
CN103095244A (zh) * 2013-01-23 2013-05-08 天津理工大学 一种择优取向的AlN压电薄膜及其制备方法
CN103646883A (zh) * 2013-11-28 2014-03-19 上海华力微电子有限公司 一种铝衬垫制备方法
CN107706093A (zh) * 2017-11-08 2018-02-16 上海华力微电子有限公司 一种铝衬垫的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882588A (zh) * 2009-05-06 2010-11-10 中芯国际集成电路制造(北京)有限公司 减少铝衬垫表面须状缺陷的方法
CN103095244A (zh) * 2013-01-23 2013-05-08 天津理工大学 一种择优取向的AlN压电薄膜及其制备方法
CN103646883A (zh) * 2013-11-28 2014-03-19 上海华力微电子有限公司 一种铝衬垫制备方法
CN107706093A (zh) * 2017-11-08 2018-02-16 上海华力微电子有限公司 一种铝衬垫的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820657A (zh) * 2021-01-05 2021-05-18 苏州工业园区纳米产业技术研究院有限公司 一种解决铝垫打线异常的方法
CN112820657B (zh) * 2021-01-05 2024-05-14 苏州工业园区纳米产业技术研究院有限公司 一种解决铝垫打线异常的方法

Similar Documents

Publication Publication Date Title
US8021910B2 (en) Method for producing single crystal silicon solar cell and single crystal silicon solar cell
US8492189B2 (en) Combinatorial screening of transparent conductive oxide materials for solar applications
US20130139878A1 (en) Use of a1 barrier layer to produce high haze zno films on glass substrates
US10629759B2 (en) Metal-assisted etch combined with regularizing etch
JP2017504186A5 (zh)
CN107706093A (zh) 一种铝衬垫的制造方法
TW201028487A (en) Transparent conductive layer and transparent electrode comprising the same
CN109065462A (zh) 一种铝衬垫的制造方法
JP4467218B2 (ja) 太陽電池用基板の粗面化法
TWI228783B (en) Two layer LTO backside seal for a wafer
CN102925866A (zh) 一种单一相Mg2Si半导体薄膜的制备工艺
CN108767083A (zh) 一种应力可调的垂直结构led芯片及其制备方法
CN110137296A (zh) 硅异质结太阳电池及其制备方法
TW201026820A (en) Texture processing solution for transparent electrically conductive film by using zinc oxide as main ingredient and method for producing transparent electrically conductive film has protrusions and recesses
Enriquez et al. Anneal induced recrystallization of CdTe films electrodeposited on stainless steel foil: The effect of CdCl 2
WO2010144357A3 (en) Method for forming transparent conductive oxide
CN107731961B (zh) Perc太阳能电池的镀膜方法、制备方法及perc太阳能电池
CN115181958A (zh) 一种对pecvd设备进行预镀膜处理的方法和硅片的镀膜方法
CN102723268A (zh) 一种制备自对准镍硅化物的方法
CN101924162A (zh) 铜铟镓硒化合物薄膜的制造方法
CN101798674A (zh) 电子束蒸发法制备环境友好半导体材料Mg2Si薄膜工艺
JPH0766437A (ja) 光電変換装置用基板の製造方法
TW201133889A (en) Substrate with transparent conducting layer for solar cell, solar cell, and producing method therefor
CN105047551A (zh) 一种镍化硅合金的制备方法
JP2009272428A (ja) 反射防止膜成膜方法および反射防止膜成膜装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181221