CN103531459B - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN103531459B CN103531459B CN201210229309.9A CN201210229309A CN103531459B CN 103531459 B CN103531459 B CN 103531459B CN 201210229309 A CN201210229309 A CN 201210229309A CN 103531459 B CN103531459 B CN 103531459B
- Authority
- CN
- China
- Prior art keywords
- etching
- semi
- device manufacturing
- conductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 86
- 239000007789 gas Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000003989 dielectric material Substances 0.000 claims abstract description 29
- 239000001307 helium Substances 0.000 claims abstract description 21
- 229910052734 helium Inorganic materials 0.000 claims abstract description 21
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052731 fluorine Inorganic materials 0.000 claims description 13
- 239000011737 fluorine Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000012495 reaction gas Substances 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 230000033228 biological regulation Effects 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 239000000376 reactant Substances 0.000 claims description 3
- 230000003595 spectral effect Effects 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 25
- 238000001020 plasma etching Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- -1 Ar) Chemical class 0.000 description 1
- 241000208340 Araliaceae Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910005872 GeSb Inorganic materials 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 241000216843 Ursus arctos horribilis Species 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003377 silicon compounds Chemical group 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
Abstract
本发明公开了一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构；在衬底以及栅极堆叠结构上沉积介质材料层；执行主刻蚀，刻蚀介质材料层形成侧墙，并在衬底上留有介质材料层的残留；执行过刻蚀，去除介质材料层的残留。依照本发明的半导体器件制造方法，不采用氧化硅的刻蚀阻挡层，而是采用含氦气的刻蚀气体进行两步刻蚀，降低对衬底的损伤的同时还降低了工艺复杂性，此外还能优化阀值电压、有效降低EoT、提高栅控能力以及驱动电流。
Description
技术领域
本发明涉及半导体集成电路制造领域，更具体地，涉及一种侧墙刻蚀方法。
背景技术
在超大规模集成电路制造中，在轻掺杂漏(LDD)注入工艺之前需要制作介质侧墙(spacer)，防止更大剂量的源漏注入过于接近沟道而导致源漏穿通，从而造成器件失效及良率降低。
当前应用于主流65nm甚至45nm侧墙制作工艺为：在轻掺杂漏(LDD)注入工艺之前，首先沉积或热生长一层二氧化硅薄膜，如采用快速热氧化法(RTO)生长左右的二氧化硅，作为随后的刻蚀阻挡层，以保护衬底特别是源漏区靠近沟道区的界面处不受损伤，以避免缺陷密度增大；再沉积一层良好共形性的氮化硅薄膜，包围在多晶硅栅极周围。最后，采用等离子体刻蚀去掉衬底上及栅极上的氮化硅薄膜，停止在下面的氧化层上，形成侧墙。
另一方面，依据摩尔定律，随着器件关键尺寸的持续微缩，传统的栅氧/多晶硅栅结构越来越无法满足先进逻辑器件的要求，逐渐为高K-金属栅结构所取代。并且，由于后栅工艺可以控制热效应及对阀值电压的良好控制，逐渐成为主流工艺，引出了许多新的工艺难点及挑战。对于第一道侧墙而言，如果仍然采用传统的二氧化硅结合氮化硅的技术，由于氮化硅会和高K发生反应，将引起K值降低，从而增大有效氧化层厚度。随之导致的结果是栅控能力降低，器件开关比不够理想。另外，栅的高度也要降低，以满足CMOS制造技术带来的金属栅填充的挑战。为使金属填充完全，需要降低栅条的深宽比。而且，由于栅间距的逐渐缩小，都使得第一道侧墙的厚度要持续降低。为了精确控制刻蚀工艺的重复性、可靠性及稳定性，必须降低刻蚀速率以满足刻蚀工艺日益增加的挑战，这往往使得侧墙刻蚀速率的均匀性变差。特别地，当前的侧墙刻蚀技术一般基于Ar基气体，在纳米级器件条件下，易于造成对衬底的损伤。
发明内容
有鉴于此，本发明的目的在于提供一种创新性的侧墙刻蚀方法，避免损伤衬底的同时还能有效降低EoT、提高栅控能力以及驱动电流。
实现本发明的上述目的，是通过提供一种半导体器件制造方法，包括：在衬底上形成栅极堆叠结构；在衬底以及栅极堆叠结构上沉积介质材料层；执行主刻蚀，刻蚀介质材料层形成侧墙，并在衬底上留有介质材料层的残留；执行过刻蚀，去除介质材料层的残留。
其中，栅极堆叠结构包括栅氧化层与栅电极层，栅氧化层包括二氧化硅、氮氧化硅、高K材料，栅电极层包括多晶硅、非晶硅、金属栅。
其中，介质材料层为氮化硅，采用LPCVD或PECVD的方法沉积形成。
其中，主刻蚀和/或过刻蚀的刻蚀气体包括氟基气体、氧化性气体以及氦基气体。
其中，在主刻蚀过程中，调节电极功率、腔体压力和反应气体流量比例，增强各向异性，形成陡直的侧墙。
其中，在过刻蚀过程中，调节极功率、腔体压力和反应气体流量比例，获得介质材料层对衬底的高选择比。
其中，选择比大于10∶1。
其中，氟基气体包括碳氟基气体、NF3。
其中，主刻蚀的氟基气体包括CF4、CHF3、CH2F2。
其中，过刻蚀的氟基气体包括CF4、CH3F、CH2F2。
其中，氧化性气体包括O2。
其中，氦基气体包括氦气、氦气与氩气的混合物。
其中，在主刻蚀过程中，通过反应物以及生成物的谱线变化，自动触发终点检测系统，结束主刻蚀而进入过刻蚀。
其中，在主刻蚀过程中，通过刻蚀速率计算所需的刻蚀时间直到接近衬底表面，结束主刻蚀而进入过刻蚀。
其中，主刻蚀和/或过刻蚀采用基于CCP或者ICP模式的刻蚀设备。
进一步包括：以侧墙为掩模，在两侧离子注入形成源漏区；去除假栅极堆叠结构，形成栅极沟槽；在栅极沟槽中填充高k材料的栅极绝缘层以及金属材料的栅极导电层，形成高k-金属栅极结构。
依照本发明的半导体器件制造方法，不采用氧化硅的刻蚀阻挡层，而是采用含氦气的刻蚀气体进行两步刻蚀，降低对衬底的损伤的同时还降低了工艺复杂性，此外还能优化阀值电压、有效降低EoT、提高栅控能力以及驱动电流。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图4为依照本发明的半导体器件制造方法各步骤的剖面示意图；以及
图5为依照本发明的半导体器件制造方法的流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。
参照图5以及图1，在衬底上形成栅极堆叠结构，可以是前栅工艺的栅极堆叠结构，也可以是后栅工艺的假栅极堆叠结构。提供衬底1，其可以是体Si、SOI、体Ge、GeOI、Si Ge、GeSb，也可以是III-V族或者II-VI族化合物半导体衬底，例如GaAs、GaN、InP、InSb等等。为了与现有的CMOS工艺兼容以应用于大规模数字集成电路制造，衬底1优选地为体Si或者SOI。在衬底1上通过LPCVD、PECVD、热氧化等沉积方法形成较薄的栅氧化层2，例如为薄SiO2层，其厚度例如1～5nm，用于在稍后的后栅工艺去除假栅极时保护衬底。在栅氧化层2上通过LPCVD、扩散炉管等方法制备假栅极层3，其材质例如为多晶硅、非晶硅。随后采用光刻/刻蚀工艺图形化假栅极层3(优选地以及栅氧化层2)，形成假栅极堆叠结构。刻蚀工艺可以包括等离子体刻蚀(采用Ar等惰性离子)、反应离子刻蚀(RIE，采用氟基气体)、或者各向异性的湿法腐蚀(例如TMAH腐蚀液刻蚀Si材质、HF基腐蚀液刻蚀SiO材质)，刻蚀停止点可以在栅氧化层2与假栅极层3的界面处，也可以稍微过刻蚀直至暴露衬底1。假栅极堆叠2/3的布图不限于图1所示的单个线条，而是可以依照版图设计需要为多个平行或者局部相交的线条，具体地对应于以后将要形成的MOSFET的栅极位置处。假栅极堆叠结构的侧面基本是陡直的，也即假栅极堆叠结构与衬底之间的夹角基本等于90度(例如在90度±2．5度范围内)。
参照图5以及图2，在假栅极堆叠结构上沉积介质材料。如果图1中未刻蚀栅氧化层2，则优选地先采用HF基湿法腐蚀去除假栅极堆叠之外的栅氧化层2。然后采用LPCVD、PECVD等常规沉积方法在整个衬底(晶片)上形成均匀厚度的介质材料4，介质材料4可以是氮化硅、氮氧化硅、类金刚石无定形碳等材质较硬且与之前沉积的各个材料具有较高刻蚀选择比的材质，除了用作栅极侧壁绝缘隔离之外还可以进一步为沟道区提供应力以增强器件驱动能力。优选地，通过PECVD沉积氮化硅薄膜。介质材料4的层如图2所示与假栅极堆叠结构共型，并且与之前的传统技术不同之处在于，介质材料4与假栅极堆叠结构之间并未包含任何氧化物薄层，不会增大后栅工艺器件的EoT，因此避免了驱动能力下降。介质材料4的厚度例如为20～40nm。
参照图5以及图3，执行主刻蚀，各向异性刻蚀介质材料，得到侧墙4A。例如采用等离子体刻蚀系统、基于CCP或者ICP模式的刻蚀设备，调整电极的功率、腔体的压力和反应气体的流量比例，增强各向异性刻蚀，使得假栅极堆叠结构顶部的介质材料完全被去除、假栅极堆叠结构侧壁的介质材料基本保留而构成侧墙4A、而有源区中衬底表面仅留下少量的介质材料的残余4B。刻蚀气体主要包括氟基气体，例如碳氟基气体，此外还可以使用NF3、SF6等。为了实现陡直的刻蚀形貌，需要优化碳氟基气体的自由基及离子比例，并且需要调节聚合物量。本发明碳氟基气体可以包括CF4、CHF3、CH3F、CH2F2。优选地，结合氧化性气体O2、CO去除聚合物量。在实施例中，主刻蚀的刻蚀气体为CF4与CHF3、或CF4与CH2F2、或仅为CHF3，氧化气体为O2。
此外，为了精确控制刻蚀工艺的重复性、可靠性及稳定性，必须降低刻蚀速率。现有技术往往添加Ar作为稀释剂来降低刻蚀速率。然而由于氩气原子量大，动量大，对衬底的轰击明显。对于纳米级器件来讲，较易造成对下层材料的损伤，尤其当多晶硅栅极上的氧化硅衬层极薄的情况下，氧等离子体易于穿透薄氧化层而与衬底反应，造成大的硅损失值。因此，本发明的刻蚀气体成分中除了主要的氟基气体(和/或氧化性气体)之外，还引入了氦基气体，例如氦气、氦气/氩气混合物，可以明显降低对衬底的损伤。另外，由于氦气原子量小，碰撞截面小，因此单纯的氦气较难获得稳定的等子体，可用优选地采用氦气与氩气结合，使得易于在腔体内形成分散更均匀的等离子体，提升刻蚀均匀性，也即氦基气体优选地为氦气与氩气的混合物。
当刻蚀到下面的硅衬底1表面时，通过反应物及生成物的谱线变化，自动触发终点检测系统，停止主刻蚀步骤，然后迅速转变到下一步骤的过刻蚀。此外，还可以通过刻蚀速率计算所需的刻蚀时间直到接近半导致硅衬底表面，以实现无底脚(footing)的陡直形貌，然后进入下一步过刻蚀。侧墙4A的宽度基本等于原始介质材料4的厚度，或者减小的比例不大于10％，宽度具体地可以为20～40nm；而介质材料留在衬底1表面的残余4B的厚度远小于原始介质材料4的厚度，例如小于原厚度的20％，具体可以为3～5nm。侧墙4A基本是陡直的，也即侧墙4A与衬底1的夹角优选为90度。特别地，在侧墙4A与衬底1交接处，由于刻蚀停止条件的选择，拐角处可以基本或者完全没有介质材料4残余，也即此处局部的介质材料厚度可以为0。
参照图5以及图4，执行过刻蚀，去除残余的介质材料。在主刻蚀获得陡直侧墙4A形貌的基础上，需要去除整个晶片上残余的介质材料薄膜4B。由于介质材料4薄膜沉积的厚度在整个晶片上有差异，需要增加一定比例的过刻蚀。为了降低对衬底硅的损伤，必然要求介质材料4对衬底1的硅具有高的选择比，从而提升器件性能。例如采用等离子体刻蚀系统、基于CCP或者ICP模式的刻蚀设备。介质材料4(例如氮化硅)对衬底硅选择比的获得，主要依赖于反应气体的流量及其比例。与图3所示的主刻蚀类似，图4所示的过刻蚀主要采用氟基气体(与图3所示步骤相同，采用氟代烃，优选地包括CF4、CH2F2、CH3F)并结合氧化性气体(与前述相同，优选O2)以及氦基气体(作为稀释剂)，通过调节电极的功率、腔体的压力和反应气体的流量比例，以获得10∶1以上的高选择比(更优选地为15∶1以上)，从而实现对半导体衬底有较小的损伤。在一个实施例中，过刻蚀的刻蚀气体为CF4与CH3F、或CF4与CH2F2或仅为CH3F，氧化气体为O2。根据负载状况可以增加一定程度的过刻蚀(视需要而定)。
由于刻蚀设备制造厂商众多，其腔体设计亦有所不同，但基于的原理是一样的。这里，以LAM Exe1an Hpt机台为基础，上述主刻蚀与过刻蚀推荐的工艺参数如下表1所示：
表1
其中HF、LF分别代表高频和低频功率。表1中仅给出了几种具体的刻蚀气体以及参数，但是也可以选用本说明书以上列出的其他气体并合理调整参数范围，只要能使得过刻蚀步骤中获得足够高的选择比(例如15∶1以上)。
由此，最终形成了侧墙。之后可以参照后栅工艺，以侧墙为掩模进行源漏离子注入掺杂形成源漏区，在源漏区上/中形成金属硅化物以降低源漏电阻，在整个晶片上沉积层间介质层，干法刻蚀或者腐蚀去除假栅极堆叠形成栅极沟槽，在栅极沟槽中依次沉积高k材料的栅极绝缘层、以及金属材质的栅极导电层，刻蚀层间介质层直至暴露源漏区和/或金属硅化物形成源漏接触孔，在源漏接触孔中沉积填充金属材料形成源漏接触塞。
依照本发明的半导体器件制造方法，不采用氧化硅的刻蚀阻挡层，而是采用含氦气的刻蚀气体进行两步刻蚀，降低对衬底的损伤的同时还降低了工艺复杂性，此外还能优化阀值电压、有效降低EoT、提高栅控能力以及驱动电流。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对形成器件结构的方法做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (15)
1.一种半导体器件制造方法，包括：
在衬底上形成栅极堆叠结构；
在衬底以及栅极堆叠结构上沉积介质材料层；
执行主刻蚀，刻蚀介质材料层形成陡直的侧墙，并在衬底上留有水平的介质材料层的残留并且陡直的侧墙与衬底交接处没有介质材料层残余，在主刻蚀过程中，调节电极功率、腔体压力和反应气体流量比例，增强各向异性，形成陡直的侧墙；
执行过刻蚀，去除介质材料层的残留，过刻蚀的刻蚀气体包括氟基气体、氧化性气体以及氦基气体。
2.如权利要求1的半导体器件制造方法，其中，栅极堆叠结构包括栅氧化层与栅电极层，栅氧化层包括二氧化硅、氮氧化硅、高K材料，栅电极层包括多晶硅、非晶硅、金属栅。
3.如权利要求1的半导体器件制造方法，其中，介质材料层为氮化硅，采用LPCVD或PECVD的方法沉积形成。
4.如权利要求1的半导体器件制造方法，其中，主刻蚀的刻蚀气体包括氟基气体、氧化性气体以及氦基气体。
5.如权利要求1的半导体器件制造方法，其中，在过刻蚀过程中，调节电极功率、腔体压力和反应气体流量比例，获得介质材料层对衬底的高选择比。
6.如权利要求5的半导体器件制造方法，其中，选择比大于10:1。
7.如权利要求1或4的半导体器件制造方法，其中，氟基气体包括碳氟基气体、NF3。
8.如权利要求7的半导体器件制造方法，其中，主刻蚀的氟基气体包括CF4、CHF3、CH2F2。
9.如权利要求1的半导体器件制造方法，其中，过刻蚀的氟基气体包括CF4、CH3F、CH2F2。
10.如权利要求1或4的半导体器件制造方法，其中氧化性气体包括O2。
11.如权利要求1或4的半导体器件制造方法，其中，氦基气体包括氦气、氦气与氩气的混合物。
12.如权利要求1的半导体器件制造方法，其中，在主刻蚀过程中，通过反应物以及生成物的谱线变化，自动触发终点检测系统，结束主刻蚀而进入过刻蚀。
13.如权利要求1的半导体器件制造方法，其中，在主刻蚀过程中，通过刻蚀速率计算所需的刻蚀时间直到接近衬底表面，结束主刻蚀而进入过刻蚀。
14.如权利要求1的半导体器件制造方法，其中，主刻蚀和/或过刻蚀采用基于CCP或者ICP模式的刻蚀设备。
15.如权利要求1的半导体器件制造方法，进一步包括：
以侧墙为掩模，在两侧离子注入形成源漏区；
去除假栅极堆叠结构，形成栅极沟槽；
在栅极沟槽中填充高k材料的栅极绝缘层以及金属材料的栅极导电层，形成高k-金属栅极结构。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210229309.9A CN103531459B (zh) | 2012-07-03 | 2012-07-03 | 半导体器件制造方法 |
| US13/700,808 US8883584B2 (en) | 2012-07-03 | 2012-09-05 | Method of manufacturing semiconductor device with well etched spacer |
| PCT/CN2012/081008 WO2014005370A1 (zh) | 2012-07-03 | 2012-09-05 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210229309.9A CN103531459B (zh) | 2012-07-03 | 2012-07-03 | 半导体器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103531459A CN103531459A (zh) | 2014-01-22 |
| CN103531459B true CN103531459B (zh) | 2017-07-11 |
Family
ID=49881282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210229309.9A Active CN103531459B (zh) | 2012-07-03 | 2012-07-03 | 半导体器件制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103531459B (zh) |
| WO (1) | WO2014005370A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531476B (zh) * | 2012-07-03 | 2016-12-28 | 中国科学院微电子研究所 | 半导体器件制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339752A (zh) * | 2010-07-14 | 2012-02-01 | 中国科学院微电子研究所 | 一种基于栅极替代工艺的制造半导体器件的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1188982A (zh) * | 1997-01-20 | 1998-07-29 | 日本电气株式会社 | 半导体器件及其制造方法 |
| US7037849B2 (en) * | 2003-06-27 | 2006-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for patterning high-k dielectric material |
| US6991979B2 (en) * | 2003-09-22 | 2006-01-31 | International Business Machines Corporation | Method for avoiding oxide undercut during pre-silicide clean for thin spacer FETs |
| CN100371278C (zh) * | 2004-07-12 | 2008-02-27 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 避免沟槽底部毛边生成的多晶硅刻蚀工艺 |
| CN101466873B (zh) * | 2006-04-10 | 2012-09-26 | 苏威氟有限公司 | 蚀刻方法 |
| US7569464B2 (en) * | 2006-12-22 | 2009-08-04 | Texas Instruments Incorporated | Method for manufacturing a semiconductor device having improved across chip implant uniformity |
| CN101295656B (zh) * | 2007-04-24 | 2010-09-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| KR100881728B1 (ko) * | 2007-05-04 | 2009-02-06 | 주식회사 하이닉스반도체 | 루테늄전극을 구비한 반도체소자 및 그 제조 방법 |
| CN100576499C (zh) * | 2007-05-21 | 2009-12-30 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
| US8324110B2 (en) * | 2010-02-02 | 2012-12-04 | International Business Machines Corporation | Field effect transistor (FET) and method of forming the FET without damaging the wafer surface |
-
2012
- 2012-07-03 CN CN201210229309.9A patent/CN103531459B/zh active Active
- 2012-09-05 WO PCT/CN2012/081008 patent/WO2014005370A1/zh active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339752A (zh) * | 2010-07-14 | 2012-02-01 | 中国科学院微电子研究所 | 一种基于栅极替代工艺的制造半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014005370A1 (zh) | 2014-01-09 |
| CN103531459A (zh) | 2014-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7303999B1 (en) | Multi-step method for etching strain gate recesses | |
| US9437418B2 (en) | Method for forming spacers for a transistor gate | |
| CN100481514C (zh) | 具有变细的下本体部分的非平面器件及制造方法 | |
| CN105895697B (zh) | 包括鳍结构的半导体器件及其制造方法 | |
| US8039402B2 (en) | Methods for forming a gate and a shallow trench isolation region and for planarizating an etched surface of silicon substrate | |
| US8349675B2 (en) | Method for forming a gate electrode | |
| JP2007123903A (ja) | 選択的に高ｋ材をエッチングするためのプラズマ組成 | |
| CN104299909A (zh) | 热调整半导体器件中的应力 | |
| US9583605B2 (en) | Method of forming a trench in a semiconductor device | |
| US9780000B2 (en) | Method for forming spacers for a transitor gate | |
| CN107068679A (zh) | 半导体装置与其形成方法 | |
| US8258063B2 (en) | Method for manufacturing a metal gate electrode/high K dielectric gate stack | |
| US8883584B2 (en) | Method of manufacturing semiconductor device with well etched spacer | |
| JP2007281280A (ja) | 半導体装置およびその製造方法 | |
| KR102287682B1 (ko) | 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 | |
| US11024708B1 (en) | Semiconductor device and method for manufacturing the same | |
| CN103632943A (zh) | 半导体器件制造方法 | |
| CN103531454B (zh) | 半导体器件制造方法 | |
| CN103531476B (zh) | 半导体器件制造方法 | |
| CN104167359A (zh) | 半导体器件制造方法 | |
| CN107045981B (zh) | 半导体结构的形成方法 | |
| US8728948B2 (en) | Method of manufacturing semiconductor device | |
| CN103531459B (zh) | 半导体器件制造方法 | |
| TWI802866B (zh) | 半導體元件及其形成方法 | |
| US20200273992A1 (en) | Method for gate stack formation and etching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |