JPH0239469A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0239469A JPH0239469A JP19042988A JP19042988A JPH0239469A JP H0239469 A JPH0239469 A JP H0239469A JP 19042988 A JP19042988 A JP 19042988A JP 19042988 A JP19042988 A JP 19042988A JP H0239469 A JPH0239469 A JP H0239469A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- layer
- contact hole
- buried
- alloying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000002844 melting Methods 0.000 claims abstract description 8
- 150000002736 metal compounds Chemical class 0.000 claims abstract description 4
- 230000008018 melting Effects 0.000 claims abstract 4
- 229910052721 tungsten Inorganic materials 0.000 abstract description 17
- 239000010937 tungsten Substances 0.000 abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 13
- 238000005275 alloying Methods 0.000 abstract description 11
- -1 tungsten nitride Chemical class 0.000 abstract description 4
- 238000005121 nitriding Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 16
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に集積回路の電極構造に
関する。
関する。
従来、この種の集積回路の電極構造は、第３図（ａ）示
す様に、半導体基板３１上に形成された絶縁膜３２によ
り形成されたフンタクトホールにアルミニウム３３によ
る電極配線を形成して構成されてきた。しかし、高密度
化の要請により、コンタクトホールが１μｍ２程度に微
細化される様になり、コンタクトホールの７スペクト比
が１より大キくすることにより、アルミニウム配線のコ
ンタクトホール段部での被覆率が低下し、電極の信頼性
を低下させる問題が生じた。この問題の解決法としては
、第３図（ｂ）に示す如く、コンタクトホールの段部に
傾きを設けて被覆率を改善する方法が提案されている。
す様に、半導体基板３１上に形成された絶縁膜３２によ
り形成されたフンタクトホールにアルミニウム３３によ
る電極配線を形成して構成されてきた。しかし、高密度
化の要請により、コンタクトホールが１μｍ２程度に微
細化される様になり、コンタクトホールの７スペクト比
が１より大キくすることにより、アルミニウム配線のコ
ンタクトホール段部での被覆率が低下し、電極の信頼性
を低下させる問題が生じた。この問題の解決法としては
、第３図（ｂ）に示す如く、コンタクトホールの段部に
傾きを設けて被覆率を改善する方法が提案されている。
この方法は、コンタクトホール段部における被覆率を改
善するのに有効である。しかし、コンタクトホールのテ
ーパ部により、レイアウト上のコンタクトホールの面積
が増大するために高集積化が困難となる。別の方法は、
第３図（Ｃ）に示す様に、コンタクトホール内゛にタン
グステン３４゛又はタングステンシリサイドを選択的に
埋込み、その上部にアルミニウム配線３３を形成する方
法であるにの方法は、被覆率の改善及び、高集積化が達
成できる。しかしながら、この方法では、アルミニウム
配線形成後に４５０℃〜５５０℃で行われるアロイ時に
、タングステンが埋込み金属に用いられた場合はアルミ
ニウムとタングステンとの金属間反応が生じる。
善するのに有効である。しかし、コンタクトホールのテ
ーパ部により、レイアウト上のコンタクトホールの面積
が増大するために高集積化が困難となる。別の方法は、
第３図（Ｃ）に示す様に、コンタクトホール内゛にタン
グステン３４゛又はタングステンシリサイドを選択的に
埋込み、その上部にアルミニウム配線３３を形成する方
法であるにの方法は、被覆率の改善及び、高集積化が達
成できる。しかしながら、この方法では、アルミニウム
配線形成後に４５０℃〜５５０℃で行われるアロイ時に
、タングステンが埋込み金属に用いられた場合はアルミ
ニウムとタングステンとの金属間反応が生じる。
又タングステンシリサイドの場合には、半導体基板表面
よりシリコンがアルミニウム配線中へ移送されることに
より、コンタクト抵抗の増大が生じたり、浅い接合のリ
ーク電流の増大が生じるために、アロイ前の電極構造や
電気特性に著しい変化が発生する。
よりシリコンがアルミニウム配線中へ移送されることに
より、コンタクト抵抗の増大が生じたり、浅い接合のリ
ーク電流の増大が生じるために、アロイ前の電極構造や
電気特性に著しい変化が発生する。
上述した従来のコンタクト部にテーパーを形成した構造
では、コンタクト部の上端面を下端面より大きく形成す
る必要があるために高集積化が実現できない欠点がある
。また、埋込み型コンタクトでは単層のタングステン又
はタングステンシリサイドを埋込み金属として用いてい
るためアロイ時に埋込金属の上部や下部での構造に変化
が生じ、アロイ前の電極の電気的特性に比べ劣化が生じ
るという欠点がある。
では、コンタクト部の上端面を下端面より大きく形成す
る必要があるために高集積化が実現できない欠点がある
。また、埋込み型コンタクトでは単層のタングステン又
はタングステンシリサイドを埋込み金属として用いてい
るためアロイ時に埋込金属の上部や下部での構造に変化
が生じ、アロイ前の電極の電気的特性に比べ劣化が生じ
るという欠点がある。
本発明は、上記欠点を解決し、半導体基板と金属配線間
に良好な電極構造を有する半導体装置を提供することを
目的とする。
に良好な電極構造を有する半導体装置を提供することを
目的とする。
本発明の半導体装置は、半導体基板表面上の絶縁膜に形
成されたコンタクトホールと、該コンタクトホールに形
成された少なくとも２層以上の高融点金属または高融点
金属化合物からなる埋込層と、該埋込層の少くとも一部
と接触して形成された金属配線とを有している。
成されたコンタクトホールと、該コンタクトホールに形
成された少なくとも２層以上の高融点金属または高融点
金属化合物からなる埋込層と、該埋込層の少くとも一部
と接触して形成された金属配線とを有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の縦断面図である。半導
体基板１１上の絶縁膜１２にコンタクトホールが開口さ
れ、該コンタクトホールに選択的に埋込んでタングステ
ン層１３が形成されている。タングステン層１３を窒化
して形成したタングステン窒化層１４を介して絶縁膜１
２上にアルミニウム配線１５が形成される。
体基板１１上の絶縁膜１２にコンタクトホールが開口さ
れ、該コンタクトホールに選択的に埋込んでタングステ
ン層１３が形成されている。タングステン層１３を窒化
して形成したタングステン窒化層１４を介して絶縁膜１
２上にアルミニウム配線１５が形成される。
本実施例ではタングステン層１３どアルミニウム配線１
５間に窒化タングステン層１３が形成されていることに
より、アロイ時に両者間の反応・を防止できる。
５間に窒化タングステン層１３が形成されていることに
より、アロイ時に両者間の反応・を防止できる。
第２図は本発明の第２の実施例の縦断面図である。半導
体基板２１の絶縁膜２２に開口されたフンタクトホール
に窒化モリブデン層２３、モリブデンシリサイド２４お
よび窒化モリブデン層２５からなる埋込層が形成され、
その上にアルミニウム配線２６が形成されている。この
実施例では、埋込み金属であるモリブデンシリサイド層
２４の上部及び下部に窒化モリブデン２３．２５が形成
されていることにより、この窒化モリブデン層とアルミ
ニウム配線２６との接触面では第１の実施例と同様な効
果があり、かつ、窒化モリブデン層２３と半導体基板２
１との界面ではアロイ時に基板構成材料と埋込み金属と
の相互拡散によって生じる界面構造の劣化及び電気特性
の劣化が防止できる利点がある。
体基板２１の絶縁膜２２に開口されたフンタクトホール
に窒化モリブデン層２３、モリブデンシリサイド２４お
よび窒化モリブデン層２５からなる埋込層が形成され、
その上にアルミニウム配線２６が形成されている。この
実施例では、埋込み金属であるモリブデンシリサイド層
２４の上部及び下部に窒化モリブデン２３．２５が形成
されていることにより、この窒化モリブデン層とアルミ
ニウム配線２６との接触面では第１の実施例と同様な効
果があり、かつ、窒化モリブデン層２３と半導体基板２
１との界面ではアロイ時に基板構成材料と埋込み金属と
の相互拡散によって生じる界面構造の劣化及び電気特性
の劣化が防止できる利点がある。
以上説明した様に、本発明は、コンタクトホール埋込み
層を複数層からなる高融点金属あるいは高融点金属化合
物で形成することにより、アロイ時に上部配線であるア
ルミニウムと埋込み金属との反応および半導体基板と埋
込み金属との反応が防止できるために、アロイ後もアロ
イ前と同様な構造及び電気的特性が保持できる効果があ
る。
層を複数層からなる高融点金属あるいは高融点金属化合
物で形成することにより、アロイ時に上部配線であるア
ルミニウムと埋込み金属との反応および半導体基板と埋
込み金属との反応が防止できるために、アロイ後もアロ
イ前と同様な構造及び電気的特性が保持できる効果があ
る。
第１図は本発明の第１の実施例の縦断面図、第２図は本
発明の第２の実施例の縦断面図、第３図は従来例を示す
縦断面図である。 １１、２１．３１・・・・・・半導体基板、１２，２２
゜３２・・・・・・絶縁膜、１３．３４・・・・・・タ
ングステン、１４・・・・・・窒化タングステン、２３
．２５・・・・・・窒化モリブデン、２４・・・・・・
モリブデンシリサイド、１５゜２６．３３・・・・・・
アルミニウム。 代理人 弁理士 内 原 晋 半 ノ 図 早 図 牛 固
発明の第２の実施例の縦断面図、第３図は従来例を示す
縦断面図である。 １１、２１．３１・・・・・・半導体基板、１２，２２
゜３２・・・・・・絶縁膜、１３．３４・・・・・・タ
ングステン、１４・・・・・・窒化タングステン、２３
．２５・・・・・・窒化モリブデン、２４・・・・・・
モリブデンシリサイド、１５゜２６．３３・・・・・・
アルミニウム。 代理人 弁理士 内 原 晋 半 ノ 図 早 図 牛 固
Claims (1)
- 半導体基板上の絶縁膜に形成されたコンタクトホールと
、該コンタクトホールに形成された少くとも２層以上の
高融点金属、または高融点金属化合物からなる埋込層と
、該埋込層及び前記絶縁膜上に形成された金属配線とを
有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19042988A JPH0239469A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19042988A JPH0239469A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0239469A true JPH0239469A (ja) | 1990-02-08 |
Family
ID=16257982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19042988A Pending JPH0239469A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0239469A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872053A (en) * | 1994-12-29 | 1999-02-16 | Stmicroelectronics, Inc. | Method of forming an enlarged head on a plug to eliminate the enclosure requirement |
-
1988
- 1988-07-28 JP JP19042988A patent/JPH0239469A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872053A (en) * | 1994-12-29 | 1999-02-16 | Stmicroelectronics, Inc. | Method of forming an enlarged head on a plug to eliminate the enclosure requirement |
| US6794757B1 (en) * | 1994-12-29 | 2004-09-21 | Stmicroelectronics, Inc. | Structure and method of forming an enlarged head on a plug to eliminate the enclosure requirement |
| US7301238B2 (en) | 1994-12-29 | 2007-11-27 | Stmicroelectronics, Inc. | Structure and method of forming an enlarged head on a plug to eliminate the enclosure requirement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028367A (en) | Bonds pads equipped with heat dissipating rings and method for forming | |
| JP3955644B2 (ja) | 半導体接続構成体及び方法 | |
| JPH11354637A (ja) | 配線の接続構造及び配線の接続部の形成方法 | |
| US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
| JPH03220751A (ja) | インターレベル・コンタクトを製造する方法、および半導体構造 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JPH1092924A (ja) | 半導体装置及びその製造方法 | |
| JP3101248B2 (ja) | 金属−金属キャパシタを集積回路に組み込むための方法 | |
| JP3415387B2 (ja) | 半導体装置およびその製造方法 | |
| KR100295054B1 (ko) | 다층금속배선을갖는반도체소자및그제조방법 | |
| JPH0239469A (ja) | 半導体装置 | |
| JPH0283978A (ja) | 半導体装置 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JPH0587144B2 (ja) | ||
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP2925094B2 (ja) | 半導体装置の製造方法 | |
| KR100555452B1 (ko) | 콘택 저항을 감소시킬 수 있는 반도체장치의제조방법 | |
| KR100190074B1 (ko) | 금속배선층 구조 및 그 형성방법 | |
| JP3325628B2 (ja) | 半導体装置の製造方法 | |
| JPS6010751A (ja) | 半導体集積回路装置 | |
| JPH02275633A (ja) | 半導体集積回路 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH0445536A (ja) | 銅配線膜の形成方法 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPS63147346A (ja) | 半導体集積回路装置 |