JPH0445536A - 銅配線膜の形成方法 - Google Patents

銅配線膜の形成方法

Info

Publication number
JPH0445536A
JPH0445536A JP15484090A JP15484090A JPH0445536A JP H0445536 A JPH0445536 A JP H0445536A JP 15484090 A JP15484090 A JP 15484090A JP 15484090 A JP15484090 A JP 15484090A JP H0445536 A JPH0445536 A JP H0445536A
Authority
JP
Japan
Prior art keywords
film
copper
oxidation
thin film
copper thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15484090A
Other languages
English (en)
Other versions
JP3084727B2 (ja
Inventor
Keiji Shinohara
啓二 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP02154840A priority Critical patent/JP3084727B2/ja
Publication of JPH0445536A publication Critical patent/JPH0445536A/ja
Application granted granted Critical
Publication of JP3084727B2 publication Critical patent/JP3084727B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A、産業上の利用分野 B0発明の概要 C0従来技術 り1発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例[第1図、第2図] 発明の効果 (A、産業上の利用分野) 本発明は銅配線膜とその形成方法、特に配線膜となる銅
薄膜の酸化を防止することのできる銅配線膜とその形成
方法に関する。
(B、発明の概要) 本発明は、銅配線膜とその形成方法において、配線膜と
なる銅薄膜の酸化を防止して抵抗値の増大を防止するた
め、 銅薄膜とバリアメタルであるチタンオキシナイトライド
膜との間に酸素を含まない導電材料からなる酸化防止膜
を介在させ、 あるいは、銅薄膜の形成後大気に曝さないでその表面に
酸化防止膜を形成するものである。
(C,従来技術) LSI、VLS Iの集積度は高まる一方であり、それ
に伴う素子の微細化によって配線パターンのルールも小
さくなる一方であり、現在DRAM等のメモリの配線幅
は0.5μmになりつつあるが、メモリの記憶容量の増
大により将来は配線幅を0.35μmあるいはそれ以下
にすることが必要となる。
ところで、現在配線材料としてアルミニウムが使用され
ているが、アルミニウム配線の配線幅を0.5μm、0
.35μmというように狭くすると配線抵抗が無視でき
ない大きさになって(る。
そこで、線幅を狭(しても配線抵抗を所望値以下にする
には配線を厚(する必要があるが、配線を厚(すると配
線の断面のアスペクト比が太き(なり、配線の加工性が
悪くなる等種々の技術的問題が生じている。
そこで、最近注目を浴びているのは、例えば特開平1−
234578号公報に紹介されているように銅を配線材
料として使用することである。というのは、銅の比抵抗
は約1.4μΩ・cmと低く、アルミニウムのそれ(約
2.8μΩ・cm)の約2分の1であり、従って、同じ
線幅で形成した場合配線の厚さは銅を用いた方がアルミ
ニウムを用いたよりも薄くて済み、加工性が良好だから
である。 また、銅を用いた場合エレクトロマイグレー
ションがアルミニウムを用いた場合よりも少なく、信頼
性が高いという利点も注目される所以の一つである。
ところで、銅を配線材料として用いる場合においてもア
ルミニウムを配線材料として用いた場合と同様にシリコ
ン半導体基板との間に相互シンターという問題が生じ、
下地側にバリアメタル層を設ける必要がある。そこで、
コンタクトメタルとしてのチタンTi膜とその表面に形
成されたところのバリアメタルとしてのチタンオキシナ
イトライド膜とからなる二層構造のバリアメタル層を銅
薄膜の下地として設けることが検討されている。
(D、発明が解決しようとする問題点)ところで、銅に
は酸化され易(、表面が酸化されるとその表面の酸素が
銅の奥に徐々に進行して抵抗値が徐々に増大するという
問題がある。
元来、アルミニウムは酸化されると表面に薄いアルミナ
A l t Osが生じるが、このアルミナ膜が酸化の
進行を阻むので、アルミニウム全体が酸化されるという
ことは起きにくい、しかし、銅の場合、表面を酸化した
酸素はどんどん奥へ侵入する可能性を有しているので、
酸化についてはアルミニウムの場合よりも細かな配慮が
必要となるのである。
しかるに、それに対しての配慮が為されていないのが実
情である。そのため、形成した銅薄膜はその表面及び裏
面の両面から酸化される虞れがあった。というのは、銅
薄膜の裏面にはバリアメタルとして機能するチタンオキ
シナイトライドTi0N膜が直接接しており、そのチタ
ンオキシナイトライド膜中の酸素が銅薄膜にその裏面か
ら侵入すると共に、銅薄膜形成後半導体ウェハを銅薄膜
を形成したCVD装置あるいはスパッタ装置から取り出
して大気に曝したとき銅薄膜の表面が大気中の酸素によ
って酸化されるからである。
本発明はこのような問題点を解決すべく為されたもので
あり、銅薄膜の酸化を防止して抵抗値の増大を防止する
ことを目的とする。
(E、問題点を解決するための手段) 本発明銅配線膜は上記問題点を解決するため、銅薄膜と
バリアメタルであるチタンオキシナイトライド膜との間
に酸素を含まない導電材料からなる酸化防止膜を介在さ
せたことを特徴とする。
本発明銅配線膜の形成方法は、銅薄膜の形成後大気に曝
さないでその表面に酸化防止膜を形成することを特徴と
する。
(F、作用) 本発明銅配線膜によれば、銅薄膜とチタンオキシナイト
ライド膜との間に介在させた酸素を含まない導電材料か
らなる酸化防止膜によってチタンオキシナイトライド膜
中の酸素が銅薄膜中に侵入することを阻止することがで
きる。従って、銅薄膜の裏面側からの酸化を防止するこ
とができ、延いては銅薄膜の抵抗値の増大を防止するこ
とができる。
本発明銅配線膜の形成方法によれば、銅薄膜形成後大気
に曝す前に酸化防止膜を形成するので、酸化防止膜によ
って銅薄膜の表面側からの酸化を防止することができ、
延いては銅薄膜の抵抗値の増大を防止することができる
(G、実施例)[第1図、第2図] 以下、本発明銅配線膜とその形成方法を図示実施例に従
って詳細に説明する。
第1図は本発明銅配線膜の一つの実施例を示す断面図で
ある。
図面において、1は半導体基板、2は該半導体基板1の
表面部に選択的に形成された拡散層、3は絶縁膜、4は
該絶縁膜3に形成されたところの上記拡散層2を露出さ
せるコンタクトホールである。
5はバリアメタル層の最下層を成すところのコンタクト
メタルたるチタン(Ti)膜(厚さ例えば300人)で
ある、6は該チタン層5上に形成されたバリアメタルと
して機能するチタンオキシナイトライドTi0N膜(厚
さ例えば500〜1500人)であり、バリアメタル層
の中核を成す、即ち、後述する銅薄膜と半導体基板1と
の相互シンターはこのチタンオキシナイトライド膜6に
よって阻むことができるのである。
7はバリアメタル層の最上層を成すところの酸化防止膜
たるチタンTi膜(厚さ100〜500人)で、チタン
オキシナイトライド膜6中の酸素が後述する銅薄膜内に
侵入して銅薄膜を酸化するのを阻む役割を果すのである
このように、銅薄膜とチタンオキシナイトライド膜6と
の間に銅薄膜の酸化を防止するところの酸素を含まない
導電材料からなる酸化防止膜を設けたことが本銅配線膜
の特徴である。
該チタン膜7はチタンオキシナイトライド膜6中の酸素
が上層の銅薄膜へ侵入するのを防止するものであるが、
良好な導電性も有している。
尚、ある程度以上の導電性を有しさえすれば酸化防止膜
の材料は必ずしもチタンに限定されず、例えばチタンナ
イトライドTiNを用いても良−い。
8は上記チタンTiあるいはチタンナイトライドTiN
等からなる酸化防止膜7上に形成された銅薄膜で、膜厚
は例えば0.5〜1.0μm程度である。9は該銅薄膜
8の表面に形成された例えばチタンナイトライドTiN
からなる酸化防止膜で、1000〜2000人程度の膜
厚を有する。
上記酸化防止膜9は、第2図(A)、(B)に示すよう
に、銅薄膜8の形成後半導体ウェハ1を大気に曝すこと
な(銅薄膜8上に形成したものである。即ち、同図(A
)に示すように銅薄膜8をスパッタリングあるいはCV
Dにより形成すると、その後半導体ウェハ1をスパッタ
装置あるいはCVD装置から大気中に取り出すことなく
同図(B)に示すようにチタンナイトライドかうなる酸
化防止膜9を形成する。この酸化防止膜9の形成は、例
えば、TiNをターゲットとしてのスパッタにより、あ
るいはTiのN、によるアクティブスパッタにより行う
ことができる。そして、この酸化防止膜9の形成を終え
るとはじめて装置から半導体ウェハを大気に取り出すの
である。
このように酸化防止膜9を形成すると、半導体ウェハ1
を大気に取り出しても銅薄膜8の表面が酸化防止膜9に
より保護されるので酸化膜が形成されない。
ちなみに、特開昭64−71151号公報には銅配線膜
のバターニング後、PSG膜等で銅配線膜を保護する技
術が紹介されており、また、特開昭63−73645号
公報には銅配線膜のパターニング後バリアメタルで銅配
線膜を保護する技術が紹介されているが、しかし、これ
等の技術ではいずれも銅配線膜の形成後バターニング前
における銅薄膜の酸化を防止することができない、しか
し、本発明によれば、酸化防止膜9によってそれができ
るのである。
しかして、銅薄膜8の表面側からの大気による酸化は酸
化防止膜9によって阻むことができ、また、銅薄膜8の
裏面側からのチタンオキシナイトライド膜6中の酸素に
よる酸化は酸化防止膜7によって阻むことができるので
ある。従って、銅薄膜8が酸化によって抵抗値が徐々に
増大するのを防止することができる。
尚、チタンオキシナイトライド膜6と銅薄膜8との間に
介在させる酸化防止膜7の材料としてはチタンに代えて
チタンタングステンTiWあるいはチタンナイトライド
TiNを用いることができる。
また、銅薄膜8の表面に形成する酸化防止膜9の材料と
してはチタンナイトライドTiNが最適である。という
のは、銅薄膜8の酸化を防止できるだけでな(、銅薄膜
8形成後バターニングするためのレジスト膜の露光に際
して反射防止膜としての役割を果すからである。しかし
、銅薄膜9をチタンTiにより形成するようにしても良
いし、アモルファスシリコン、二酸化酸素Stow、シ
リコンナイトライドSiNあるいはタングステンWを用
いるようにしても良い。
(H,発明の効果) 以上に述べたように、本発明銅配線膜は、バリアメタル
となるチタンオキシナイトライド膜上に酸素を含まない
導電材料からなる酸化防止膜を介して銅薄膜を形成して
なることを特徴とするものである。
従って、本発明銅配線膜によれば、銅薄膜とチタンオキ
シナイトライド膜との間に介在させた酸素を含まない導
電材料からなる酸化防止膜によってチタンオキシナイト
ライド膜中の酸素が銅薄膜中に侵入することを阻止する
ことができる。依って、銅薄膜の裏面側からの酸化を防
止し、延いては銅薄膜の抵抗値の増大を防止することが
できる。
本発明銅配線膜の形成方法は、銅薄膜の形成後、大気に
曝すことな(銅薄膜の表面に酸化防止膜を形成すること
を特徴とするものである。
従って、本発明銅配線膜の形成方法によれば、銅薄膜形
成後大気に曝す前に酸化防止膜を形成するので、酸化防
止膜によって銅薄膜の表面側からの酸化を防止すること
ができ、延いては銅薄膜の抵抗値の増大を防止すること
ができる。
【図面の簡単な説明】
第1図は本発明銅配線膜の一つの実施例を示す断面図、
第2図(A)、(B)は第1図の銅配線膜の形成方法を
工程順に示す断面図である。 符号の説明 1・・・半導体基板、 6・・・チタンオキシナイトライド膜、7・・・酸化防
止膜、8・・・銅薄膜、9・・・酸化防止膜。 手続補正書 (自発) 平成 2年 9月 4日 平成2年特許願第154840号 2、発明の名称 銅配線膜とその形成方法 3、補正をする者 事件との関係 住所 東京部品j 名称 (218) 4、代理人 住所 東京都荒j

Claims (2)

    【特許請求の範囲】
  1. (1)バリアメタルとなるチタンオキシナイトライド膜
    上に酸素を含まない導電材料からなる酸化防止膜を介し
    て銅薄膜を形成してなることを特徴とする銅配線膜
  2. (2)銅薄膜の形成後、大気に曝すことなく銅薄膜の表
    面に酸化防止膜を形成することを特徴とする銅配線膜の
    形成方法
JP02154840A 1990-06-12 1990-06-12 銅配線膜の形成方法 Expired - Fee Related JP3084727B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02154840A JP3084727B2 (ja) 1990-06-12 1990-06-12 銅配線膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02154840A JP3084727B2 (ja) 1990-06-12 1990-06-12 銅配線膜の形成方法

Publications (2)

Publication Number Publication Date
JPH0445536A true JPH0445536A (ja) 1992-02-14
JP3084727B2 JP3084727B2 (ja) 2000-09-04

Family

ID=15593038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02154840A Expired - Fee Related JP3084727B2 (ja) 1990-06-12 1990-06-12 銅配線膜の形成方法

Country Status (1)

Country Link
JP (1) JP3084727B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466124B1 (en) 1999-04-08 2002-10-15 Nec Corporation Thin film resistor and method for forming the same
US6824825B2 (en) 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
JP2008200558A (ja) * 2007-02-16 2008-09-04 National Institute Of Advanced Industrial & Technology 化学気相析出法を用いた水素透過膜製造装置
CN113661571A (zh) * 2019-10-18 2021-11-16 富士电机株式会社 半导体装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466124B1 (en) 1999-04-08 2002-10-15 Nec Corporation Thin film resistor and method for forming the same
US6824825B2 (en) 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
JP2008200558A (ja) * 2007-02-16 2008-09-04 National Institute Of Advanced Industrial & Technology 化学気相析出法を用いた水素透過膜製造装置
CN113661571A (zh) * 2019-10-18 2021-11-16 富士电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP3084727B2 (ja) 2000-09-04

Similar Documents

Publication Publication Date Title
US7416974B2 (en) Method of manufacturing semiconductor device, and semiconductor device
JP3305211B2 (ja) 半導体装置及びその製造方法
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
JP3149846B2 (ja) 半導体装置及びその製造方法
JP3177968B2 (ja) 半導体装置及びその製造方法
JP2511892B2 (ja) 多層薄膜配線及びその形成方法
JP3104534B2 (ja) 半導体装置とその製法
JPH11330231A (ja) 金属被覆構造
JP3625652B2 (ja) 半導体装置の製造方法
JPH0445536A (ja) 銅配線膜の形成方法
JP3415081B2 (ja) 半導体装置及び半導体装置の製造方法
JP4221737B2 (ja) 金属配線製造方法
JP3123512B2 (ja) 半導体装置及びその製造方法
JPH0758110A (ja) 半導体装置
JP2772050B2 (ja) 多層配線構造体およびその製造方法
JP2000277608A (ja) 半導体装置の製造方法
JPH0239469A (ja) 半導体装置
JP3325628B2 (ja) 半導体装置の製造方法
JP2961544B2 (ja) 半導体集積回路装置
JP2890948B2 (ja) 半導体装置の製造方法
JPH0282623A (ja) 半導体集積回路装置
JPH11214513A (ja) 集積回路の配線構造と配線形成法
JPH05343531A (ja) 半導体装置及びその製造方法
JPH05129297A (ja) 半導体装置およびその製造方法
JP2002124567A (ja) 半導体集積回路の配線構造及び配線形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees