JP2002124567A - 半導体集積回路の配線構造及び配線形成方法 - Google Patents
半導体集積回路の配線構造及び配線形成方法Info
- Publication number
- JP2002124567A JP2002124567A JP2000317083A JP2000317083A JP2002124567A JP 2002124567 A JP2002124567 A JP 2002124567A JP 2000317083 A JP2000317083 A JP 2000317083A JP 2000317083 A JP2000317083 A JP 2000317083A JP 2002124567 A JP2002124567 A JP 2002124567A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- barrier metal
- metal layer
- thin film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】Ｃｕ拡散防止機能のバリア性を維持しつつ、よ
り低抵抗の半導体集積回路の配線構造及び配線形成方法
を提供する。 【解決手段】基板１１上の層間絶縁膜１２下層にコンタ
クト領域である拡散層１３が形成されている。この拡散
層１３が露出する開孔１４及び配線溝１５が形成されて
おり、主にＣｕ配線部材１６により配線材料が埋め込ま
れた構成となっている。図において、少なくとも層間絶
縁膜１２下層のコンタクト領域である拡散層１３に接触
するバリアメタル層ＢＭＴＬが形成されている。バリア
メタル層ＢＭＴＬはＴｉ／ＴｉＮ積層や、ＴａＮ、ＷＮ
その他様々考えられる。さらに、上記Ｃｕ配線部材１６
とバリアメタル層ＢＭＴＬの間にＡｌを含む薄膜１６１
が介在している。
り低抵抗の半導体集積回路の配線構造及び配線形成方法
を提供する。 【解決手段】基板１１上の層間絶縁膜１２下層にコンタ
クト領域である拡散層１３が形成されている。この拡散
層１３が露出する開孔１４及び配線溝１５が形成されて
おり、主にＣｕ配線部材１６により配線材料が埋め込ま
れた構成となっている。図において、少なくとも層間絶
縁膜１２下層のコンタクト領域である拡散層１３に接触
するバリアメタル層ＢＭＴＬが形成されている。バリア
メタル層ＢＭＴＬはＴｉ／ＴｉＮ積層や、ＴａＮ、ＷＮ
その他様々考えられる。さらに、上記Ｃｕ配線部材１６
とバリアメタル層ＢＭＴＬの間にＡｌを含む薄膜１６１
が介在している。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に高集積化、微細化に対応可能な低抵抗の半導体
集積回路の配線構造及び配線形成方法に関する。
り、特に高集積化、微細化に対応可能な低抵抗の半導体
集積回路の配線構造及び配線形成方法に関する。
【０００２】
【従来の技術】半導体装置において、ＩＣの近年の小型
化、高集積化、高速動作に伴ない、アルミニウム配線材
料の代って低抵抗の銅配線材料が実用化されるようにな
ってきた。銅配線材料による加工の困難性は、配線材料
埋め込み及び化学的機械的研磨（ＣＭＰ）技術を含むダ
マシン法などの技術によって解消されている。
化、高集積化、高速動作に伴ない、アルミニウム配線材
料の代って低抵抗の銅配線材料が実用化されるようにな
ってきた。銅配線材料による加工の困難性は、配線材料
埋め込み及び化学的機械的研磨（ＣＭＰ）技術を含むダ
マシン法などの技術によって解消されている。
【０００３】例えば、リソグラフィ技術を用いて層間絶
縁膜を選択的に開口し、コンタクト領域を露出させる。
コンタクト領域と共に配線領域となる溝を形成してもよ
い。その後、コンタクト領域にＴｉ／ＴｉＮ積層、Ｔａ
Ｎ、ＷＮなどのバリアメタル層材料をスパッタ法により
被覆する。次に、銅配線材料を埋め込む。これには、Ｃ
ｕのシード層のスパッタ及び電解メッキ法によるＣｕの
堆積が一般的である。これにより、コンタクト領域及び
配線領域となる溝を含む領域上に銅配線材料が堆積され
る。その後、化学的機械的研磨（ＣＭＰ）技術により、
コンタクト領域及び配線領域となる溝のみに銅配線材料
を埋め込んだ形に加工する。
縁膜を選択的に開口し、コンタクト領域を露出させる。
コンタクト領域と共に配線領域となる溝を形成してもよ
い。その後、コンタクト領域にＴｉ／ＴｉＮ積層、Ｔａ
Ｎ、ＷＮなどのバリアメタル層材料をスパッタ法により
被覆する。次に、銅配線材料を埋め込む。これには、Ｃ
ｕのシード層のスパッタ及び電解メッキ法によるＣｕの
堆積が一般的である。これにより、コンタクト領域及び
配線領域となる溝を含む領域上に銅配線材料が堆積され
る。その後、化学的機械的研磨（ＣＭＰ）技術により、
コンタクト領域及び配線領域となる溝のみに銅配線材料
を埋め込んだ形に加工する。
【０００４】
【発明が解決しようとする課題】上記構成では、銅配線
材料の下地に適当な厚みを有するバリアメタル層を被覆
し、コンタクト領域へのＣｕの拡散を防止している。し
かしながら、近年の微細化に伴ない、銅配線材料より高
抵抗のバリアメタル層は、いっそうの薄膜化が要求され
ている。バリアメタル層の薄膜化を進めると、Ｃｕ拡散
防止機能が低下しコンタクト領域の信頼性の低下を招く
ため、現状ではさらなる薄膜化は困難である。
材料の下地に適当な厚みを有するバリアメタル層を被覆
し、コンタクト領域へのＣｕの拡散を防止している。し
かしながら、近年の微細化に伴ない、銅配線材料より高
抵抗のバリアメタル層は、いっそうの薄膜化が要求され
ている。バリアメタル層の薄膜化を進めると、Ｃｕ拡散
防止機能が低下しコンタクト領域の信頼性の低下を招く
ため、現状ではさらなる薄膜化は困難である。
【０００５】本発明は上記のような事情を考慮してなさ
れたもので、Ｃｕ拡散防止機能のバリア性を維持しつ
つ、より低抵抗の半導体集積回路の配線構造及び配線形
成方法を提供しようとするものである。
れたもので、Ｃｕ拡散防止機能のバリア性を維持しつ
つ、より低抵抗の半導体集積回路の配線構造及び配線形
成方法を提供しようとするものである。
【０００６】
【課題を解決するための手段】本発明に係る半導体集積
回路の配線構造は、Ｃｕを主成分としたＣｕ配線部材に
より配線材料が構成される多層配線に関し、下層のコン
タクト領域とのバリアメタル層と、前記Ｃｕ配線部材と
前記バリアメタル層の間に介在したＡｌを含む薄膜とを
具備したことを特徴とする。
回路の配線構造は、Ｃｕを主成分としたＣｕ配線部材に
より配線材料が構成される多層配線に関し、下層のコン
タクト領域とのバリアメタル層と、前記Ｃｕ配線部材と
前記バリアメタル層の間に介在したＡｌを含む薄膜とを
具備したことを特徴とする。
【０００７】上記本発明に係る半導体集積回路の配線構
造によれば、Ｃｕ配線部材とバリアメタル層の間にＡｌ
を含む薄膜を介在させる。Ａｌはバリアメタル層と比べ
て低抵抗でありＣｕと合金を作りやすい。これにより、
バリアメタル層が薄くてもＣｕの拡散は抑制される。な
お、上記薄膜はＡｌ−Ｃｕ合金を含むことを特徴とす
る。
造によれば、Ｃｕ配線部材とバリアメタル層の間にＡｌ
を含む薄膜を介在させる。Ａｌはバリアメタル層と比べ
て低抵抗でありＣｕと合金を作りやすい。これにより、
バリアメタル層が薄くてもＣｕの拡散は抑制される。な
お、上記薄膜はＡｌ−Ｃｕ合金を含むことを特徴とす
る。
【０００８】本発明に係る半導体集積回路の配線形成方
法は、Ｃｕを主成分としたＣｕ配線部材により配線材料
が構成される多層配線の形成に関し、少なくとも層間絶
縁膜を選択的に除去し下層のコンタクト領域を露出させ
る工程と、少なくとも前記コンタクト領域にバリアメタ
ル層を被覆する工程と、前記バリアメタル層上にＡｌを
含む薄膜を被覆する工程と、前記薄膜上に前記Ｃｕ配線
部材を堆積し、前記コンタクト領域上方をＣｕ配線部材
で覆う工程とを具備したことを特徴とする。
法は、Ｃｕを主成分としたＣｕ配線部材により配線材料
が構成される多層配線の形成に関し、少なくとも層間絶
縁膜を選択的に除去し下層のコンタクト領域を露出させ
る工程と、少なくとも前記コンタクト領域にバリアメタ
ル層を被覆する工程と、前記バリアメタル層上にＡｌを
含む薄膜を被覆する工程と、前記薄膜上に前記Ｃｕ配線
部材を堆積し、前記コンタクト領域上方をＣｕ配線部材
で覆う工程とを具備したことを特徴とする。
【０００９】本発明に係るより好ましい実施態様として
の半導体集積回路の配線形成方法は、Ｃｕを主成分とし
たＣｕ配線部材により配線材料が構成される多層配線の
形成に関し、層間絶縁膜を選択的に除去し下層のコンタ
クト領域を露出させると共に溝状の配線領域を形成する
工程と、少なくとも前記層間絶縁膜上の配線領域及び前
記コンタクト領域にバリアメタル層を被覆する工程と、
前記バリアメタル層上にＡｌを含む薄膜を被覆する工程
と、前記薄膜上に前記Ｃｕ配線部材を堆積し、前記コン
タクト領域及び配線領域上をＣｕ配線部材で埋め込む工
程と、前記Ｃｕ配線部材の加工工程とを具備したことを
特徴とする。
の半導体集積回路の配線形成方法は、Ｃｕを主成分とし
たＣｕ配線部材により配線材料が構成される多層配線の
形成に関し、層間絶縁膜を選択的に除去し下層のコンタ
クト領域を露出させると共に溝状の配線領域を形成する
工程と、少なくとも前記層間絶縁膜上の配線領域及び前
記コンタクト領域にバリアメタル層を被覆する工程と、
前記バリアメタル層上にＡｌを含む薄膜を被覆する工程
と、前記薄膜上に前記Ｃｕ配線部材を堆積し、前記コン
タクト領域及び配線領域上をＣｕ配線部材で埋め込む工
程と、前記Ｃｕ配線部材の加工工程とを具備したことを
特徴とする。
【００１０】上記本発明に係る各々の半導体集積回路の
配線形成方法によれば、バリアメタル層上にＣｕ配線部
材を形成する前にまずＡｌを含む薄膜を被覆する。Ａｌ
はバリアメタル層と比べて低抵抗でありＣｕと合金を作
りやすい。これにより、バリアメタル層が薄くてもＣｕ
の拡散は抑制される。なお、上記薄膜の被覆はＡｌ−Ｃ
ｕ合金の被覆を含むことを特徴とする。
配線形成方法によれば、バリアメタル層上にＣｕ配線部
材を形成する前にまずＡｌを含む薄膜を被覆する。Ａｌ
はバリアメタル層と比べて低抵抗でありＣｕと合金を作
りやすい。これにより、バリアメタル層が薄くてもＣｕ
の拡散は抑制される。なお、上記薄膜の被覆はＡｌ−Ｃ
ｕ合金の被覆を含むことを特徴とする。
【００１１】
【発明の実施の形態】図１は、本発明の一実施形態に係
る半導体集積回路の配線構造を示す断面図である。半導
体集積化回路内の素子（図示せず）に繋がる拡散層１３
上において、Ｃｕを主成分としたＣｕ配線部材１６によ
り配線材料が構成される多層配線のうちの所定層部分を
示している。
る半導体集積回路の配線構造を示す断面図である。半導
体集積化回路内の素子（図示せず）に繋がる拡散層１３
上において、Ｃｕを主成分としたＣｕ配線部材１６によ
り配線材料が構成される多層配線のうちの所定層部分を
示している。
【００１２】基板１１上の層間絶縁膜１２下層にコンタ
クト領域である拡散層１３が形成されている。この拡散
層１３が露出する開孔１４及び配線溝１５が形成されて
おり、主にＣｕ配線部材１６により配線材料が埋め込ま
れた構成となっている。
クト領域である拡散層１３が形成されている。この拡散
層１３が露出する開孔１４及び配線溝１５が形成されて
おり、主にＣｕ配線部材１６により配線材料が埋め込ま
れた構成となっている。
【００１３】図１において、少なくとも層間絶縁膜１２
下層のコンタクト領域である拡散層１３に接触するバリ
アメタル層ＢＭＴＬが形成されている。バリアメタル層
ＢＭＴＬはＴｉ／ＴｉＮ積層や、ＴａＮ、ＷＮその他様
々考えられる。さらに、上記Ｃｕ配線部材１６とバリア
メタル層ＢＭＴＬの間にＡｌを含む薄膜１６１が介在し
ている。
下層のコンタクト領域である拡散層１３に接触するバリ
アメタル層ＢＭＴＬが形成されている。バリアメタル層
ＢＭＴＬはＴｉ／ＴｉＮ積層や、ＴａＮ、ＷＮその他様
々考えられる。さらに、上記Ｃｕ配線部材１６とバリア
メタル層ＢＭＴＬの間にＡｌを含む薄膜１６１が介在し
ている。
【００１４】上記Ａｌを含む薄膜１６１に関し、Ａｌは
バリアメタル層ＢＭＴＬと比べて低抵抗であり、かつＣ
ｕと合金を作りやすい。これにより、バリアメタル層Ｂ
ＭＴＬを低抵抗化のために薄くしてもＣｕの拡散は抑制
される。なお、上記薄膜１６１はＡｌ−Ｃｕ合金を含
む。
バリアメタル層ＢＭＴＬと比べて低抵抗であり、かつＣ
ｕと合金を作りやすい。これにより、バリアメタル層Ｂ
ＭＴＬを低抵抗化のために薄くしてもＣｕの拡散は抑制
される。なお、上記薄膜１６１はＡｌ−Ｃｕ合金を含
む。
【００１５】上記実施形態の構成によれば、微細化した
配線デザインに対し、配線の抵抗を大きく上昇させるこ
となく、かつ良好なＣｕ拡散防止機能を保つことができ
る。これにより、信頼性を維持しつつ、低消費電力、高
速動作に寄与する微細な配線構造が実現できる。
配線デザインに対し、配線の抵抗を大きく上昇させるこ
となく、かつ良好なＣｕ拡散防止機能を保つことができ
る。これにより、信頼性を維持しつつ、低消費電力、高
速動作に寄与する微細な配線構造が実現できる。
【００１６】図２及び図３は、それぞれ図１の配線形成
方法を工程順に示す断面図である。図２に示すように、
半導体集積化回路の形成される基板１１上の層間絶縁膜
１２を選択的にエッチング加工し、開孔１４により下層
のコンタクト領域となる拡散層１３を露出させる。この
とき、溝状の配線領域（配線溝１５）を同時に形成して
もよい。そのためには、図示しないが、コンタクト領域
をパターニングした窒化膜などのエッチングマスクを層
間絶縁膜１２中に形成しておく。その他の方法として、
別のリソグラフィ工程で配線溝１５を形成してもよい。
方法を工程順に示す断面図である。図２に示すように、
半導体集積化回路の形成される基板１１上の層間絶縁膜
１２を選択的にエッチング加工し、開孔１４により下層
のコンタクト領域となる拡散層１３を露出させる。この
とき、溝状の配線領域（配線溝１５）を同時に形成して
もよい。そのためには、図示しないが、コンタクト領域
をパターニングした窒化膜などのエッチングマスクを層
間絶縁膜１２中に形成しておく。その他の方法として、
別のリソグラフィ工程で配線溝１５を形成してもよい。
【００１７】次に、図３に示すように、ＣＶＤ（Chemic
al Vapor Deposition ）法やスパッタ法などのＰＶＤ
（Physical Vapor Deposition ）の技術を用い、少なく
とも層間絶縁膜１２上の配線溝１５及び拡散層１３にバ
リアメタル層ＢＭＴＬを従来に比べ相当量薄く被覆す
る。その後、ＣＶＤ法によりバリアメタル層ＢＭＴＬ上
にＡｌを数十ｎｍ被覆する（Ａｌを含む薄膜１６１の形
成）。
al Vapor Deposition ）法やスパッタ法などのＰＶＤ
（Physical Vapor Deposition ）の技術を用い、少なく
とも層間絶縁膜１２上の配線溝１５及び拡散層１３にバ
リアメタル層ＢＭＴＬを従来に比べ相当量薄く被覆す
る。その後、ＣＶＤ法によりバリアメタル層ＢＭＴＬ上
にＡｌを数十ｎｍ被覆する（Ａｌを含む薄膜１６１の形
成）。
【００１８】上記構成上において、Ｃｕのシード層のス
パッタ及び電解メッキ法によるＣｕの堆積が行われる。
その他ＰＶＤやＣＶＤの技術を用いてもよい。これによ
り、拡散層１３上方及び配線溝１５の領域上に銅配線材
料（Ｃｕ配線部材１６）が堆積される。その後、化学的
機械的研磨（ＣＭＰ）技術により、コンタクト領域及び
配線領域となる溝のみに銅配線材料を埋め込んだ形に加
工すれば、前記図１のような配線構造が達成される。
パッタ及び電解メッキ法によるＣｕの堆積が行われる。
その他ＰＶＤやＣＶＤの技術を用いてもよい。これによ
り、拡散層１３上方及び配線溝１５の領域上に銅配線材
料（Ｃｕ配線部材１６）が堆積される。その後、化学的
機械的研磨（ＣＭＰ）技術により、コンタクト領域及び
配線領域となる溝のみに銅配線材料を埋め込んだ形に加
工すれば、前記図１のような配線構造が達成される。
【００１９】上記実施形態の方法によれば、バリアメタ
ル層ＢＭＴＬ上にＣｕ配線部材１６を形成する前にまず
Ａｌを含む薄膜１６１を被覆する。Ａｌはバリアメタル
層ＢＭＴＬと比べて低抵抗でありＣｕと合金を作りやす
い。これにより、バリアメタル層ＢＭＴＬが薄くてもＣ
ｕの拡散は抑制される。
ル層ＢＭＴＬ上にＣｕ配線部材１６を形成する前にまず
Ａｌを含む薄膜１６１を被覆する。Ａｌはバリアメタル
層ＢＭＴＬと比べて低抵抗でありＣｕと合金を作りやす
い。これにより、バリアメタル層ＢＭＴＬが薄くてもＣ
ｕの拡散は抑制される。
【００２０】図４は、図３の変形例を示す断面図であ
る。前記図３では、バリアメタル層ＢＭＴＬ上にＡｌを
被覆したが、この図４では、ＰＶＤ法によって、Ｃｕ−
Ａｌ膜（Ｃｕx Ａｌy-x の組成）を被覆する（Ａｌを含
む薄膜１６１の形成）。その後は、上記と同様プロセス
により、拡散層１３上方及び配線溝１５の領域上に銅配
線材料（Ｃｕ配線部材１６）を堆積する。その後、化学
的機械的研磨（ＣＭＰ）技術により、不要部分が除去さ
れて前記図１のような配線構造が達成される。
る。前記図３では、バリアメタル層ＢＭＴＬ上にＡｌを
被覆したが、この図４では、ＰＶＤ法によって、Ｃｕ−
Ａｌ膜（Ｃｕx Ａｌy-x の組成）を被覆する（Ａｌを含
む薄膜１６１の形成）。その後は、上記と同様プロセス
により、拡散層１３上方及び配線溝１５の領域上に銅配
線材料（Ｃｕ配線部材１６）を堆積する。その後、化学
的機械的研磨（ＣＭＰ）技術により、不要部分が除去さ
れて前記図１のような配線構造が達成される。
【００２１】上記Ａｌを含む薄膜１６１に関し、Ｃｕ−
Ａｌ膜はバリアメタル層ＢＭＴＬと比べて低抵抗であ
り、かつＣｕと合金を作りやすい。これにより、バリア
メタル層ＢＭＴＬを低抵抗化のために薄くしてもＣｕの
拡散は十分に抑制される。
Ａｌ膜はバリアメタル層ＢＭＴＬと比べて低抵抗であ
り、かつＣｕと合金を作りやすい。これにより、バリア
メタル層ＢＭＴＬを低抵抗化のために薄くしてもＣｕの
拡散は十分に抑制される。
【００２２】このような各実施形態によれば、抵抗の高
いバリアメタルは薄くしつつ、Ａｌ−Ｃｕ合金による低
抵抗金属層を介在させることにより、Ｃｕ配線における
拡散防止機能を十分発揮できる構成とした。これによ
り、微細化した配線デザインに対し、配線の抵抗を大き
く上昇させることなく、高信頼性、低消費電力、高速動
作に寄与する微細な配線構造が実現できる。
いバリアメタルは薄くしつつ、Ａｌ−Ｃｕ合金による低
抵抗金属層を介在させることにより、Ｃｕ配線における
拡散防止機能を十分発揮できる構成とした。これによ
り、微細化した配線デザインに対し、配線の抵抗を大き
く上昇させることなく、高信頼性、低消費電力、高速動
作に寄与する微細な配線構造が実現できる。
【００２３】
【発明の効果】以上説明したように本発明によれば、バ
リアメタル層上にＣｕ配線部材を形成する前に、バリア
メタル層に比べて低抵抗のＡｌを含む薄膜を被覆する。
ＡｌとＣｕの合金によって、Ｃｕの拡散は抑制されるよ
うになるのでバリアメタル層が薄くても高信頼性が維持
できる。この結果、Ｃｕ拡散防止機能のバリア性を維持
しつつ、より低抵抗の半導体集積回路の配線構造及び配
線形成方法を提供することができる。
リアメタル層上にＣｕ配線部材を形成する前に、バリア
メタル層に比べて低抵抗のＡｌを含む薄膜を被覆する。
ＡｌとＣｕの合金によって、Ｃｕの拡散は抑制されるよ
うになるのでバリアメタル層が薄くても高信頼性が維持
できる。この結果、Ｃｕ拡散防止機能のバリア性を維持
しつつ、より低抵抗の半導体集積回路の配線構造及び配
線形成方法を提供することができる。
【図１】本発明の一実施形態に係る半導体集積回路の配
線構造を示す断面図である。
線構造を示す断面図である。
【図２】図１の配線形成方法を工程順に示す第１の断面
図である。
図である。
【図３】図１の配線形成方法を工程順に示す第２の断面
図である。
図である。
【図４】図３の変形例を示す断面図である。
１１…基板 １２…層間絶縁膜 １３…拡散層 １４…開孔 １５…配線溝 １６…Ｃｕ配線部材 １６１…Ａｌを含む薄膜 ＢＭＴＬ…バリアメタル
フロントページの続き Ｆターム(参考） 4M104 BB14 BB32 BB33 CC01 DD16 DD33 DD37 DD43 FF18 FF22 HH04 HH15 5F033 HH08 HH09 HH11 HH18 HH32 HH33 HH34 JJ08 JJ09 JJ11 JJ18 JJ32 JJ33 JJ34 KK01 MM02 MM08 MM12 MM13 NN06 NN07 PP06 PP14 PP15 PP27 QQ09 QQ37 QQ48 RR06 XX09 XX28
Claims (5)
- 【請求項１】 Ｃｕを主成分としたＣｕ配線部材により
配線材料が構成される多層配線に関し、 下層のコンタクト領域とのバリアメタル層と、 前記Ｃｕ配線部材と前記バリアメタル層の間に介在した
Ａｌを含む薄膜と、を具備したことを特徴とする半導体
集積回路の配線構造。 - 【請求項２】 前記薄膜はＡｌ−Ｃｕ合金を含むことを
特徴とする請求項1記載の半導体集積回路の配線構造。 - 【請求項３】 Ｃｕを主成分としたＣｕ配線部材により
配線材料が構成される多層配線の形成に関し、 少なくとも層間絶縁膜を選択的に除去し下層のコンタク
ト領域を露出させる工程と、 少なくとも前記コンタクト領域にバリアメタル層を被覆
する工程と、 前記バリアメタル層上にＡｌを含む薄膜を被覆する工程
と、 前記薄膜上に前記Ｃｕ配線部材を堆積し、前記コンタク
ト領域上方をＣｕ配線部材で覆う工程と、を具備したこ
とを特徴とする半導体集積回路の配線形成方法。 - 【請求項４】 Ｃｕを主成分としたＣｕ配線部材により
配線材料が構成される多層配線の形成に関し、 層間絶縁膜を選択的に除去し下層のコンタクト領域を露
出させると共に溝状の配線領域を形成する工程と、 少なくとも前記層間絶縁膜上の配線領域及び前記コンタ
クト領域にバリアメタル層を被覆する工程と、 前記バリアメタル層上にＡｌを含む薄膜を被覆する工程
と、 前記薄膜上に前記Ｃｕ配線部材を堆積し、前記コンタク
ト領域及び配線領域上をＣｕ配線部材で埋め込む工程
と、 前記Ｃｕ配線部材の加工工程と、 を具備したことを特徴とする半導体集積回路の配線形成
方法。 - 【請求項５】 前記薄膜の被覆はＡｌ−Ｃｕ合金の被覆
を含むことを特徴とする請求項３または４記載の半導体
集積回路の配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317083A JP2002124567A (ja) | 2000-10-17 | 2000-10-17 | 半導体集積回路の配線構造及び配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317083A JP2002124567A (ja) | 2000-10-17 | 2000-10-17 | 半導体集積回路の配線構造及び配線形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007253524A Division JP2008010896A (ja) | 2007-09-28 | 2007-09-28 | 半導体集積回路の配線構造及び配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124567A true JP2002124567A (ja) | 2002-04-26 |
Family
ID=18795932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000317083A Pending JP2002124567A (ja) | 2000-10-17 | 2000-10-17 | 半導体集積回路の配線構造及び配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002124567A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458164B1 (ko) * | 2002-03-20 | 2004-11-26 | 학교법인 포항공과대학교 | 탄탈을 포함하는 오믹 전극 및 이를 형성하기 위한 적층구조와 반도체 소자 및 이들의 제조 방법 |
| US7902062B2 (en) | 2002-11-23 | 2011-03-08 | Infineon Technologies Ag | Electrodepositing a metal in integrated circuit applications |
-
2000
- 2000-10-17 JP JP2000317083A patent/JP2002124567A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458164B1 (ko) * | 2002-03-20 | 2004-11-26 | 학교법인 포항공과대학교 | 탄탈을 포함하는 오믹 전극 및 이를 형성하기 위한 적층구조와 반도체 소자 및 이들의 제조 방법 |
| US7902062B2 (en) | 2002-11-23 | 2011-03-08 | Infineon Technologies Ag | Electrodepositing a metal in integrated circuit applications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| US6972254B1 (en) | Manufacturing a conformal atomic liner layer in an integrated circuit interconnect | |
| KR100387255B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| US6787460B2 (en) | Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed | |
| EP0798778A2 (en) | Method of manufacturing a semiconductor device of multilayer wire structure | |
| JP2003124313A (ja) | 半導体装置およびその製造方法 | |
| TW200805563A (en) | Process for producing semiconductor integrated circuit device | |
| US6555461B1 (en) | Method of forming low resistance barrier on low k interconnect | |
| JP2511892B2 (ja) | 多層薄膜配線及びその形成方法 | |
| TW200400590A (en) | Method for forming copper metal line in semiconductor device | |
| JPH11330231A (ja) | 金属被覆構造 | |
| US6261946B1 (en) | Method for forming semiconductor seed layers by high bias deposition | |
| US20070023868A1 (en) | Method of forming copper metal line and semiconductor device including the same | |
| EP1330842B1 (en) | Low temperature hillock suppression method in integrated circuit interconnects | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| JP2004031866A (ja) | 半導体集積回路装置 | |
| JP2002124567A (ja) | 半導体集積回路の配線構造及び配線形成方法 | |
| JP3415081B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20040077421A (ko) | 반도체 장치의 금속배선 형성 방법 | |
| JP2008010896A (ja) | 半導体集積回路の配線構造及び配線形成方法 | |
| JP2000323568A (ja) | 半導体装置およびその製造方法 | |
| US20050020059A1 (en) | Method for forming aluminum-containing interconnect | |
| JP2001351918A (ja) | 半導体装置およびその製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |