JP2000323568A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000323568A JP2000323568A JP11130002A JP13000299A JP2000323568A JP 2000323568 A JP2000323568 A JP 2000323568A JP 11130002 A JP11130002 A JP 11130002A JP 13000299 A JP13000299 A JP 13000299A JP 2000323568 A JP2000323568 A JP 2000323568A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layer
- semiconductor device
- via hole
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 バリアメタル膜を備えている配線層の高性能
化および高信頼度化ができる半導体装置およびその製造
方法を提供する。 【解決手段】 半導体基板（基板）上の絶縁膜に配線層
用溝１８とその下部にバィアホール１９が形成されてお
り、配線層用溝１８およびバィアホール１９に埋め込ま
れているバリアメタル膜２０と配線用金属層２１，２２
からなる配線層が形成されており、バィアホール１９の
下部にバリアメタル膜２０が形成されていないものであ
る。
化および高信頼度化ができる半導体装置およびその製造
方法を提供する。 【解決手段】 半導体基板（基板）上の絶縁膜に配線層
用溝１８とその下部にバィアホール１９が形成されてお
り、配線層用溝１８およびバィアホール１９に埋め込ま
れているバリアメタル膜２０と配線用金属層２１，２２
からなる配線層が形成されており、バィアホール１９の
下部にバリアメタル膜２０が形成されていないものであ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、バリアメタル膜を備えてい
る配線層の高性能化および高信頼度化ができる半導体装
置およびその製造方法に関するものである。
その製造方法に関し、特に、バリアメタル膜を備えてい
る配線層の高性能化および高信頼度化ができる半導体装
置およびその製造方法に関するものである。
【０００２】
【従来の技術】ところで、本発明者は、半導体装置の製
造方法について検討した。以下は、本発明者によって検
討された技術であり、その概要は次のとおりである。
造方法について検討した。以下は、本発明者によって検
討された技術であり、その概要は次のとおりである。
【０００３】すなわち、半導体装置における配線層の製
造方法において、酸化シリコン膜などからなる層間絶縁
膜などの絶縁膜に溝を形成し、その溝にタンタル（Ｔ
ａ）膜などからなるバリアメタル膜と銅（Ｃｕ）層など
からなる配線用金属層とからなる配線層（ダマシン配線
層またはデュアルダマシン配線層と称されている配線層
の態様が含まれている配線層）を形成している場合があ
る。
造方法において、酸化シリコン膜などからなる層間絶縁
膜などの絶縁膜に溝を形成し、その溝にタンタル（Ｔ
ａ）膜などからなるバリアメタル膜と銅（Ｃｕ）層など
からなる配線用金属層とからなる配線層（ダマシン配線
層またはデュアルダマシン配線層と称されている配線層
の態様が含まれている配線層）を形成している場合があ
る。
【０００４】この場合、タンタル膜などからなるバリア
メタル膜とその表面に形成されている銅層などからなる
配線用金属層をＣＭＰ（chemical mechanical polishin
g 、化学機械研磨）装置を用いたＣＭＰ法を使用して、
不要な領域の配線用金属層とその裏面のバリアメタル膜
を研磨して、ダマシン配線層またはデュアルダマシン配
線層としてのパターン化された配線層を形成する製造工
程が使用されている。
メタル膜とその表面に形成されている銅層などからなる
配線用金属層をＣＭＰ（chemical mechanical polishin
g 、化学機械研磨）装置を用いたＣＭＰ法を使用して、
不要な領域の配線用金属層とその裏面のバリアメタル膜
を研磨して、ダマシン配線層またはデュアルダマシン配
線層としてのパターン化された配線層を形成する製造工
程が使用されている。
【０００５】また、ＬＳＩ（Large Scale Integrated C
ircuit）の微細化および高集積化が進むにつれて、配線
層の電気抵抗による信号の遅延が大きな問題となってい
る。その対策の一つとして、配線層の材料をアルミニウ
ム（Ａｌ）から銅に変更して配線抵抗を低減することが
行われている。銅はアルミニウムより比抵抗が低く、ま
たエルクトロマイグレーション耐性が優れている。
ircuit）の微細化および高集積化が進むにつれて、配線
層の電気抵抗による信号の遅延が大きな問題となってい
る。その対策の一つとして、配線層の材料をアルミニウ
ム（Ａｌ）から銅に変更して配線抵抗を低減することが
行われている。銅はアルミニウムより比抵抗が低く、ま
たエルクトロマイグレーション耐性が優れている。
【０００６】しかしながら、銅層からなる配線層は、絶
縁膜への銅拡散を防止するためのバリアメタル膜が必要
となっている。バリアメタル膜としては、チタンナイト
ライド（ＴｉＮ）、タンタル（Ｔａ）、タンタルナイト
ライド（ＴａＮ）、タングステンナイトライド（ＷＮ）
などを材料としている膜が使用されている。
縁膜への銅拡散を防止するためのバリアメタル膜が必要
となっている。バリアメタル膜としては、チタンナイト
ライド（ＴｉＮ）、タンタル（Ｔａ）、タンタルナイト
ライド（ＴａＮ）、タングステンナイトライド（ＷＮ）
などを材料としている膜が使用されている。
【０００７】なお、半導体装置における配線層の形成技
術について記載されている文献としては、例えば平成元
年１１月２日、（株）プレスジャーナル発行の「’９０
最新半導体プロセス技術」ｐ２６７〜ｐ２７３に記載さ
れているものがある。
術について記載されている文献としては、例えば平成元
年１１月２日、（株）プレスジャーナル発行の「’９０
最新半導体プロセス技術」ｐ２６７〜ｐ２７３に記載さ
れているものがある。
【０００８】
【発明が解決しようとする課題】ところが、前述した半
導体装置の製造方法において、銅層からなる配線層の配
線抵抗を低減させるためには、バリアメタル膜の薄膜化
が重要課題の一つとなっている。しかしながら、配線幅
が小さくなるほど抵抗の高いバリアメタル膜の薄膜化が
必要であり、一方ではバリアメタル膜のカバレジが劣化
し、バリア性を確保するためにバリアメタル膜の厚膜化
が必要となっている。
導体装置の製造方法において、銅層からなる配線層の配
線抵抗を低減させるためには、バリアメタル膜の薄膜化
が重要課題の一つとなっている。しかしながら、配線幅
が小さくなるほど抵抗の高いバリアメタル膜の薄膜化が
必要であり、一方ではバリアメタル膜のカバレジが劣化
し、バリア性を確保するためにバリアメタル膜の厚膜化
が必要となっている。
【０００９】その結果、このような相反する条件を両立
させなくてはならないといった問題が発生している。ま
た、配線層間（上下の配線層相の間）にバリアメタル膜
が存在している場合、そのバリアメタル膜が上下配線層
間のバィア（via 、ビアとも称されている）抵抗を増大
させるという問題点が発生している。この場合、このバ
ィア抵抗は、バリアメタル膜の比抵抗と膜厚に大きく影
響されている。
させなくてはならないといった問題が発生している。ま
た、配線層間（上下の配線層相の間）にバリアメタル膜
が存在している場合、そのバリアメタル膜が上下配線層
間のバィア（via 、ビアとも称されている）抵抗を増大
させるという問題点が発生している。この場合、このバ
ィア抵抗は、バリアメタル膜の比抵抗と膜厚に大きく影
響されている。
【００１０】また、前述した半導体装置の製造方法にお
いて、配線層としての銅層を溝に埋め込んだ後に、ＣＭ
Ｐ法を使用して、銅層の研磨を行う際に、銅層からなる
配線層がオーバ研磨され、層間絶縁膜に比べて後退量が
大きくなるため、凹状のディッシングが発生するという
問題点が発生している。
いて、配線層としての銅層を溝に埋め込んだ後に、ＣＭ
Ｐ法を使用して、銅層の研磨を行う際に、銅層からなる
配線層がオーバ研磨され、層間絶縁膜に比べて後退量が
大きくなるため、凹状のディッシングが発生するという
問題点が発生している。
【００１１】さらに、銅層からなる配線層が密着してい
るようなパターンにおいて、広い領域で凹状になるエロ
ージョンが発生するという問題点が発生している。
るようなパターンにおいて、広い領域で凹状になるエロ
ージョンが発生するという問題点が発生している。
【００１２】したがって、前述した半導体装置の製造方
法において、前述したディッシングやエロージョンは、
平坦化を阻害するだけでなく、配線層間あるいは配線層
間のショートや断線が出現するための原因となっている
ことにより、高性能でしかも高信頼度の配線層を形成す
るための問題点が発生している。
法において、前述したディッシングやエロージョンは、
平坦化を阻害するだけでなく、配線層間あるいは配線層
間のショートや断線が出現するための原因となっている
ことにより、高性能でしかも高信頼度の配線層を形成す
るための問題点が発生している。
【００１３】本発明の目的は、バリアメタル膜を備えて
いる配線層の高性能化および高信頼度化ができる半導体
装置およびその製造方法を提供することにある。
いる配線層の高性能化および高信頼度化ができる半導体
装置およびその製造方法を提供することにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１６】すなわち、（１）．本発明の半導体装置
は、基板上の絶縁膜に配線層用溝とその下部にバィアホ
ールが形成されており、配線層用溝およびバィアホール
に埋め込まれているバリアメタル膜と配線用金属層から
なる配線層が形成されており、バィアホールの下部にバ
リアメタル膜が形成されていないものである。
は、基板上の絶縁膜に配線層用溝とその下部にバィアホ
ールが形成されており、配線層用溝およびバィアホール
に埋め込まれているバリアメタル膜と配線用金属層から
なる配線層が形成されており、バィアホールの下部にバ
リアメタル膜が形成されていないものである。
【００１７】（２）．本発明の半導体装置の製造方法
は、基板上の絶縁膜に配線層用溝とその下部にバィアホ
ールを形成する工程と、基板上にバリアメタル膜を堆積
した後、選択エッチング技術を使用して、絶縁膜に形成
されている配線層用溝とその下部のバィアホールの側壁
部以外のバィアホールの下部などのバリアメタル膜を取
り除く工程と、配線層用溝とその下部のバィアホールに
配線用金属層を埋め込む工程とを有するものである。
は、基板上の絶縁膜に配線層用溝とその下部にバィアホ
ールを形成する工程と、基板上にバリアメタル膜を堆積
した後、選択エッチング技術を使用して、絶縁膜に形成
されている配線層用溝とその下部のバィアホールの側壁
部以外のバィアホールの下部などのバリアメタル膜を取
り除く工程と、配線層用溝とその下部のバィアホールに
配線用金属層を埋め込む工程とを有するものである。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
【００１９】（実施の形態１）図１〜図６は、本発明の
実施の形態１である半導体装置の製造工程を示す概略断
面図である。本実施の形態の半導体装置の製造方法の特
徴は、基板上の絶縁膜に形成されている配線層用溝とそ
の下部にバィアホールに埋め込まれているバリアメタル
膜と配線用金属層からなる配線層の製造方法であり、そ
れ以外の半導体装置の製造方法は、種々の態様を適用す
ることができる。同図を用いて、本実施の形態の半導体
装置およびその製造方法を具体的に説明する。
実施の形態１である半導体装置の製造工程を示す概略断
面図である。本実施の形態の半導体装置の製造方法の特
徴は、基板上の絶縁膜に形成されている配線層用溝とそ
の下部にバィアホールに埋め込まれているバリアメタル
膜と配線用金属層からなる配線層の製造方法であり、そ
れ以外の半導体装置の製造方法は、種々の態様を適用す
ることができる。同図を用いて、本実施の形態の半導体
装置およびその製造方法を具体的に説明する。
【００２０】まず、図１に示すように、例えば単結晶シ
リコンからなるｐ型の半導体基板（基板）１を用意し、
先行技術などの種々の技術を使用して、ＭＯＳＦＥＴを
形成する。
リコンからなるｐ型の半導体基板（基板）１を用意し、
先行技術などの種々の技術を使用して、ＭＯＳＦＥＴを
形成する。
【００２１】すなわち、例えばｐ型の単結晶シリコンか
らなる半導体基板（基板）１を用意し、その半導体基板
１の表面の選択的な領域に、酸化シリコン膜などからな
る素子分離用絶縁膜２を形成する。
らなる半導体基板（基板）１を用意し、その半導体基板
１の表面の選択的な領域に、酸化シリコン膜などからな
る素子分離用絶縁膜２を形成する。
【００２２】次に、半導体基板１の表面に例えば酸化シ
リコン膜などからなるゲート絶縁膜３を形成した後、導
電性の多結晶シリコン膜からなるゲート電極４を堆積す
る。その後、リソグラフィ技術と選択エッチング技術と
を使用して、ゲート電極４などのパターンを形成した
後、ゲート電極４の側壁に、酸化シリコン膜などからな
るサイドウォールスペーサ５を形成する。
リコン膜などからなるゲート絶縁膜３を形成した後、導
電性の多結晶シリコン膜からなるゲート電極４を堆積す
る。その後、リソグラフィ技術と選択エッチング技術と
を使用して、ゲート電極４などのパターンを形成した
後、ゲート電極４の側壁に、酸化シリコン膜などからな
るサイドウォールスペーサ５を形成する。
【００２３】その後、半導体基板１に例えばリン（Ｐ）
などのｎ型の不純物をイオン注入し、熱拡散してＭＯＳ
ＦＥＴのソースおよびドレインとなるｎ型の半導体領域
６を形成する。次に、半導体基板１の上に絶縁膜７を形
成する。絶縁膜７は、例えば酸化シリコン膜をＣＶＤ
（Chemical Vapor Deposition ）法により形成した後、
表面研磨を行いその表面を平坦化処理することにより、
平坦化された絶縁膜７を形成する。平坦化処理は、絶縁
膜７の表面を例えばエッチバック法またはＣＭＰ（chem
ical mechanical polishing 、化学機械研磨）法などに
より平坦にする態様を採用することができる。その後、
リソグラフィ技術および選択エッチング技術を用いて、
絶縁膜７の選択的な領域にスルーホール（接続孔）を形
成した後、スルーホールに例えば導電性多結晶シリコン
またはタングステンなどの導電性材料を埋め込んで、ス
ルーホールにプラグ８を形成する。
などのｎ型の不純物をイオン注入し、熱拡散してＭＯＳ
ＦＥＴのソースおよびドレインとなるｎ型の半導体領域
６を形成する。次に、半導体基板１の上に絶縁膜７を形
成する。絶縁膜７は、例えば酸化シリコン膜をＣＶＤ
（Chemical Vapor Deposition ）法により形成した後、
表面研磨を行いその表面を平坦化処理することにより、
平坦化された絶縁膜７を形成する。平坦化処理は、絶縁
膜７の表面を例えばエッチバック法またはＣＭＰ（chem
ical mechanical polishing 、化学機械研磨）法などに
より平坦にする態様を採用することができる。その後、
リソグラフィ技術および選択エッチング技術を用いて、
絶縁膜７の選択的な領域にスルーホール（接続孔）を形
成した後、スルーホールに例えば導電性多結晶シリコン
またはタングステンなどの導電性材料を埋め込んで、ス
ルーホールにプラグ８を形成する。
【００２４】次に、半導体基板１の上に、例えば酸化シ
リコン膜からなる絶縁膜（１層目の絶縁膜）９をＣＶＤ
法を使用して形成した後、リソグラフィ技術とドライエ
ッチングなどの選択エッチング技術とを使用して、配線
層を配置する部分に配線層用溝を形成する。
リコン膜からなる絶縁膜（１層目の絶縁膜）９をＣＶＤ
法を使用して形成した後、リソグラフィ技術とドライエ
ッチングなどの選択エッチング技術とを使用して、配線
層を配置する部分に配線層用溝を形成する。
【００２５】その後、配線層用溝にチタン（Ｔｉ）など
からなるバリアメタル膜１０と銅（Ｃｕ）などからなる
配線用金属層１１からなる１層目の配線層１２を形成す
る。
からなるバリアメタル膜１０と銅（Ｃｕ）などからなる
配線用金属層１１からなる１層目の配線層１２を形成す
る。
【００２６】次に、図２〜図６を用いて、本実施の形態
の半導体装置の製造方法の特徴である製造工程を説明す
る。この場合、図２〜図６に示されている図は、図１に
おける１層目の配線層１２およびその近傍の領域とその
上に形成される絶縁膜および配線層などを拡大して示さ
れている図である。
の半導体装置の製造方法の特徴である製造工程を説明す
る。この場合、図２〜図６に示されている図は、図１に
おける１層目の配線層１２およびその近傍の領域とその
上に形成される絶縁膜および配線層などを拡大して示さ
れている図である。
【００２７】まず、図２に示すように、半導体基板（基
板）１の上に２層目の絶縁膜（層間絶縁膜）形成した
後、その絶縁膜に配線層用溝とその下部にバィアホール
を形成する作業を行う。
板）１の上に２層目の絶縁膜（層間絶縁膜）形成した
後、その絶縁膜に配線層用溝とその下部にバィアホール
を形成する作業を行う。
【００２８】すなわち、半導体基板１の上に、ＣＶＤ法
を使用して、薄膜の窒化シリコン膜１３を堆積した後、
窒化シリコン膜１３の上に、ＣＶＤ法を使用して、酸化
シリコン膜１４を堆積する。その後、酸化シリコン膜１
４の上に、ＣＶＤ法を使用して薄膜の窒化シリコン膜１
５を堆積した後、窒化シリコン膜１５の上に、ＣＶＤ法
を使用して、酸化シリコン膜１６を堆積する。
を使用して、薄膜の窒化シリコン膜１３を堆積した後、
窒化シリコン膜１３の上に、ＣＶＤ法を使用して、酸化
シリコン膜１４を堆積する。その後、酸化シリコン膜１
４の上に、ＣＶＤ法を使用して薄膜の窒化シリコン膜１
５を堆積した後、窒化シリコン膜１５の上に、ＣＶＤ法
を使用して、酸化シリコン膜１６を堆積する。
【００２９】次に、酸化シリコン膜１６の上に、例えば
タンタル（Ｔａ）などのタンタル系からなるバリアメタ
ル膜１７を形成した後、リソグラフィ技術と選択エッチ
ング技術とを使用して、バリアメタル膜１７の選択的な
領域に孔を形成する。
タンタル（Ｔａ）などのタンタル系からなるバリアメタ
ル膜１７を形成した後、リソグラフィ技術と選択エッチ
ング技術とを使用して、バリアメタル膜１７の選択的な
領域に孔を形成する。
【００３０】その後、バリアメタル膜１７をマスクとし
て、２層目の絶縁膜（層間絶縁膜であり、薄膜の窒化シ
リコン膜１３と酸化シリコン膜１４と薄膜の窒化シリコ
ン膜１５と酸化シリコン膜１６とからなる絶縁膜）を選
択エッチング技術を使用して、配線層用溝１８とその下
部にバィアホール（via hole、ビアホールとも称されて
いるものであり、スルーホール的なホールである）１９
を形成する。
て、２層目の絶縁膜（層間絶縁膜であり、薄膜の窒化シ
リコン膜１３と酸化シリコン膜１４と薄膜の窒化シリコ
ン膜１５と酸化シリコン膜１６とからなる絶縁膜）を選
択エッチング技術を使用して、配線層用溝１８とその下
部にバィアホール（via hole、ビアホールとも称されて
いるものであり、スルーホール的なホールである）１９
を形成する。
【００３１】次に、半導体基板１の上に、例えばチタン
系のチタンナイトライド（ＴｉＮ）からなるバリアメタ
ル膜２０を堆積する。
系のチタンナイトライド（ＴｉＮ）からなるバリアメタ
ル膜２０を堆積する。
【００３２】この場合、本実施の形態のバリアメタル膜
２０は、チタン（Ｔｉ）、タングステン（Ｗ）またはチ
タンナイトライド（ＴｉＮ）、タングステンナイトライ
ド（ＷＮ）あるいはチタンを主成分とする金属膜または
タングステンを主成分とする金属膜とされている。
２０は、チタン（Ｔｉ）、タングステン（Ｗ）またはチ
タンナイトライド（ＴｉＮ）、タングステンナイトライ
ド（ＷＮ）あるいはチタンを主成分とする金属膜または
タングステンを主成分とする金属膜とされている。
【００３３】次に、図３に示すように、エッチバック法
を使用して、バリアメタル膜２０をエッチバックして、
バィアホール１９の下部および絶縁膜の表面などのバリ
アメタル膜２０を取り除いて、配線層用溝１８とその下
部のバィアホール１９の側壁のみにサイドウォール用の
バリアメタル膜２０のパターンを形成する。
を使用して、バリアメタル膜２０をエッチバックして、
バィアホール１９の下部および絶縁膜の表面などのバリ
アメタル膜２０を取り除いて、配線層用溝１８とその下
部のバィアホール１９の側壁のみにサイドウォール用の
バリアメタル膜２０のパターンを形成する。
【００３４】この場合、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０のパターンを形成し、バィアホール１９の
下部のバリアメタル膜２０を取り除いた工程を有するこ
とが、本実施の形態の半導体装置の製造方法の特徴とさ
れている。
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０のパターンを形成し、バィアホール１９の
下部のバリアメタル膜２０を取り除いた工程を有するこ
とが、本実施の形態の半導体装置の製造方法の特徴とさ
れている。
【００３５】次に、図４に示すように、半導体基板１の
上に、ＣＶＤ法またはスパッタリング法を使用して、例
えば銅層からなるシード層用の配線用金属層２１を形成
する。
上に、ＣＶＤ法またはスパッタリング法を使用して、例
えば銅層からなるシード層用の配線用金属層２１を形成
する。
【００３６】この場合、例えば銅層からなるシード層用
の配線用金属層２１は、配線層用溝１８およびその下部
のバィアホール１９の側壁に薄膜の配線用金属層２１が
形成されるためのものである。
の配線用金属層２１は、配線層用溝１８およびその下部
のバィアホール１９の側壁に薄膜の配線用金属層２１が
形成されるためのものである。
【００３７】また、配線用金属層２１は、配線層用溝１
８の下部のバィアホール１９の下部にバリアメタル膜２
０が形成されていないことにより、下層の配線層１２の
表面に形成することができる。
８の下部のバィアホール１９の下部にバリアメタル膜２
０が形成されていないことにより、下層の配線層１２の
表面に形成することができる。
【００３８】その後、図５に示すように半導体基板１の
上に、メッキ法を使用して、例えば銅層からなる配線用
金属層２２を形成し、配線用金属層２２を配線層用溝１
８およびその下部のバィアホール１９に埋め込む作業を
行う。
上に、メッキ法を使用して、例えば銅層からなる配線用
金属層２２を形成し、配線用金属層２２を配線層用溝１
８およびその下部のバィアホール１９に埋め込む作業を
行う。
【００３９】次に、図６に示すように、ＣＭＰ法を使用
して、２層目の層間絶縁膜としての絶縁膜の上の配線用
金属層２２と配線用金属層２１とバリアメタル膜２０を
研磨して、取り除く作業を行う。
して、２層目の層間絶縁膜としての絶縁膜の上の配線用
金属層２２と配線用金属層２１とバリアメタル膜２０を
研磨して、取り除く作業を行う。
【００４０】その後、設計仕様に応じて、前述した２層
目の層間絶縁膜としての絶縁膜および２層目の配線層と
してのバリアメタル膜２０および配線用金属層２１，２
２を形成する製造方法を適用して、半導体基板１の上
に、３層目の層間絶縁膜としての絶縁膜と、３層目の配
線層を形成する。また、前述した製造工程を繰り返し使
用して多層配線層を必要に応じて形成した後、パシベー
ション膜を形成して、本実施の形態の半導体装置の製造
工程を終了する。
目の層間絶縁膜としての絶縁膜および２層目の配線層と
してのバリアメタル膜２０および配線用金属層２１，２
２を形成する製造方法を適用して、半導体基板１の上
に、３層目の層間絶縁膜としての絶縁膜と、３層目の配
線層を形成する。また、前述した製造工程を繰り返し使
用して多層配線層を必要に応じて形成した後、パシベー
ション膜を形成して、本実施の形態の半導体装置の製造
工程を終了する。
【００４１】前述した本実施の形態の半導体装置および
その製造方法によれば、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０のパターンを形成し、バィアホール１９の
下部のバリアメタル膜２０を取り除いた工程を有するこ
とにより、配線層用溝１８とその下部のバィアホール１
９とに埋め込まれた例えば銅からなる配線用金属層２
１，２２がその下部の下層の配線層１２の表面に形成す
ることができるので、配線層用溝１８とその下部のバィ
アホール１９とに埋め込まれた例えば銅からなる配線用
金属層２１，２２がその下部の下層の配線層１２の表面
に直にコンタクトをとることができた状態とすることが
できる。
その製造方法によれば、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０のパターンを形成し、バィアホール１９の
下部のバリアメタル膜２０を取り除いた工程を有するこ
とにより、配線層用溝１８とその下部のバィアホール１
９とに埋め込まれた例えば銅からなる配線用金属層２
１，２２がその下部の下層の配線層１２の表面に形成す
ることができるので、配線層用溝１８とその下部のバィ
アホール１９とに埋め込まれた例えば銅からなる配線用
金属層２１，２２がその下部の下層の配線層１２の表面
に直にコンタクトをとることができた状態とすることが
できる。
【００４２】したがって、本発明者の検討の結果、配線
用金属層２１，２２としての銅層の比抵抗は１. ７μΩ
・cmであり、バリアメタル膜２０としてのチタンナイト
ライド（ＴｉＮ）の比抵抗は１００μΩ・cmであり、バ
ィアホール１９の径が０. ２４μm であり、バィアホー
ル１９の深さが０. ４μm である場合、チタンナイトラ
イドからなるバリアメタル膜２０の膜厚を２０μm とす
る場合、バィア抵抗（Ｒvia ＝ＲCu）が０. ２３Ωとな
ることにより、従来の構造のバィアホール１９の下部に
チタンナイトライドからなるバリアメタル膜２０が存在
する場合のバィア抵抗（Ｒvia ＝ＲCu＋ＲTIN ）が０.
６６Ωとなるので、本実施の形態の半導体装置のバィア
抵抗を従来のバィア抵抗よりも１／３程度に低減化する
ことができる。また、バリアメタル膜２０の膜厚が厚い
場合あるいはバリアメタル膜の比抵抗が高い場合には、
本実施の形態の半導体装置のバィア抵抗を従来のバィア
抵抗よりも大幅に低減化することができる。
用金属層２１，２２としての銅層の比抵抗は１. ７μΩ
・cmであり、バリアメタル膜２０としてのチタンナイト
ライド（ＴｉＮ）の比抵抗は１００μΩ・cmであり、バ
ィアホール１９の径が０. ２４μm であり、バィアホー
ル１９の深さが０. ４μm である場合、チタンナイトラ
イドからなるバリアメタル膜２０の膜厚を２０μm とす
る場合、バィア抵抗（Ｒvia ＝ＲCu）が０. ２３Ωとな
ることにより、従来の構造のバィアホール１９の下部に
チタンナイトライドからなるバリアメタル膜２０が存在
する場合のバィア抵抗（Ｒvia ＝ＲCu＋ＲTIN ）が０.
６６Ωとなるので、本実施の形態の半導体装置のバィア
抵抗を従来のバィア抵抗よりも１／３程度に低減化する
ことができる。また、バリアメタル膜２０の膜厚が厚い
場合あるいはバリアメタル膜の比抵抗が高い場合には、
本実施の形態の半導体装置のバィア抵抗を従来のバィア
抵抗よりも大幅に低減化することができる。
【００４３】その結果、本実施の形態の半導体装置およ
びその製造方法によれば、バィア抵抗を大幅に低減化す
ることができることにより、バリアメタル膜２０を備え
ている配線層を有する半導体装置の高速動作ができた
り、配線層の抵抗を小さくできたり、エレクロトマイグ
レーション耐性などの信頼性を高くすることができるの
で、バリアメタル膜２０を備えている配線層を有する半
導体装置の高性能化および高信頼度化ができる。
びその製造方法によれば、バィア抵抗を大幅に低減化す
ることができることにより、バリアメタル膜２０を備え
ている配線層を有する半導体装置の高速動作ができた
り、配線層の抵抗を小さくできたり、エレクロトマイグ
レーション耐性などの信頼性を高くすることができるの
で、バリアメタル膜２０を備えている配線層を有する半
導体装置の高性能化および高信頼度化ができる。
【００４４】本実施の形態の半導体装置の製造方法によ
れば、配線層用溝１８とその下部のバィアホール１９の
側壁のみにサイドウォール用のバリアメタル膜２０のパ
ターンを形成し、例えば銅からなる配線用金属層２１，
２２がその下部の下層の配線層１２の表面に直にコンタ
クトをとることができる状態で、配線層用溝１８とその
下部のバィアホール１９とに例えば銅からなる配線用金
属層２１，２２を埋め込む工程を行った後に、ＣＭＰ法
を使用して、絶縁膜の上の不要な配線用金属層２１，２
２を取り除く工程を行っていることにより、ディッシン
グおよびエロージョンを極めて低減化することができ、
設計仕様に応じて、ディッシングおよびエロージョンを
防止することができるので、バリアメタル膜２０を備え
ている配線層を高い製造歩留りをもって形成することが
できると共に高性能で高信頼度の半導体装置を製造する
ことができる。
れば、配線層用溝１８とその下部のバィアホール１９の
側壁のみにサイドウォール用のバリアメタル膜２０のパ
ターンを形成し、例えば銅からなる配線用金属層２１，
２２がその下部の下層の配線層１２の表面に直にコンタ
クトをとることができる状態で、配線層用溝１８とその
下部のバィアホール１９とに例えば銅からなる配線用金
属層２１，２２を埋め込む工程を行った後に、ＣＭＰ法
を使用して、絶縁膜の上の不要な配線用金属層２１，２
２を取り除く工程を行っていることにより、ディッシン
グおよびエロージョンを極めて低減化することができ、
設計仕様に応じて、ディッシングおよびエロージョンを
防止することができるので、バリアメタル膜２０を備え
ている配線層を高い製造歩留りをもって形成することが
できると共に高性能で高信頼度の半導体装置を製造する
ことができる。
【００４５】本実施の形態の半導体装置の製造方法によ
れば、配線層用溝１８とその下部のバィアホール１９の
側壁のみにサイドウォール用のバリアメタル膜２０のパ
ターンを形成し、その後、メッキ法を使用して、配線層
用溝１８とその下部のバィアホール１９に例えば銅から
なる配線用金属層２２を埋め込む工程を行っていること
により、配線層用溝１８とその下部のバィアホール１９
に例えば銅からなる配線用金属層２２を優れた状態で埋
め込むことができるので、バリアメタル膜２０を備えて
いる配線層を高い製造歩留りをもって形成することがで
きると共に高性能で高信頼度の半導体装置を製造するこ
とができる。
れば、配線層用溝１８とその下部のバィアホール１９の
側壁のみにサイドウォール用のバリアメタル膜２０のパ
ターンを形成し、その後、メッキ法を使用して、配線層
用溝１８とその下部のバィアホール１９に例えば銅から
なる配線用金属層２２を埋め込む工程を行っていること
により、配線層用溝１８とその下部のバィアホール１９
に例えば銅からなる配線用金属層２２を優れた状態で埋
め込むことができるので、バリアメタル膜２０を備えて
いる配線層を高い製造歩留りをもって形成することがで
きると共に高性能で高信頼度の半導体装置を製造するこ
とができる。
【００４６】（実施の形態２）図７〜図１２は、本発明
の実施の形態２である半導体装置の製造工程を示す概略
断面図である。本実施の形態の半導体装置の製造方法の
特徴は、基板上の絶縁膜に形成されている配線層用溝と
その下部にバィアホールに埋め込まれているバリアメタ
ル膜と配線用金属層からなる配線層の製造方法であり、
それ以外の半導体装置の製造方法は、種々の態様を適用
することができる。同図を用いて、本実施の形態の半導
体装置およびその製造方法を具体的に説明する。
の実施の形態２である半導体装置の製造工程を示す概略
断面図である。本実施の形態の半導体装置の製造方法の
特徴は、基板上の絶縁膜に形成されている配線層用溝と
その下部にバィアホールに埋め込まれているバリアメタ
ル膜と配線用金属層からなる配線層の製造方法であり、
それ以外の半導体装置の製造方法は、種々の態様を適用
することができる。同図を用いて、本実施の形態の半導
体装置およびその製造方法を具体的に説明する。
【００４７】まず、図７に示すように、例えば単結晶シ
リコンからなるｐ型の半導体基板（基板）１を用意し、
先行技術などの種々の技術を使用して、ＭＯＳＦＥＴを
形成する。この場合、図１に示されている前述した実施
の形態１の半導体装置の製造工程と同様な製造工程を使
用している。
リコンからなるｐ型の半導体基板（基板）１を用意し、
先行技術などの種々の技術を使用して、ＭＯＳＦＥＴを
形成する。この場合、図１に示されている前述した実施
の形態１の半導体装置の製造工程と同様な製造工程を使
用している。
【００４８】次に、図８〜図１２を用いて、本実施の形
態の半導体装置の製造方法の特徴である製造工程を説明
する。この場合、図８〜図１２に示されている図は、図
１における１層目の配線層１２およびその近傍の領域と
その上に形成される絶縁膜および配線層などを拡大して
示されている図である。
態の半導体装置の製造方法の特徴である製造工程を説明
する。この場合、図８〜図１２に示されている図は、図
１における１層目の配線層１２およびその近傍の領域と
その上に形成される絶縁膜および配線層などを拡大して
示されている図である。
【００４９】まず、図８に示すように、前述した実施の
形態１の半導体装置の製造工程（図２に示されている製
造工程）と同様な製造工程を使用して、半導体基板（基
板）１の上に２層目の絶縁膜（層間絶縁膜）形成した
後、その絶縁膜の上にタンタル系からなるバリアメタル
膜１７のパターンを形成した後、バリアメタル膜１７を
マスクとして、２層目の絶縁膜（層間絶縁膜であり、薄
膜の窒化シリコン膜１３と酸化シリコン膜１４と薄膜の
窒化シリコン膜１５と酸化シリコン膜１６とからなる絶
縁膜）を選択エッチング技術を使用して、配線層用溝１
８とその下部にバィアホール１９を形成する。その後、
半導体基板１の上に、例えばチタン系のチタンナイトラ
イド（ＴｉＮ）からなるバリアメタル膜２０を堆積す
る。
形態１の半導体装置の製造工程（図２に示されている製
造工程）と同様な製造工程を使用して、半導体基板（基
板）１の上に２層目の絶縁膜（層間絶縁膜）形成した
後、その絶縁膜の上にタンタル系からなるバリアメタル
膜１７のパターンを形成した後、バリアメタル膜１７を
マスクとして、２層目の絶縁膜（層間絶縁膜であり、薄
膜の窒化シリコン膜１３と酸化シリコン膜１４と薄膜の
窒化シリコン膜１５と酸化シリコン膜１６とからなる絶
縁膜）を選択エッチング技術を使用して、配線層用溝１
８とその下部にバィアホール１９を形成する。その後、
半導体基板１の上に、例えばチタン系のチタンナイトラ
イド（ＴｉＮ）からなるバリアメタル膜２０を堆積す
る。
【００５０】この場合、本実施の形態のバリアメタル膜
２０は、チタン（Ｔｉ）、タングステン（Ｗ）またはチ
タンナイトライド（ＴｉＮ）、タングステンナイトライ
ド（ＷＮ）あるいはチタンを主成分とする金属膜または
タングステンを主成分とする金属膜とされている。
２０は、チタン（Ｔｉ）、タングステン（Ｗ）またはチ
タンナイトライド（ＴｉＮ）、タングステンナイトライ
ド（ＷＮ）あるいはチタンを主成分とする金属膜または
タングステンを主成分とする金属膜とされている。
【００５１】次に、図９に示すように、半導体基板１の
上に、ＣＶＤ法またはスパッタリング法を使用して、例
えば銅層からなるシード層用の配線用金属層２１を形成
する。
上に、ＣＶＤ法またはスパッタリング法を使用して、例
えば銅層からなるシード層用の配線用金属層２１を形成
する。
【００５２】この場合、例えば銅層からなるシード層用
の配線用金属層２１は、配線層用溝１８およびその下部
のバィアホール１９の側壁に薄膜の配線用金属層２１が
形成されるためのものである。
の配線用金属層２１は、配線層用溝１８およびその下部
のバィアホール１９の側壁に薄膜の配線用金属層２１が
形成されるためのものである。
【００５３】その後、図１０に示すように、配線用金属
層２１およびバリアメタル膜２０をエッチバックして、
バィアホール１９の下部および絶縁膜の表面などの配線
用金属層２１およびバリアメタル膜２０を取り除いて、
配線層用溝１８とその下部のバィアホール１９の側壁の
みにサイドウォール用の配線用金属層２１およびサイド
ウォール用のバリアメタル膜２０のパターンを形成す
る。
層２１およびバリアメタル膜２０をエッチバックして、
バィアホール１９の下部および絶縁膜の表面などの配線
用金属層２１およびバリアメタル膜２０を取り除いて、
配線層用溝１８とその下部のバィアホール１９の側壁の
みにサイドウォール用の配線用金属層２１およびサイド
ウォール用のバリアメタル膜２０のパターンを形成す
る。
【００５４】この場合、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０およびサイドウォール用の配線用金属層２
１のパターンを形成し、バィアホール１９の下部あるい
は表面のバリアメタル膜２０および配線用金属層２１を
取り除いた工程を有することが、本実施の形態の半導体
装置の製造方法の特徴とされている。
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０およびサイドウォール用の配線用金属層２
１のパターンを形成し、バィアホール１９の下部あるい
は表面のバリアメタル膜２０および配線用金属層２１を
取り除いた工程を有することが、本実施の形態の半導体
装置の製造方法の特徴とされている。
【００５５】次に、図１１に示すように、半導体基板１
の上の配線層用溝１８とその下部にバィアホール１９
に、メッキ法を使用して、例えば銅層からなる配線用金
属層２２を形成し、配線用金属層２２を配線層用溝１８
およびその下部のバィアホール１９に埋め込む作業を行
う。
の上の配線層用溝１８とその下部にバィアホール１９
に、メッキ法を使用して、例えば銅層からなる配線用金
属層２２を形成し、配線用金属層２２を配線層用溝１８
およびその下部のバィアホール１９に埋め込む作業を行
う。
【００５６】この場合、配線用金属層２２は、配線層用
溝１８の下部のバィアホール１９の下部にバリアメタル
膜２０が形成されていないことにより、下層の配線層１
２の表面に形成することができる。
溝１８の下部のバィアホール１９の下部にバリアメタル
膜２０が形成されていないことにより、下層の配線層１
２の表面に形成することができる。
【００５７】また、例えば銅層からなる配線用金属層２
２を、半導体基板１の上の配線層用溝１８とその下部に
バィアホール１９に選択的に埋め込むことができ、その
領域以外の絶縁膜の上にはタンタル（Ｔａ）系のバリア
メタル膜１７が形成されていることにより、メッキ法を
使用して形成された例えば銅層からなる配線用金属層２
２を絶縁膜の上に形成することを防止することができ
る。
２を、半導体基板１の上の配線層用溝１８とその下部に
バィアホール１９に選択的に埋め込むことができ、その
領域以外の絶縁膜の上にはタンタル（Ｔａ）系のバリア
メタル膜１７が形成されていることにより、メッキ法を
使用して形成された例えば銅層からなる配線用金属層２
２を絶縁膜の上に形成することを防止することができ
る。
【００５８】すなわち、メッキ法により形成される銅層
は、Ｔａ系のバリアメタル膜１７上には形成されにくい
ことを本発明者らの実験検討により明らかにしたもので
あり、本発明はこのような知見に基づく。
は、Ｔａ系のバリアメタル膜１７上には形成されにくい
ことを本発明者らの実験検討により明らかにしたもので
あり、本発明はこのような知見に基づく。
【００５９】なお、Ｔａ系のバリアメタル膜１７として
は、Ｔａ、窒化タンタル（ＴａＮ）、Ｔａを主成分とす
る金属膜を適用できる。
は、Ｔａ、窒化タンタル（ＴａＮ）、Ｔａを主成分とす
る金属膜を適用できる。
【００６０】次に、図１２に示すように、ＣＭＰ法を使
用して、配線層用溝１８の上の配線用金属層２２および
バリアメタル膜１７を研磨して、取り除く作業を行う。
用して、配線層用溝１８の上の配線用金属層２２および
バリアメタル膜１７を研磨して、取り除く作業を行う。
【００６１】その後、設計仕様に応じて、前述した２層
目の層間絶縁膜としての絶縁膜および２層目の配線層と
してのバリアメタル膜２０および配線用金属層２１，２
２を形成する製造方法を適用して、半導体基板１の上
に、３層目の層間絶縁膜としての絶縁膜と、３層目の配
線層を形成する。また、前述した製造工程を繰り返し使
用して多層配線層を必要に応じて形成した後、パシベー
ション膜を形成して、本実施の形態の半導体装置の製造
工程を終了する。
目の層間絶縁膜としての絶縁膜および２層目の配線層と
してのバリアメタル膜２０および配線用金属層２１，２
２を形成する製造方法を適用して、半導体基板１の上
に、３層目の層間絶縁膜としての絶縁膜と、３層目の配
線層を形成する。また、前述した製造工程を繰り返し使
用して多層配線層を必要に応じて形成した後、パシベー
ション膜を形成して、本実施の形態の半導体装置の製造
工程を終了する。
【００６２】前述した本実施の形態の半導体装置および
その製造方法によれば、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０のパターンを形成し、バィアホール１９の
下部のバリアメタル膜２０を取り除いた工程を有するこ
とにより、配線層用溝１８とその下部のバィアホール１
９とに埋め込まれた例えば銅からなる配線用金属層２２
がその下部の下層の配線層１２の表面に形成することが
できるので、配線層用溝１８とその下部のバィアホール
１９とに埋め込まれた例えば銅からなる配線用金属層２
２がその下部の下層の配線層１２の表面に直にコンタク
トをとることができた状態とすることができる。
その製造方法によれば、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０のパターンを形成し、バィアホール１９の
下部のバリアメタル膜２０を取り除いた工程を有するこ
とにより、配線層用溝１８とその下部のバィアホール１
９とに埋め込まれた例えば銅からなる配線用金属層２２
がその下部の下層の配線層１２の表面に形成することが
できるので、配線層用溝１８とその下部のバィアホール
１９とに埋め込まれた例えば銅からなる配線用金属層２
２がその下部の下層の配線層１２の表面に直にコンタク
トをとることができた状態とすることができる。
【００６３】その結果、本実施の形態の半導体装置およ
びその製造方法によれば、前述した実施の形態１の半導
体装置およびその製造方法の効果と同様な効果を得るこ
とができる。
びその製造方法によれば、前述した実施の形態１の半導
体装置およびその製造方法の効果と同様な効果を得るこ
とができる。
【００６４】本実施の形態の半導体装置の製造方法によ
れば、配線層用溝１８とその下部のバィアホール１９の
側壁のみにサイドウォール用のバリアメタル膜２０のパ
ターンを形成し、例えば銅からなる配線用金属層２２が
その下部の下層の配線層１２の表面に直にコンタクトを
とることができる状態で、配線層用溝１８とその下部の
バィアホール１９とに例えば銅からなる配線用金属層２
２を埋め込む工程を行った後に、ＣＭＰ法を使用して、
絶縁膜の上の不要な配線用金属層２２を取り除く工程を
行っていることにより、ディッシングおよびエロージョ
ンを極めて低減化することができ、設計仕様に応じて、
ディッシングおよびエロージョンを防止することができ
るので、バリアメタル膜２０を備えている配線層を高い
製造歩留りをもって形成することができると共に高性能
で高信頼度の半導体装置を製造することができる。
れば、配線層用溝１８とその下部のバィアホール１９の
側壁のみにサイドウォール用のバリアメタル膜２０のパ
ターンを形成し、例えば銅からなる配線用金属層２２が
その下部の下層の配線層１２の表面に直にコンタクトを
とることができる状態で、配線層用溝１８とその下部の
バィアホール１９とに例えば銅からなる配線用金属層２
２を埋め込む工程を行った後に、ＣＭＰ法を使用して、
絶縁膜の上の不要な配線用金属層２２を取り除く工程を
行っていることにより、ディッシングおよびエロージョ
ンを極めて低減化することができ、設計仕様に応じて、
ディッシングおよびエロージョンを防止することができ
るので、バリアメタル膜２０を備えている配線層を高い
製造歩留りをもって形成することができると共に高性能
で高信頼度の半導体装置を製造することができる。
【００６５】本実施の形態の半導体装置の製造方法によ
れば、メッキ法を使用して、配線層用溝１８とその下部
のバィアホール１９に例えば銅からなる配線用金属層２
２を埋め込む工程を行っており、絶縁膜の上にはタンタ
ル（Ｔａ）系のバリアメタル膜１７が形成されている
（メッキ法を使用して配線用金属層２２を形成する場
合、タンタル系のバリアメタル膜１７の上には配線用金
属層２２が防止できる）ことにより、配線層用溝１８の
上にのみ不要な例えば銅からなる配線用金属層２２が形
成された状態の後に、ＣＭＰ法を使用して、その不要な
配線用金属層２２を取り除く工程を行っていることによ
り、ディッシングおよびエロージョンを極めて低減化す
ることができ、設計仕様に応じて、ディッシングおよび
エロージョンを防止することができるので、バリアメタ
ル膜２０を備えている配線層を高い製造歩留りをもって
形成することができると共に高性能で高信頼度の半導体
装置を製造することができる。
れば、メッキ法を使用して、配線層用溝１８とその下部
のバィアホール１９に例えば銅からなる配線用金属層２
２を埋め込む工程を行っており、絶縁膜の上にはタンタ
ル（Ｔａ）系のバリアメタル膜１７が形成されている
（メッキ法を使用して配線用金属層２２を形成する場
合、タンタル系のバリアメタル膜１７の上には配線用金
属層２２が防止できる）ことにより、配線層用溝１８の
上にのみ不要な例えば銅からなる配線用金属層２２が形
成された状態の後に、ＣＭＰ法を使用して、その不要な
配線用金属層２２を取り除く工程を行っていることによ
り、ディッシングおよびエロージョンを極めて低減化す
ることができ、設計仕様に応じて、ディッシングおよび
エロージョンを防止することができるので、バリアメタ
ル膜２０を備えている配線層を高い製造歩留りをもって
形成することができると共に高性能で高信頼度の半導体
装置を製造することができる。
【００６６】（実施の形態３）図１３〜図１５は、本発
明の実施の形態３である半導体装置の製造工程を示す概
略断面図である。本実施の形態の半導体装置の製造方法
の特徴は、基板上の絶縁膜に形成されている配線層用溝
とその下部にバィアホールに埋め込まれているバリアメ
タル膜と配線用金属層からなる配線層の製造方法であ
り、それ以外の半導体装置の製造方法は、種々の態様を
適用することができる。同図を用いて、本実施の形態の
半導体装置およびその製造方法を具体的に説明する。
明の実施の形態３である半導体装置の製造工程を示す概
略断面図である。本実施の形態の半導体装置の製造方法
の特徴は、基板上の絶縁膜に形成されている配線層用溝
とその下部にバィアホールに埋め込まれているバリアメ
タル膜と配線用金属層からなる配線層の製造方法であ
り、それ以外の半導体装置の製造方法は、種々の態様を
適用することができる。同図を用いて、本実施の形態の
半導体装置およびその製造方法を具体的に説明する。
【００６７】まず、図１３に示すように、前述した実施
の形態１の半導体装置の製造工程（図１〜図３に示され
ている製造工程）と同様な半導体装置の製造工程を使用
して、例えば単結晶シリコンからなるｐ型の半導体基板
（基板）１を用意し、ＭＯＳＦＥＴを形成した後、絶縁
膜に形成された配線層用溝１８とその下部のバィアホー
ル１９の側壁のみにサイドウォール用のサイドウォール
用のチタン（Ｔｉ）系のバリアメタル膜２０のパターン
を形成する。
の形態１の半導体装置の製造工程（図１〜図３に示され
ている製造工程）と同様な半導体装置の製造工程を使用
して、例えば単結晶シリコンからなるｐ型の半導体基板
（基板）１を用意し、ＭＯＳＦＥＴを形成した後、絶縁
膜に形成された配線層用溝１８とその下部のバィアホー
ル１９の側壁のみにサイドウォール用のサイドウォール
用のチタン（Ｔｉ）系のバリアメタル膜２０のパターン
を形成する。
【００６８】この場合、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０を形成し、バィアホール１９の下部のバリ
アメタル膜２０を取り除いた工程を有することが、本実
施の形態の半導体装置の製造方法の特徴とされている。
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０を形成し、バィアホール１９の下部のバリ
アメタル膜２０を取り除いた工程を有することが、本実
施の形態の半導体装置の製造方法の特徴とされている。
【００６９】次に、図１４に示すように、半導体基板１
の上の配線層用溝１８とその下部にバィアホール１９
に、メッキ法を使用して、例えば銅層からなる配線用金
属層２２を形成し、配線用金属層２２を配線層用溝１８
およびその下部のバィアホール１９に埋め込む作業を行
う。
の上の配線層用溝１８とその下部にバィアホール１９
に、メッキ法を使用して、例えば銅層からなる配線用金
属層２２を形成し、配線用金属層２２を配線層用溝１８
およびその下部のバィアホール１９に埋め込む作業を行
う。
【００７０】この場合、配線用金属層２２は、配線層用
溝１８の下部のバィアホール１９の下部にバリアメタル
膜２０が形成されていないことにより、下層の配線層１
２の表面に形成することができる。
溝１８の下部のバィアホール１９の下部にバリアメタル
膜２０が形成されていないことにより、下層の配線層１
２の表面に形成することができる。
【００７１】また、例えば銅層からなる配線用金属層２
２を、半導体基板１の上の配線層用溝１８とその下部に
バィアホール１９に選択的に埋め込むことができ、その
領域以外の絶縁膜の上にはタンタル（Ｔａ）系のバリア
メタル膜１７が形成されていることにより、メッキ法を
使用して形成された例えば銅層からなる配線用金属層２
２を絶縁膜の上に形成することを防止することができ
る。
２を、半導体基板１の上の配線層用溝１８とその下部に
バィアホール１９に選択的に埋め込むことができ、その
領域以外の絶縁膜の上にはタンタル（Ｔａ）系のバリア
メタル膜１７が形成されていることにより、メッキ法を
使用して形成された例えば銅層からなる配線用金属層２
２を絶縁膜の上に形成することを防止することができ
る。
【００７２】次に、図１５に示すように、ＣＭＰ法を使
用して、配線層用溝１８の上の配線用金属層２２および
バリアメタル膜１７を研磨して、取り除く作業を行う。
用して、配線層用溝１８の上の配線用金属層２２および
バリアメタル膜１７を研磨して、取り除く作業を行う。
【００７３】その後、設計仕様に応じて、前述した２層
目の層間絶縁膜としての絶縁膜および２層目の配線層と
してのバリアメタル膜２０および配線用金属層２２を形
成する製造方法を適用して、半導体基板１の上に、３層
目の層間絶縁膜としての絶縁膜と、３層目の配線層を形
成する。また、前述した製造工程を繰り返し使用して多
層配線層を必要に応じて形成した後、パシベーション膜
を形成して、本実施の形態の半導体装置の製造工程を終
了する。
目の層間絶縁膜としての絶縁膜および２層目の配線層と
してのバリアメタル膜２０および配線用金属層２２を形
成する製造方法を適用して、半導体基板１の上に、３層
目の層間絶縁膜としての絶縁膜と、３層目の配線層を形
成する。また、前述した製造工程を繰り返し使用して多
層配線層を必要に応じて形成した後、パシベーション膜
を形成して、本実施の形態の半導体装置の製造工程を終
了する。
【００７４】前述した本実施の形態の半導体装置および
その製造方法によれば、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０のパターンを形成し、バィアホール１９の
下部のバリアメタル膜２０を取り除いた工程を有するこ
とにより、配線層用溝１８とその下部のバィアホール１
９とに埋め込まれた例えば銅からなる配線用金属層２２
がその下部の下層の配線層１２の表面に形成することが
できるので、配線層用溝１８とその下部のバィアホール
１９とに埋め込まれた例えば銅からなる配線用金属層２
２がその下部の下層の配線層１２の表面に直にコンタク
トをとることができた状態とすることができる。
その製造方法によれば、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０のパターンを形成し、バィアホール１９の
下部のバリアメタル膜２０を取り除いた工程を有するこ
とにより、配線層用溝１８とその下部のバィアホール１
９とに埋め込まれた例えば銅からなる配線用金属層２２
がその下部の下層の配線層１２の表面に形成することが
できるので、配線層用溝１８とその下部のバィアホール
１９とに埋め込まれた例えば銅からなる配線用金属層２
２がその下部の下層の配線層１２の表面に直にコンタク
トをとることができた状態とすることができる。
【００７５】その結果、本実施の形態の半導体装置およ
びその製造方法によれば、前述した実施の形態１の半導
体装置およびその製造方法の効果と同様な効果を得るこ
とができる。
びその製造方法によれば、前述した実施の形態１の半導
体装置およびその製造方法の効果と同様な効果を得るこ
とができる。
【００７６】本実施の形態の半導体装置の製造方法によ
れば、メッキ法を使用して、配線層用溝１８とその下部
のバィアホール１９に例えば銅からなる配線用金属層２
２を埋め込む工程を行っており、絶縁膜の上にはタンタ
ル（Ｔａ）系のバリアメタル膜１７が形成されている
（メッキ法を使用して配線用金属層２２を形成する場
合、タンタル系のバリアメタル膜１７の上には配線用金
属層２２が防止できる）ことにより、配線層用溝１８の
上にのみ不要な例えば銅からなる配線用金属層２２が形
成された状態の後に、ＣＭＰ法を使用して、その不要な
配線用金属層２２を取り除く工程を行っていることによ
り、ディッシングおよびエロージョンを極めて低減化す
ることができ、設計仕様に応じて、ディッシングおよび
エロージョンを防止することができるので、バリアメタ
ル膜２０を備えている配線層を高い製造歩留りをもって
形成することができると共に高性能で高信頼度の半導体
装置を製造することができる。
れば、メッキ法を使用して、配線層用溝１８とその下部
のバィアホール１９に例えば銅からなる配線用金属層２
２を埋め込む工程を行っており、絶縁膜の上にはタンタ
ル（Ｔａ）系のバリアメタル膜１７が形成されている
（メッキ法を使用して配線用金属層２２を形成する場
合、タンタル系のバリアメタル膜１７の上には配線用金
属層２２が防止できる）ことにより、配線層用溝１８の
上にのみ不要な例えば銅からなる配線用金属層２２が形
成された状態の後に、ＣＭＰ法を使用して、その不要な
配線用金属層２２を取り除く工程を行っていることによ
り、ディッシングおよびエロージョンを極めて低減化す
ることができ、設計仕様に応じて、ディッシングおよび
エロージョンを防止することができるので、バリアメタ
ル膜２０を備えている配線層を高い製造歩留りをもって
形成することができると共に高性能で高信頼度の半導体
装置を製造することができる。
【００７７】又、本実施の形態の場合、バリアメタル膜
２０上にシード層を形成しないため、工程を簡略化でき
る。
２０上にシード層を形成しないため、工程を簡略化でき
る。
【００７８】（実施の形態４）図１６〜図１８は、本発
明の実施の形態４である半導体装置の製造工程を示す概
略断面図である。本実施の形態の半導体装置の製造方法
の特徴は、基板上の絶縁膜に形成されている配線層用溝
とその下部にバィアホールに埋め込まれているバリアメ
タル膜と配線用金属層からなる配線層の製造方法であ
り、それ以外の半導体装置の製造方法は、種々の態様を
適用することができる。同図を用いて、本実施の形態の
半導体装置およびその製造方法を具体的に説明する。
明の実施の形態４である半導体装置の製造工程を示す概
略断面図である。本実施の形態の半導体装置の製造方法
の特徴は、基板上の絶縁膜に形成されている配線層用溝
とその下部にバィアホールに埋め込まれているバリアメ
タル膜と配線用金属層からなる配線層の製造方法であ
り、それ以外の半導体装置の製造方法は、種々の態様を
適用することができる。同図を用いて、本実施の形態の
半導体装置およびその製造方法を具体的に説明する。
【００７９】まず、図１６に示すように、前述した実施
の形態１の半導体装置の製造工程（図１〜図３に示され
ている製造工程）と同様な半導体装置の製造工程を使用
して、例えば単結晶シリコンからなるｐ型の半導体基板
（基板）１を用意し、ＭＯＳＦＥＴを形成した後、絶縁
膜に形成された配線層用溝１８とその下部のバィアホー
ル１９の側壁のみにサイドウォール用のバリアメタル膜
２０のパターンを形成する。
の形態１の半導体装置の製造工程（図１〜図３に示され
ている製造工程）と同様な半導体装置の製造工程を使用
して、例えば単結晶シリコンからなるｐ型の半導体基板
（基板）１を用意し、ＭＯＳＦＥＴを形成した後、絶縁
膜に形成された配線層用溝１８とその下部のバィアホー
ル１９の側壁のみにサイドウォール用のバリアメタル膜
２０のパターンを形成する。
【００８０】ここで、酸化シリコン膜１６の表面にはタ
ングステン系のバリアメタル３０を形成しておく。
ングステン系のバリアメタル３０を形成しておく。
【００８１】この場合、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０を形成し、バィアホール１９の下部のバリ
アメタル膜２０を取り除いた工程を有することが、本実
施の形態の半導体装置の製造方法の特徴とされている。
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０を形成し、バィアホール１９の下部のバリ
アメタル膜２０を取り除いた工程を有することが、本実
施の形態の半導体装置の製造方法の特徴とされている。
【００８２】次に、図１７に示すように、半導体基板１
の上に、メッキ法を使用して、例えば銅層からなる配線
用金属層２２を形成し、配線用金属層２２を配線層用溝
１８およびその下部のバィアホール１９に埋め込む作業
を行う。
の上に、メッキ法を使用して、例えば銅層からなる配線
用金属層２２を形成し、配線用金属層２２を配線層用溝
１８およびその下部のバィアホール１９に埋め込む作業
を行う。
【００８３】この場合、配線用金属層２２は、配線層用
溝１８の下部のバィアホール１９の下部にバリアメタル
膜２０が形成されていないことにより、下層の配線層１
２の表面に形成することができる。
溝１８の下部のバィアホール１９の下部にバリアメタル
膜２０が形成されていないことにより、下層の配線層１
２の表面に形成することができる。
【００８４】また、例えば銅層からなる配線用金属層２
２を、半導体基板１の上の配線層用溝１８とその下部に
バィアホール１９に埋め込むことができ、その領域以外
のバリアメタル３０の上にも例えば銅層からなる配線用
金属層２２を形成している。
２を、半導体基板１の上の配線層用溝１８とその下部に
バィアホール１９に埋め込むことができ、その領域以外
のバリアメタル３０の上にも例えば銅層からなる配線用
金属層２２を形成している。
【００８５】次に、図１８に示すように、ＣＭＰ法を使
用して、２層目の層間絶縁膜としての絶縁膜の上の配線
用金属層２２とバリアメタル膜３０を研磨して、取り除
く作業を行う。
用して、２層目の層間絶縁膜としての絶縁膜の上の配線
用金属層２２とバリアメタル膜３０を研磨して、取り除
く作業を行う。
【００８６】その後、設計仕様に応じて、前述した２層
目の層間絶縁膜としての絶縁膜および２層目の配線層と
してのバリアメタル膜２０および配線用金属層２２を形
成する製造方法を適用して、半導体基板１の上に、３層
目の層間絶縁膜としての絶縁膜と、３層目の配線層を形
成する。また、前述した製造工程を繰り返し使用して多
層配線層を必要に応じて形成した後、パシベーション膜
を形成して、本実施の形態の半導体装置の製造工程を終
了する。
目の層間絶縁膜としての絶縁膜および２層目の配線層と
してのバリアメタル膜２０および配線用金属層２２を形
成する製造方法を適用して、半導体基板１の上に、３層
目の層間絶縁膜としての絶縁膜と、３層目の配線層を形
成する。また、前述した製造工程を繰り返し使用して多
層配線層を必要に応じて形成した後、パシベーション膜
を形成して、本実施の形態の半導体装置の製造工程を終
了する。
【００８７】前述した本実施の形態の半導体装置および
その製造方法によれば、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０のパターンを形成し、バィアホール１９の
下部のバリアメタル膜２０を取り除いた工程を有するこ
とにより、配線層用溝１８とその下部のバィアホール１
９とに埋め込まれた例えば銅からなる配線用金属層２２
がその下部の下層の配線層１２の表面に形成することが
できるので、配線層用溝１８とその下部のバィアホール
１９とに埋め込まれた例えば銅からなる配線用金属層２
２がその下部の下層の配線層１２の表面に直にコンタク
トをとることができた状態とすることができる。
その製造方法によれば、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０のパターンを形成し、バィアホール１９の
下部のバリアメタル膜２０を取り除いた工程を有するこ
とにより、配線層用溝１８とその下部のバィアホール１
９とに埋め込まれた例えば銅からなる配線用金属層２２
がその下部の下層の配線層１２の表面に形成することが
できるので、配線層用溝１８とその下部のバィアホール
１９とに埋め込まれた例えば銅からなる配線用金属層２
２がその下部の下層の配線層１２の表面に直にコンタク
トをとることができた状態とすることができる。
【００８８】その結果、本実施の形態の半導体装置およ
びその製造方法によれば、前述した実施の形態１の半導
体装置およびその製造方法の効果と同様な効果を得るこ
とができる。
びその製造方法によれば、前述した実施の形態１の半導
体装置およびその製造方法の効果と同様な効果を得るこ
とができる。
【００８９】本実施の形態の半導体装置の製造方法によ
れば、配線層用溝１８とその下部のバィアホール１９の
側壁のみにサイドウォール用のバリアメタル膜２０のパ
ターンを形成し、例えば銅からなる配線用金属層２２が
その下部の下層の配線層１２の表面に直にコンタクトを
とることができる状態で、配線層用溝１８とその下部の
バィアホール１９とに例えば銅からなる配線用金属層２
２を埋め込む工程を行った後に、ＣＭＰ法を使用して、
絶縁膜の上の不要な配線用金属層２２を取り除く工程を
行っていることにより、ディッシングおよびエロージョ
ンを極めて低減化することができ、設計仕様に応じて、
ディッシングおよびエロージョンを防止することができ
るので、バリアメタル膜２０を備えている配線層を高い
製造歩留りをもって形成することができると共に高性能
で高信頼度の半導体装置を製造することができる。
れば、配線層用溝１８とその下部のバィアホール１９の
側壁のみにサイドウォール用のバリアメタル膜２０のパ
ターンを形成し、例えば銅からなる配線用金属層２２が
その下部の下層の配線層１２の表面に直にコンタクトを
とることができる状態で、配線層用溝１８とその下部の
バィアホール１９とに例えば銅からなる配線用金属層２
２を埋め込む工程を行った後に、ＣＭＰ法を使用して、
絶縁膜の上の不要な配線用金属層２２を取り除く工程を
行っていることにより、ディッシングおよびエロージョ
ンを極めて低減化することができ、設計仕様に応じて、
ディッシングおよびエロージョンを防止することができ
るので、バリアメタル膜２０を備えている配線層を高い
製造歩留りをもって形成することができると共に高性能
で高信頼度の半導体装置を製造することができる。
【００９０】（実施の形態５）図１９〜図２１は、本発
明の実施の形態５である半導体装置の製造工程を示す概
略断面図である。本実施の形態の半導体装置の製造方法
の特徴は、基板上の絶縁膜に形成されている配線層用溝
とその下部にバィアホールに埋め込まれているバリアメ
タル膜と配線用金属層からなる配線層の製造方法であ
り、それ以外の半導体装置の製造方法は、種々の態様を
適用することができる。同図を用いて、本実施の形態の
半導体装置およびその製造方法を具体的に説明する。
明の実施の形態５である半導体装置の製造工程を示す概
略断面図である。本実施の形態の半導体装置の製造方法
の特徴は、基板上の絶縁膜に形成されている配線層用溝
とその下部にバィアホールに埋め込まれているバリアメ
タル膜と配線用金属層からなる配線層の製造方法であ
り、それ以外の半導体装置の製造方法は、種々の態様を
適用することができる。同図を用いて、本実施の形態の
半導体装置およびその製造方法を具体的に説明する。
【００９１】まず、図１９に示すように、前述した実施
の形態１の半導体装置の製造工程（図１〜図４に示され
ている製造工程）と同様な半導体装置の製造工程を使用
して、例えば単結晶シリコンからなるｐ型の半導体基板
（基板）１を用意し、ＭＯＳＦＥＴを形成した後、絶縁
膜に形成された配線層用溝１８とその下部のバィアホー
ル１９の側壁のみにサイドウォール用のサイドウォール
用のバリアメタル膜２０のパターンを形成する。その
後、半導体基板１の上に、ＣＶＤ法またはスパッタリン
グ法を使用して、例えば銅層からなるシード層用の配線
用金属層２１を形成する。
の形態１の半導体装置の製造工程（図１〜図４に示され
ている製造工程）と同様な半導体装置の製造工程を使用
して、例えば単結晶シリコンからなるｐ型の半導体基板
（基板）１を用意し、ＭＯＳＦＥＴを形成した後、絶縁
膜に形成された配線層用溝１８とその下部のバィアホー
ル１９の側壁のみにサイドウォール用のサイドウォール
用のバリアメタル膜２０のパターンを形成する。その
後、半導体基板１の上に、ＣＶＤ法またはスパッタリン
グ法を使用して、例えば銅層からなるシード層用の配線
用金属層２１を形成する。
【００９２】この場合、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０を形成し、バィアホール１９の下部のバリ
アメタル膜２０を取り除いた工程を有することが、本実
施の形態の半導体装置の製造方法の特徴とされている。
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０を形成し、バィアホール１９の下部のバリ
アメタル膜２０を取り除いた工程を有することが、本実
施の形態の半導体装置の製造方法の特徴とされている。
【００９３】また、例えば銅層からなるシード層用の配
線用金属層２１は、配線層用溝１８の下部のバィアホー
ル１９の下部にバリアメタル膜２０が形成されていない
ことにより、下層の配線層１２の表面に形成することが
できる。
線用金属層２１は、配線層用溝１８の下部のバィアホー
ル１９の下部にバリアメタル膜２０が形成されていない
ことにより、下層の配線層１２の表面に形成することが
できる。
【００９４】次に、図２０に示すように、レジスト膜２
３を配線層用溝１８およびその下部のバィアホール１９
に埋め込む作業を行う。
３を配線層用溝１８およびその下部のバィアホール１９
に埋め込む作業を行う。
【００９５】その後、レジスト膜２３をマスクとして、
選択エッチング技術を使用して、レジスト膜２３によっ
て保護されていない領域の例えば銅層からなるシード層
用の配線用金属層２１を取り除く作業を行う。
選択エッチング技術を使用して、レジスト膜２３によっ
て保護されていない領域の例えば銅層からなるシード層
用の配線用金属層２１を取り除く作業を行う。
【００９６】その後、図２１に示すように、不要となっ
たレジスト膜２３を取り除く作業を行った後に、配線層
用溝１８およびその下部のバィアホール１９に埋め込ま
れている配線用金属層２１の表面に、メッキ法を使用し
て、例えば銅層からなる配線用金属層２２を形成し、配
線用金属層２２を配線層用溝１８およびその下部のバィ
アホール１９に埋め込む作業を行う。
たレジスト膜２３を取り除く作業を行った後に、配線層
用溝１８およびその下部のバィアホール１９に埋め込ま
れている配線用金属層２１の表面に、メッキ法を使用し
て、例えば銅層からなる配線用金属層２２を形成し、配
線用金属層２２を配線層用溝１８およびその下部のバィ
アホール１９に埋め込む作業を行う。
【００９７】この場合、配線用金属層２２は、配線層用
溝１８およびその下部のバィアホール１９のみに埋め込
まれた状態とすることができ、配線層用溝１８の表面に
平坦化された例えば銅層からなる配線用金属層２２を形
成することができる。
溝１８およびその下部のバィアホール１９のみに埋め込
まれた状態とすることができ、配線層用溝１８の表面に
平坦化された例えば銅層からなる配線用金属層２２を形
成することができる。
【００９８】また、例えば銅層からなる配線用金属層２
２を、半導体基板１の上の配線層用溝１８とその下部に
バィアホール１９に選択的に埋め込むことができ、その
領域以外の絶縁膜の上にはタンタル（Ｔａ）系のバリア
メタル膜１７が形成されていることにより、メッキ法を
使用して形成された例えば銅層からなる配線用金属層２
２を絶縁膜の上に形成することを防止することができ
る。
２を、半導体基板１の上の配線層用溝１８とその下部に
バィアホール１９に選択的に埋め込むことができ、その
領域以外の絶縁膜の上にはタンタル（Ｔａ）系のバリア
メタル膜１７が形成されていることにより、メッキ法を
使用して形成された例えば銅層からなる配線用金属層２
２を絶縁膜の上に形成することを防止することができ
る。
【００９９】次に、ＣＭＰ法を使用して、２層目の層間
絶縁膜としての絶縁膜の上のバリアメタル膜１７と薄膜
状態の配線用金属層２２を研磨して、取り除く作業を行
う。
絶縁膜としての絶縁膜の上のバリアメタル膜１７と薄膜
状態の配線用金属層２２を研磨して、取り除く作業を行
う。
【０１００】その後、設計仕様に応じて、前述した２層
目の層間絶縁膜としての絶縁膜および２層目の配線層と
してのバリアメタル膜２０および配線用金属層２１，２
２を形成する製造方法を適用して、半導体基板１の上
に、３層目の層間絶縁膜としての絶縁膜と、３層目の配
線層を形成する。また、前述した製造工程を繰り返し使
用して多層配線層を必要に応じて形成した後、パシベー
ション膜を形成して、本実施の形態の半導体装置の製造
工程を終了する。
目の層間絶縁膜としての絶縁膜および２層目の配線層と
してのバリアメタル膜２０および配線用金属層２１，２
２を形成する製造方法を適用して、半導体基板１の上
に、３層目の層間絶縁膜としての絶縁膜と、３層目の配
線層を形成する。また、前述した製造工程を繰り返し使
用して多層配線層を必要に応じて形成した後、パシベー
ション膜を形成して、本実施の形態の半導体装置の製造
工程を終了する。
【０１０１】前述した本実施の形態の半導体装置および
その製造方法によれば、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０のパターンを形成し、バィアホール１９の
下部のバリアメタル膜２０を取り除いた工程を有するこ
とにより、配線層用溝１８とその下部のバィアホール１
９とに埋め込まれた例えば銅からなる配線用金属層２
１，２２がその下部の下層の配線層１２の表面に形成す
ることができるので、配線層用溝１８とその下部のバィ
アホール１９とに埋め込まれた例えば銅からなる配線用
金属層２１，２２がその下部の下層の配線層１２の表面
に直にコンタクトをとることができた状態とすることが
できる。
その製造方法によれば、配線層用溝１８とその下部のバ
ィアホール１９の側壁のみにサイドウォール用のバリア
メタル膜２０のパターンを形成し、バィアホール１９の
下部のバリアメタル膜２０を取り除いた工程を有するこ
とにより、配線層用溝１８とその下部のバィアホール１
９とに埋め込まれた例えば銅からなる配線用金属層２
１，２２がその下部の下層の配線層１２の表面に形成す
ることができるので、配線層用溝１８とその下部のバィ
アホール１９とに埋め込まれた例えば銅からなる配線用
金属層２１，２２がその下部の下層の配線層１２の表面
に直にコンタクトをとることができた状態とすることが
できる。
【０１０２】その結果、本実施の形態の半導体装置およ
びその製造方法によれば、前述した実施の形態１の半導
体装置およびその製造方法の効果と同様な効果を得るこ
とができる。
びその製造方法によれば、前述した実施の形態１の半導
体装置およびその製造方法の効果と同様な効果を得るこ
とができる。
【０１０３】本実施の形態の半導体装置の製造方法によ
れば、メッキ法を使用して、配線層用溝１８とその下部
のバィアホール１９に例えば銅からなる配線用金属層２
２を埋め込む工程を行っており、絶縁膜の上にはタンタ
ル（Ｔａ）系のバリアメタル膜１７が形成されている
（メッキ法を使用して配線用金属層２２を形成する場
合、タンタル系のバリアメタル膜１７の上には配線用金
属層２２が防止できる）ことにより、配線層用溝１８の
上にのみ不要な例えば銅からなる配線用金属層２２が形
成された状態の後に、ＣＭＰ法を使用して、その不要な
配線用金属層２２を取り除く工程を行っていることによ
り、ディッシングおよびエロージョンを極めて低減化す
ることができ、設計仕様に応じて、ディッシングおよび
エロージョンを防止することができるので、バリアメタ
ル膜２０を備えている配線層を高い製造歩留りをもって
形成することができると共に高性能で高信頼度の半導体
装置を製造することができる。
れば、メッキ法を使用して、配線層用溝１８とその下部
のバィアホール１９に例えば銅からなる配線用金属層２
２を埋め込む工程を行っており、絶縁膜の上にはタンタ
ル（Ｔａ）系のバリアメタル膜１７が形成されている
（メッキ法を使用して配線用金属層２２を形成する場
合、タンタル系のバリアメタル膜１７の上には配線用金
属層２２が防止できる）ことにより、配線層用溝１８の
上にのみ不要な例えば銅からなる配線用金属層２２が形
成された状態の後に、ＣＭＰ法を使用して、その不要な
配線用金属層２２を取り除く工程を行っていることによ
り、ディッシングおよびエロージョンを極めて低減化す
ることができ、設計仕様に応じて、ディッシングおよび
エロージョンを防止することができるので、バリアメタ
ル膜２０を備えている配線層を高い製造歩留りをもって
形成することができると共に高性能で高信頼度の半導体
装置を製造することができる。
【０１０４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【０１０５】例えば、本発明の半導体集積回路装置およ
びその製造方法において、配線用金属膜２１，２２とし
て、銅層以外に、アルミニウム（Ａｌ）層、金（Ａｕ）
層などの配線用金属層を適用することができる。
びその製造方法において、配線用金属膜２１，２２とし
て、銅層以外に、アルミニウム（Ａｌ）層、金（Ａｕ）
層などの配線用金属層を適用することができる。
【０１０６】また、本発明の半導体装置およびその製造
方法において、基板として、半導体基板以外に、ＳＯＩ
（Silicon on Insulator）基板などの基板を適用するこ
とができる。
方法において、基板として、半導体基板以外に、ＳＯＩ
（Silicon on Insulator）基板などの基板を適用するこ
とができる。
【０１０７】さらに、本発明は、ＭＯＳＦＥＴ、ＣＭＯ
ＳＦＥＴおよびバイポーラトランジスタなどの種々の半
導体素子を組み合わせた態様の半導体集積回路装置など
の半導体装置およびその製造方法とすることができる。
ＳＦＥＴおよびバイポーラトランジスタなどの種々の半
導体素子を組み合わせた態様の半導体集積回路装置など
の半導体装置およびその製造方法とすることができる。
【０１０８】さらに、本発明は、ＭＯＳＦＥＴ、ＣＭＯ
ＳＦＥＴなどを構成要素とするロジック系あるいはＤＲ
ＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（St
aticRandom Access Memory ）などのメモリ系などを有
する種々の半導体装置およびその製造方法に適用でき
る。
ＳＦＥＴなどを構成要素とするロジック系あるいはＤＲ
ＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（St
aticRandom Access Memory ）などのメモリ系などを有
する種々の半導体装置およびその製造方法に適用でき
る。
【０１０９】さらに、前記実施の形態では、２層目以上
の配線層に本発明を適用した例を示したが、第１層目の
形成に本発明を適用しても構わない。
の配線層に本発明を適用した例を示したが、第１層目の
形成に本発明を適用しても構わない。
【０１１０】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１１１】（１）．本発明の半導体装置およびその製
造方法によれば、配線層用溝とその下部のバィアホール
の側壁のみにサイドウォール用のバリアメタル膜のパタ
ーンを形成し、バィアホールの下部のバリアメタル膜を
取り除いた工程を有することにより、配線層用溝とその
下部のバィアホールとに埋め込まれた例えば銅からなる
配線用金属層がその下部の下層の配線層の表面に形成す
ることができるので、配線層用溝とその下部のバィアホ
ールとに埋め込まれた例えば銅からなる配線用金属層が
その下部の下層の配線層の表面に直にコンタクトをとる
ことができた状態とすることができる。
造方法によれば、配線層用溝とその下部のバィアホール
の側壁のみにサイドウォール用のバリアメタル膜のパタ
ーンを形成し、バィアホールの下部のバリアメタル膜を
取り除いた工程を有することにより、配線層用溝とその
下部のバィアホールとに埋め込まれた例えば銅からなる
配線用金属層がその下部の下層の配線層の表面に形成す
ることができるので、配線層用溝とその下部のバィアホ
ールとに埋め込まれた例えば銅からなる配線用金属層が
その下部の下層の配線層の表面に直にコンタクトをとる
ことができた状態とすることができる。
【０１１２】その結果、本発明の半導体装置およびその
製造方法によれば、バィア抵抗を大幅に低減化すること
ができることにより、バリアメタル膜を備えている配線
層を有する半導体装置の高速動作ができたり、配線層の
抵抗を小さくできたり、エレクロトマイグレーション耐
性などの信頼性を高くすることができるので、バリアメ
タル膜を備えている配線層を有する半導体装置の高性能
化および高信頼度化ができる。
製造方法によれば、バィア抵抗を大幅に低減化すること
ができることにより、バリアメタル膜を備えている配線
層を有する半導体装置の高速動作ができたり、配線層の
抵抗を小さくできたり、エレクロトマイグレーション耐
性などの信頼性を高くすることができるので、バリアメ
タル膜を備えている配線層を有する半導体装置の高性能
化および高信頼度化ができる。
【０１１３】（２）．本発明の半導体装置の製造方法に
よれば、配線層用溝とその下部のバィアホールの側壁の
みにサイドウォール用のバリアメタル膜のパターンを形
成し、例えば銅からなる配線用金属層がその下部の下層
の配線層の表面に直にコンタクトをとることができる状
態で、配線層用溝とその下部のバィアホールとに例えば
銅からなる配線用金属層を埋め込む工程を行った後に、
ＣＭＰ法を使用して、絶縁膜の上の不要な配線用金属層
を取り除く工程を行っていることにより、ディッシング
およびエロージョンを極めて低減化することができ、設
計仕様に応じて、ディッシングおよびエロージョンを防
止することができるので、バリアメタル膜を備えている
配線層を高い製造歩留りをもって形成することができる
と共に高性能で高信頼度の半導体装置を製造することが
できる。
よれば、配線層用溝とその下部のバィアホールの側壁の
みにサイドウォール用のバリアメタル膜のパターンを形
成し、例えば銅からなる配線用金属層がその下部の下層
の配線層の表面に直にコンタクトをとることができる状
態で、配線層用溝とその下部のバィアホールとに例えば
銅からなる配線用金属層を埋め込む工程を行った後に、
ＣＭＰ法を使用して、絶縁膜の上の不要な配線用金属層
を取り除く工程を行っていることにより、ディッシング
およびエロージョンを極めて低減化することができ、設
計仕様に応じて、ディッシングおよびエロージョンを防
止することができるので、バリアメタル膜を備えている
配線層を高い製造歩留りをもって形成することができる
と共に高性能で高信頼度の半導体装置を製造することが
できる。
【０１１４】（３）．本発明の半導体装置の製造方法に
よれば、配線層用溝とその下部のバィアホールの側壁の
みにサイドウォール用のバリアメタル膜のパターンを形
成し、その後、メッキ法を使用して、配線層用溝とその
下部のバィアホールに例えば銅からなる配線用金属層を
埋め込む工程を行っていることにより、配線層用溝とそ
の下部のバィアホールに例えば銅からなる配線用金属層
を優れた状態で埋め込むことができるので、バリアメタ
ル膜を備えている配線層を高い製造歩留りをもって形成
することができると共に高性能で高信頼度の半導体装置
を製造することができる。
よれば、配線層用溝とその下部のバィアホールの側壁の
みにサイドウォール用のバリアメタル膜のパターンを形
成し、その後、メッキ法を使用して、配線層用溝とその
下部のバィアホールに例えば銅からなる配線用金属層を
埋め込む工程を行っていることにより、配線層用溝とそ
の下部のバィアホールに例えば銅からなる配線用金属層
を優れた状態で埋め込むことができるので、バリアメタ
ル膜を備えている配線層を高い製造歩留りをもって形成
することができると共に高性能で高信頼度の半導体装置
を製造することができる。
【０１１５】（４）．本発明の半導体装置の製造方法に
よれば、メッキ法を使用して、配線層用溝とその下部の
バィアホールに例えば銅からなる配線用金属層を埋め込
む工程を行っており、絶縁膜の上にはタンタル（Ｔａ）
系のバリアメタル膜が形成されている（メッキ法を使用
して配線用金属層を形成する場合、タンタル系のバリア
メタル膜の上には配線用金属層が防止できる）ことによ
り、配線層用溝の上にのみ不要な例えば銅からなる配線
用金属層が形成された状態の後に、ＣＭＰ法を使用し
て、その不要な配線用金属層を取り除く工程を行ってい
ることにより、ディッシングおよびエロージョンを極め
て低減化することができ、設計仕様に応じて、ディッシ
ングおよびエロージョンを防止することができるので、
バリアメタル膜を備えている配線層を高い製造歩留りを
もって形成することができると共に高性能で高信頼度の
半導体装置を製造することができる。
よれば、メッキ法を使用して、配線層用溝とその下部の
バィアホールに例えば銅からなる配線用金属層を埋め込
む工程を行っており、絶縁膜の上にはタンタル（Ｔａ）
系のバリアメタル膜が形成されている（メッキ法を使用
して配線用金属層を形成する場合、タンタル系のバリア
メタル膜の上には配線用金属層が防止できる）ことによ
り、配線層用溝の上にのみ不要な例えば銅からなる配線
用金属層が形成された状態の後に、ＣＭＰ法を使用し
て、その不要な配線用金属層を取り除く工程を行ってい
ることにより、ディッシングおよびエロージョンを極め
て低減化することができ、設計仕様に応じて、ディッシ
ングおよびエロージョンを防止することができるので、
バリアメタル膜を備えている配線層を高い製造歩留りを
もって形成することができると共に高性能で高信頼度の
半導体装置を製造することができる。
【図１】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
工程を示す概略断面図である。
【図２】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
工程を示す概略断面図である。
【図３】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
工程を示す概略断面図である。
【図４】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
工程を示す概略断面図である。
【図５】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
工程を示す概略断面図である。
【図６】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
工程を示す概略断面図である。
【図７】本発明の実施の形態２である半導体装置の製造
工程を示す概略断面図である。
工程を示す概略断面図である。
【図８】本発明の実施の形態２である半導体装置の製造
工程を示す概略断面図である。
工程を示す概略断面図である。
【図９】本発明の実施の形態２である半導体装置の製造
工程を示す概略断面図である。
工程を示す概略断面図である。
【図１０】本発明の実施の形態２である半導体装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
【図１１】本発明の実施の形態２である半導体装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
【図１２】本発明の実施の形態２である半導体装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
【図１３】本発明の実施の形態３である半導体装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
【図１４】本発明の実施の形態３である半導体装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
【図１５】本発明の実施の形態３である半導体装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
【図１６】本発明の実施の形態４である半導体装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
【図１７】本発明の実施の形態４である半導体装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
【図１８】本発明の実施の形態４である半導体装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
【図１９】本発明の実施の形態５である半導体装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
【図２０】本発明の実施の形態５である半導体装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
【図２１】本発明の実施の形態５である半導体装置の製
造工程を示す概略断面図である。
造工程を示す概略断面図である。
１ 半導体基板（基板） ２ 素子分離用絶縁膜 ３ ゲート絶縁膜 ４ ゲート電極 ５ サイドウォールスペーサ ６ 半導体領域 ７ 絶縁膜 ８ プラグ ９ 絶縁膜 １０ バリアメタル膜 １１ 配線用金属層 １２ 配線層 １３ 窒化シリコン膜 １４ 酸化シリコン膜 １５ 窒化シリコン膜 １６ 酸化シリコン膜 １７ バリアメタル膜 １８ 配線層用溝 １９ バィアホール ２０ バリアメタル膜 ２１ 配線用金属層 ２２ 配線用金属層 ２３ レジスト膜
フロントページの続き (72)発明者 宮▲崎▼ 博史 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 深田 晋一 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 青木 英雄 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 大島 隆文 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 4M104 AA01 AA09 BB01 BB14 BB18 BB30 BB33 CC01 DD04 DD06 DD37 DD43 DD52 DD53 FF16 FF17 FF18 FF21 GG09 GG10 GG14 GG16 HH07 HH16 5F033 HH11 HH18 HH21 JJ04 JJ11 JJ18 JJ19 JJ33 JJ34 KK01 KK04 KK11 KK18 KK19 MM01 MM10 MM13 NN05 NN07 NN29 NN37 PP06 PP15 PP27 QQ08 QQ09 QQ10 QQ31 QQ37 QQ48 RR04 RR06 SS11 TT01
Claims (10)
- 【請求項１】 基板上の絶縁膜に配線層用溝とその下部
にバィアホールが形成されており、前記配線層用溝およ
び前記バィアホールに埋め込まれているバリアメタル膜
と配線用金属層からなる配線層が形成されており、前記
バィアホールの下部に前記バリアメタル膜が形成されて
いないことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置であって、前
記配線用金属層は、銅層であることを特徴とする半導体
装置。 - 【請求項３】 請求項１または２記載の半導体装置であ
って、前記バリアメタル膜は、チタン、タングステンま
たはチタンナイトライド、タングステンナイトライドあ
るいはチタンを主成分とする金属膜またはタングステン
を主成分とする金属膜であることを特徴とする半導体装
置。 - 【請求項４】 基板上の絶縁膜に配線層用溝とその下部
にバィアホールを形成する工程と、 前記基板上にバリアメタル膜を堆積した後、エッチバッ
ク法を使用して、前記絶縁膜に形成されている前記配線
層用溝とその下部の前記バィアホールの側壁部以外の前
記バィアホールの下部などの前記バリアメタル膜を取り
除く工程と、 前記配線層用溝とその下部の前記バィアホールに配線用
金属層を埋め込む工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法で
あって、前記配線層用溝とその下部の前記バィアホール
に配線用金属層を埋め込む工程の後に、ＣＭＰ法を使用
して、不要な領域の前記配線用金属層を取り除く工程を
有することを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項４または５記載の半導体装置の製
造方法であって、基板上の絶縁膜に配線層用溝とその下
部にバィアホールを形成する工程において、前記基板上
に第２のバリアメタル膜を形成した後、前記第２のバリ
アメタル膜を加工し、その加工された前記第２のバリア
メタル膜をマスクとして、選択エッチング技術を使用し
て、前記基板上の前記絶縁膜に配線層用溝とその下部に
バィアホールを形成する工程を行っていることを特徴と
する半導体装置の製造方法。 - 【請求項７】 請求項４または５記載の半導体装置の製
造方法であって、前記配線層用溝とその下部の前記バィ
アホールに配線用金属層を埋め込む工程において、前記
配線用金属層は、銅層とされており、前記配線層用溝と
その下部の前記バィアホールに前記配線用金属層を埋め
込む工程として、メッキ法が使用されていることを特徴
とする半導体装置の製造方法。 - 【請求項８】 請求項４または５記載の半導体装置の製
造方法であって、前記配線層用溝とその下部の前記バィ
アホールに配線用金属層を埋め込む工程において、前記
配線層用溝とその下部の前記バィアホールにＣＶＤ法ま
たはスパッタリング法を使用して薄膜の配線用金属膜を
形成する工程と、その工程の後に、前記配線層用溝とそ
の下部の前記バィアホールにメッキ法を使用して配線用
金属膜を形成する工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項９】 請求項８記載の半導体装置の製造方法で
あって、前記配線層用溝とその下部の前記バィアホール
にＣＶＤ法またはスパッタリング法を使用して薄膜の配
線用金属膜を形成する工程の後に、前記配線層用溝とそ
の下部の前記バィアホールに埋め込まれている薄膜の前
記配線用金属膜の表面にレジスト膜を形成し、前記レジ
スト膜をマスクとして、前記レジスト膜によって保護さ
れていない領域の前記配線用金属膜を取り除く工程を有
することを特徴とする半導体装置の製造方法。 - 【請求項１０】 請求項６記載の半導体装置の製造方法
であって、前記第２のバリアメタル膜は、タンタル、窒
化タンタル又はタンタルを主成分とする金属膜であり、
前記配線用金属膜はメッキ法を用いて形成された銅層で
あることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11130002A JP2000323568A (ja) | 1999-05-11 | 1999-05-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11130002A JP2000323568A (ja) | 1999-05-11 | 1999-05-11 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000323568A true JP2000323568A (ja) | 2000-11-24 |
Family
ID=15023728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11130002A Withdrawn JP2000323568A (ja) | 1999-05-11 | 1999-05-11 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000323568A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403197B1 (ko) * | 2001-06-21 | 2003-10-23 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100440471B1 (ko) * | 2002-10-02 | 2004-07-14 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
| US6948231B2 (en) * | 2002-05-21 | 2005-09-27 | International Business Machines Corporation | Method of depositing material into high aspect ratio features |
| KR100559041B1 (ko) * | 2002-07-11 | 2006-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 배선 형성 방법 |
| KR100731009B1 (ko) * | 2001-06-27 | 2007-06-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 식각 방법 |
-
1999
- 1999-05-11 JP JP11130002A patent/JP2000323568A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100403197B1 (ko) * | 2001-06-21 | 2003-10-23 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100731009B1 (ko) * | 2001-06-27 | 2007-06-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 식각 방법 |
| US6948231B2 (en) * | 2002-05-21 | 2005-09-27 | International Business Machines Corporation | Method of depositing material into high aspect ratio features |
| US7362543B2 (en) | 2002-05-21 | 2008-04-22 | International Business Machines Corporation | Magnetoresistive/inductive write head assembly formed with seed layers having a uniform thickness |
| KR100559041B1 (ko) * | 2002-07-11 | 2006-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 배선 형성 방법 |
| KR100440471B1 (ko) * | 2002-10-02 | 2004-07-14 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6417094B1 (en) | Dual-damascene interconnect structures and methods of fabricating same | |
| US5689140A (en) | Method for forming studs and interconnects in a multi-layered semiconductor device | |
| US6900539B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7985928B2 (en) | Gap free anchored conductor and dielectric structure and method for fabrication thereof | |
| JP3348706B2 (ja) | 半導体装置の製造方法 | |
| KR100219508B1 (ko) | 반도체장치의 금속배선층 형성방법 | |
| JPH05114587A (ja) | コンタクト包囲条件のない集積回路メタリゼーシヨン及びその製造方法 | |
| US5240879A (en) | Method of manufacturing a semiconductor device having conductive material provided in an insulating layer | |
| US6555461B1 (en) | Method of forming low resistance barrier on low k interconnect | |
| US7589021B2 (en) | Copper metal interconnection with a local barrier metal layer | |
| US6870263B1 (en) | Device interconnection | |
| JP2004040101A (ja) | 配線性能改善用メタライゼーションの合金化及び／又は局部ドーピング | |
| US6680542B1 (en) | Damascene structure having a metal-oxide-metal capacitor associated therewith | |
| US6406996B1 (en) | Sub-cap and method of manufacture therefor in integrated circuit capping layers | |
| JP2001298029A (ja) | ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法 | |
| JP2000156406A (ja) | 半導体装置およびその製造方法 | |
| JP2000323568A (ja) | 半導体装置およびその製造方法 | |
| US6518648B1 (en) | Superconductor barrier layer for integrated circuit interconnects | |
| US6200890B1 (en) | Method of fabricating copper damascene | |
| JP3415081B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR101090372B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP2000340566A (ja) | 半導体装置の製造方法 | |
| US6563221B1 (en) | Connection structures for integrated circuits and processes for their formation | |
| KR100834283B1 (ko) | 금속 배선 형성 방법 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |