JP2004040101A - 配線性能改善用メタライゼーションの合金化及び／又は局部ドーピング - Google Patents

配線性能改善用メタライゼーションの合金化及び／又は局部ドーピング Download PDF

Info

Publication number
JP2004040101A
JP2004040101A JP2003183669A JP2003183669A JP2004040101A JP 2004040101 A JP2004040101 A JP 2004040101A JP 2003183669 A JP2003183669 A JP 2003183669A JP 2003183669 A JP2003183669 A JP 2003183669A JP 2004040101 A JP2004040101 A JP 2004040101A
Authority
JP
Japan
Prior art keywords
wiring
copper
interconnect
layer
migration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003183669A
Other languages
English (en)
Inventor
Bradley S Young
ブラッドリー　エス、ヤング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2004040101A publication Critical patent/JP2004040101A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)

Abstract

【課題】半導体の配線の抵抗の増加を最小限にして、機械的強度を強化することにより、特にマイグレーションについて改善された配線に対する必要性が存在する。
【解決手段】配線層にトレンチを形成し、トレンチをマイグレーション問題の影響を受け難い材料を無電解メッキ、イオン注入、および気相堆積法などの技術を用いて充填するなどの方法で電気抵抗の増加を最小限にして、機械的強度を増し、配線のエレクトロマイグレーション、ストレスマイグレーションの影響の受けやすさを減少させる。ビア／配線の界面の周辺のような限られた部分をマイグレーションを受けにくい材料で堆積し変性することもできる。
【選択図】　　　なし

Description

【０００１】
【発明の属する技術分野】
（関連出願とのクロスリファレンス）
本出願は、出願日２００２年６月２８日、出願番号６０／３９２，７１５の仮特許出願の利益を得る権利を有する。
【０００２】
（連邦政府後援による研究または開発）
適用なし。
【０００３】
本発明は、一般には半導体加工技術に関する。本発明は、特に、機械的、電気的性能の改善のための、集積回路の配線の選択的変性に関する。
【０００４】
【従来の技術】
現代の集積回路（“ＩＣ”）の中心となる半導体技術は、１世紀にわたって発展してきた。１９世紀の後半には、半導体セレンの特殊な性質がまず観察され、認識された。半導体物理学の分野は急速に進歩し、最初のトランジスタは１９３０年代に提案された。しかし、機能的な点接触トランジスタが出来るのは、１９４０年代後半まで待たなければならなかった。別個の素子を使うのでなく、複数の回路素子を１枚の半導体基板上で用いるＩＣは、１９５０年代後半に、テキサスインスツルメンツ社（Ｔｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ，Ｉｎｃ．）のジャック・キルビー（ＪａｃｋＫｉｌｂｙ）およびフェアチャイルドセミコンダクター社（Ｆａｉｒｃｈｉｌｄ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｃｏｒｐｏｒａｔｉｏｎ）のロバート・ノイス（Ｒｏｂｅｒｔ　Ｎｏｙｃｅ）によって、最初に開発された。
【０００５】
１９５０年代後半以降、ＩＣ技術は急速に進化し、殆どのすべての産業と、その産業でのＩＣの使用量を変革した。今日のＩＣ類は、しばしば、数十万、あるいは数百万のトランジスタさえ使用し、高度に複雑な、多層の構造を用いている。エレクトロニクス一般、特にＩＣ類の急増は、大部分、一方ではデバイスのコストとサイズを削減しながら、回路の機能性を増大させる能力によってもたらされた。このような改善の重要な触媒作用をしたのは、半導体加工技術の進歩であった。半導体の会社と製品は多数存在するが、大体において、半導体の加工は一連の共通の工程を経て完成する。半導体加工はウェーハ、あるいは基板から始まり、これに種々の加工技術を用いてトランジスタ、抵抗、キャパシターのような回路素子を構築する。回路素子の形成はドーピングと呼ばれる、モノリシック、結晶性基板の特定の領域に意図的に不純物を導入する工程から成っている。回路素子が形成された後、一連の導電層および絶縁層が、配線と呼ぶ適当な回路素子間の連結を形成するために用いられる。
【０００６】
ますます複雑になるＩＣ類で、増大する数の回路素子を使用するようになると、いっそう多くの回路素子間の電気配線と、いっそう多くの導電・絶縁層が必要となる。半導体加工の主目的の一つは配線の電気抵抗を最小にすることである。二つのデバイス間の配線抵抗が増加すると、デバイス間を信号が伝播する時間も増大するので、抵抗の増加は望ましくない。時間の増大は、次いでＩＣが機能する全体の速度を遅くさせる。加えて、抵抗の増加はまた、ＩＣが消費する全体の電力を増大させる。
【０００７】
他の考慮を要する重要な点は、配線の機械的安定性で、電位を配線に印加することにより誘引される配線内の原子の移動であるエレクトロマイグレーションとして知られている現象により、配線はマイナスの影響を受ける。エレクトロマイグレーションの原理が図１Ａ，１Ｂ及び図２に図解されている。図１Ａは、電池１２で供給される電位差による導体１０中の電子流１４を示す。電子流１４中の電子による運動量により、導体１０中の原子の、電子流１４と同方向への移動がもたらされる。二つの結晶粒の交点には結晶粒界が発生する。三つかそれ以上の結晶粒の交点はエレクトロマイグレーションを受けやすい可能性がある。その結果、結晶粒界１６及び交点１８はエレクトロマイグレーションによる損傷を受けそうな場所であるが、通常は銅メタライゼーションの場合の表面拡散より高い活性化エネルギーの時に起こる。
【０００８】
図１Ｂは結晶粒界の交点１８Ａおよび１８Ｂを通る電子流１４を示す。交点１８Ａでは、二つの結晶粒からの電子流１４は一つの結晶粒に合流して、ボイド２０を形成する。対照的に、交点１８Ｂでは、単一の結晶粒からの電子流１４は二つの異なる結晶粒に分岐し、ヒロック２１を形成をもたらす。
【０００９】
導体は小さい濃度（すなわち約２重量％未満）の銅（“Ｃｕ”）を添加したアルミニウムを用いて加工することが多い。ごく最近では純銅が、ＩＣ類での金属配線を作るのに選ばれる金属となってきている。銅を使用し、ガラスの誘電層と基板の活性な領域に入ったり、移動したりしないようにするためにバリア層で銅を囲む。これらのバリア層は、メタライゼーションと封入／絶縁のための誘電層とのあいだに接着問題が起きないように注意深く選択される。技術の進歩により、回路性能を高め電力消費を低下させる目的で寄生容量及び寄生抵抗を減らすために新材料が探索されている。これらの新材料は、より低い誘電率を有し、しかも同時に低い熱伝導性を有する。そのため熱が基板に移動する効率が減少する。これらの材料はまた、従来から用いられている酸化ケイ素に比べ脆く機械的に強度が低い。機械的強度が低いということは亀裂に対する抵抗が小さいことを意味し、メタライゼーション時の引張力、あるいは通常時の低い強度により、エレクトロマイグレーションを起こす傾向が大きくなるかもしれない。銅導線とバリアの界面は、比較的低い活性化エネルギーでの金属移動路であることが観察される。この界面または他の界面でボイドは核を形成および／または成長させる可能性がある。金属はエレクトロマイグレーション、すなわち電気的偏りにより電子流の方向にドリフトまたは拡散する。ある領域での金属の空隙であるボイドは電子源の近くで現れる可能性がある。これらのボイドは、通常、金属の蓄積である下流でのヒロックと対になっている。ヒロックは誘電体の中に向けて金属繊維の形成を惹起す可能性があり、これは、電流漏れの好ましくない経路であり、バリアおよび／または誘電体の亀裂すらもたらす。
【００１０】
回路の性能に対する図１のボイド２０およびヒロック（ｈｉｌｌｏｃｋ）２１の影響を図２に示す。図２は配線（ｉｎｔｅｒｃｏｎｎｅｃｔ）２３および平行な配線２４を示すが、この配線は望ましくは電気的に配線２３と絶縁されている。適当な回路性能には、配線２３および配線２４に沿っての高い電気伝導度が要求されるだけではなく、両者間の高い電気抵抗も必要とされる。ボイド２０およびヒロック２１は、一つの配線に沿っての電気伝導度および二つの異なる配線間の電気抵抗に影響する可能性がある。たとえば、配線２３の中のボイド２０は、配線２３に沿った電気伝導度を顕著に低下させ得る。同様にヒロック２１は配線２３と配線２４の間に短絡を惹起しそれにより二つの配線間の電気的絶縁が破壊される可能性がある。
【００１１】
ボイドは応力によっても起こる可能性がある。配線は異なった温度で形成された近接層に隣接することがよくある。例えば、室温で堆積した銅配線が約４００℃で形成したカーバイド層に隣接し、内部応力を生じる可能性がある。配線の温度が変わるにつれて、配線内の引張応力は配線材料を引き離す傾向があり（ボイドが生じる）、マイグレーション問題もさらに悪化する。この効果は、近接層間の界面で一層良く起こる。さらに、界面でのこの応力によるボイド発生は、高温および／または大電流で一層問題である。
【００１２】
最近まで、アルミニウムがＩＣ加工で選ばれる配線導体であった。アルミニウムがよく使われるのには多くの要素がある。第一に、薄いアルミにウム膜を堆積する技術が十分確立されている。第二にアルミニウムは塩素プラズマ中で効率的にエッチング出きるので、パターン化したアルミニウム膜の形成が比較的簡単である。しかし、残念ながら、アルミニウム配線には欠点がある。第一に電気的な観点から、アルミニウムは、他の金属と比べ、比較的劣る導体である。その結果、アルミニウムは回路の速度および電力消費にマイナスの影響を及ぼす。第二に機械的な観点から、アルミニウムはエレクトロマイグレーションと応力から生ずる構造的問題に特に影響を受けやすい。多年にわたって、半導体工業はアルミニウムメタライゼーションから離れて行こうとしている。初期の努力の中には微量の銅をアルミニウムに添加することが含まれていたが、これは銅の抵抗がより小さくエレクトロマイグレーションを受けにくいためであった。ＩＣの世代が進むにつれより多くの銅が添加された。
【００１３】
現在、半導体工業は、回路素子間の配線を行うために選ばれる電気導体として、純粋あるいは比較的純粋な銅に移行中である。銅はアルミニウムに比べ、きわめて高い導電性を有し、エレクトロマイグレーションに対しても本質的により大きい抵抗性を有する。化学的機械的研磨（“ＣＭＰ”）のような手段により銅メタライゼーションへの転換が容易になってきている。一般に、ＣＭＰには半導体ウェーハに堆積した表面層の平坦化が含まれている。
【００１４】
銅配線への切り替えによってアルミニウムメタライゼーションに伴ういくつかの問題点は軽減されたが、根絶されてはいない。より起こりにくいとは言え，銅にもまた、電気的原因および応力原因のマイグレーション問題が起こる。銅によるエレクトロマイグレーションは最近、コニー・Ｐ・ワン等（Ｃｏｎｎｉｅ　Ｐ．Ｗａｎｇ　ｅｔａｌ．）（以後“Ｗａｎｇ”）による「銅配線の信頼性改善のための２層銅合金」で議論された。Ｗａｎｇによれば、銅配線のエレクトロマイグレーション問題を扱う現在の技術には、純銅に比べて改善された構造安定性を示す銅合金の使用することが含まれている。一般に、Ｗａｎｇの方法は、配線のトレンチを充たすのに、銅よりも銅合金を選択することを含んでいる。銅合金は電流に対して増大した電気抵抗を示すことが多いので、Ｗａｎｇは適当な低抵抗を有する銅合金に焦点を当てている。この基準を用いて、Ｗａｎｇは銅合金材料をＣｕＳｎ，ＣｕＩｎおよびＣｕＺｒに限定しており、その増分の面積抵抗は１．１〜１８μΩ・ｃｍの範囲にある。
【００１５】
銅でなく銅合金を使用することによりいくつかの問題が発生する。第一に完全にこれら銅合金（例、ＣｕＳｎ，ＣｕＩｎ，ＣｕＺｒ等）から成る銅配線は純銅の配線よりも高い面積抵抗を示す。この電気抵抗の増加は長く薄い金属配線では特に問題である。
【００１６】
第二にＷａｎｇによって開示された銅合金は、従来他の製造工程では使われていない。その結果、これらの材料は工程の統一上問題となり、製造コストに著しい増大をもたらす可能性がある。
【００１７】
【発明が解決しようとする課題】
電気抵抗が増大せずに改善された機械的安定性を有する改善された銅メタライゼーションに対する必要性は依然存在する。
【００１８】
【課題を解決するための手段】
本発明の好ましい実施態様には、機械的安定性を増強する配線の変性が包含されている。しかし、Ｗａｎｇの開示と異なり、配線全部でなく、配線の表面が変性される。その結果、変性しない配線材料の電気的性質を保ちながら、強い変性した外骨格による機械的安定性を有するという利点が配線に生じる。
【００１９】
本発明の一つの好ましい実施態様によれば、ビア／配線の界面の周辺にイオン注入して配線層を変性する。配線が堆積されＣＭＰで平坦化された後、イオン注入工程がマスクでパターン化した領域で実行される。マスクによってイオン注入が配線／ビア界面の周辺に制限されることが好ましい。一例では、配線は銅で、導入される化学種は、ヒ素、アンチモン、クロム、パラジウム、錫、マグネシウム、アルミニウム、コバルトおよびジルコニウム、ならびにこれらの組み合わせからなる群から選ばれる。変性深さは５０〜５００オングストロームの間で変化し、この深さ範囲での化学種の組成は約０．１〜約１０重量％の間で変化することが好ましい。
【００２０】
本発明の他の好ましい実施態様によれば、配線内にトレンチ（多分エッチングにより）を形成した後に配線の上に合金層が堆積される。エッチング工程を用いるに際し、エッチング工程は選択的にすることもでき、−すなわち配線／ビア界面周辺の特定の領域に制限する−あるいは配線全体に一様に適用することもできる。ＣＭＰ工程で、過研磨を用いて配線層にトレンチを形成することもできる。一例では、配線は銅で、合金層が、銅ならびに、ヒ素、アンチモン、クロム、パラジウム、錫、マグネシウム、アルミニウム、コバルト、ジルコニウム、およびこれらの組み合わせからなる群から選ばれる材料を包含する銅合金である。合金層の厚さ又は配線中のトレンチの深さは５０〜５００オングストロームの間で変化し、銅に添加される材料のパーセント組成は約０．１〜約１０重量％の間で変化することが好ましい。
【００２１】
合金層を堆積する方法は種々存在する。一つの例は無電解メッキから成っており、還元剤も含有している金属塩の水溶液を用いる化学還元反応による金属堆積が起こる。半導体のウェーハはメッキ浴に浸漬され、金属イオンが還元剤と、触媒作用の有る表面で反応し、電気的に絶縁されている配線上での選択的なメッキが可能となる。
【００２２】
合金層を堆積する他の好ましい実施態様には、化学気相堆積法（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ：化学蒸着法）（“ＣＶＤ”）および物理気相堆積法（“ＰＶＤ”）のような堆積技術が含まれている。これらの技術は、堆積の選択性が無く、堆積される材料の膜がウェーハの全表面に形成されるので、全堆積技術と呼ばれる。従って、気相堆積技術を用いて合金層を形成する一例には、配線間の電気絶縁を維持するために、合金層を堆積した後にＣＭＰ工程を含むことが有り得る。気相堆積技術を用いた場合の配線間の電気絶縁を維持する他の方法には、露出した配線層だけに所望の材料の堆積を限定するためのマスクを使用することが含まれる。特に、マスクにより所望の材料の堆積を、配線／ビア界面の周辺に限定できる。
【００２３】
本発明の他の実施態様には、配線層の加工に先だって、トレンチ内に約１０〜５０オングストロームの厚さの程度の、薄い種（ｓｅｅｄ）層を選択的に加工することが含まれている。このようにして、トレンチの壁が薄い種層で被覆される。一つの実施態様では、配線は銅であり、薄い種層は、銅ならびに、ヒ素、アンチモン、クロム、パラジウム、錫、マグネシウム、アルミニウム、コバルト、ジルコニウム、およびこれらの組み合わせからなる群から選ばれる材料を包含する銅合金である。好ましくは、合金層の堆積は前述の選択的無電解メッキ技術を用いて達成される。他の実施態様には原子層成長法により合金層を堆積することが含まれる。
【００２４】
【発明の実施の形態】
本発明の好ましい実施態様は、個々の金属導線の周辺を選択的に変性することで、配線の機械的安定性を増加することができ、従って、配線の電気伝導度を下げることなく配線のエレクトロマイグレーションおよびストレスマイグレーションの受けやすさが減少することができるということを認識することから始まる。周辺を変性することで、配線の中心部は電流の高伝導路として働く一方で、ボイドおよびヒロックの形成は制約される。当業者には明らかなように、配線の選択的変性には数多くの方法が存在する。従って、本発明の範囲を限定することなしに、いくつかの好ましい実施態様には、一種以上の所望の化学種を、配線の外表面に選択的に注入または拡散することにより、配線周辺を変性することが包含されている。他のいくつかの好ましい本発明の実施態様によれば、一種以上の化学種を配線の外表面に堆積することにより変性された周辺部は形成される。
【００２５】
本発明の好ましい実施態様は、一般に、どのタイプの集積回路の加工、構成における配線にも適用できる。従って、本発明の範囲を限定することなく、好ましい実施態様にはダマシン構造のためのＣＭＰプロセスの変形が含まれる。
【００２６】
ダマシン構造
ダマシン配線構造の名前は、古代のダマスカスの職人から出ているが、彼等は金属象眼を用いて複雑な模様を創造した。古代の起源にも似て、半導体加工におけるダマシン構造では、平坦化した絶縁層にリセスまたはトレンチをエッチングし、トレンチを封入／封止バリア金属および導線金属（例、アルミニウム、銅）充填し、次いで平坦化で余分な金属材料を取り除いて、ダマシン構造が出来て、配線が作られる。図３Ａおよび３Ｂはダマシン構造を用いたＩＣの断面図を示す。図３Ａは“シングルダマシン”構造を示し、他方、図３Ｂは“デュアルダマシン”構造を示す。
【００２７】
図３Ａは、上に絶縁物と配線層のパターンを配置した半導体基板２５を図示する。層間誘電体（“ＩＬＤ”）２６は半導体基板２５に接し、半導体基板２５および最初の配線３０の間の電気絶縁となっている。バリア層２８はＩＬＤ２６と最初の配線３０の間の化学種の拡散を制限している。キャッピング層３２は、通常絶縁体であるが、ビア３４とバリア層３６が最初の配線３０と２番目の配線３８を接続している所を除いて、ＩＬＤ２６と最初の配線３０を被覆している。ＩＬＤ３５は、最初の配線３０と２番目の配線３８の付加的な電気絶縁となっている。キャッピング層４０は完成した集積回路の電気絶縁と表面保護の二役を果たしている。
【００２８】
ダマシン構造は、通常、半導体基板２５から始まる。ＩＬＤ２６が半導体基板２５上へ堆積され、ＣＭＰを用いて平坦化される。半導体加工のＩＬＤ類として多数の材料が効果的に適用できる。そこで、本発明の範囲を制限すること無しに、本発明の好ましい実施態様では、有機シリカガラスまたは、フッ素ドープシリカガラスのようなドープしたシリカのようなシリカ含有の材料が使用される。
【００２９】
ＩＬＤ２６の平坦化の後、ＩＬＤ２６中にトレンチがエッチングされ、バリア層２８がトレンチ中に堆積され、最初の配線３０が続く。一般にバリア層は金属（例、銅）が近接のＩＬＤに拡散するのを妨げる働きがある。バリア層２８を形成するために堆積される材料は、一般に、配線の化学組成によって決まる。例えば、最初の配線３０がタングステン（Ｗ）から成るならば、バリア層２８は一般にチタン（Ｔｉ）、（例はＴｉ、窒化チタン（ＴｉＮ）またはＴｉ／ＴｉＮスタック）から成る。しかし、最初の配線３０が銅（Ｃｕ）から成るときには、バリア層２８は一般に、タンタル（Ｔａ）（例はＴａ，窒化タンタル（ＴａＮ）またはＴａ／ＴａＮスタック）から成る。一つの好ましい実施態様によれば、最初の配線３０は銅を含み、バリア層２８はＴａまたはＴａＮまたはＴａ／ＴａＮ２重層を含み、ＴａＮと誘電体の間の接着を増進するために、もう一層を含むこともある。
【００３０】
バリア層２８に続いて最初の配線３０が堆積され、次いでＣＭＰを用いて平坦化される。上述のように、金属配線は主として、アルミニウムまたは銅から成るが、満足できる電気的、機械的性質を示すならば、金属合金を含むどんな材料であってもよい。
【００３１】
キャッピング層３２は、好ましくは平坦化に続いて、最初の配線３０およびＩＬＤ２６の上に堆積される。キャッピング層３２は主として絶縁キャッピング膜、窒化ケイ素、またはシリコンカーバイドを包含し、ビア３４のための開口部を残すためにフォトリソグラフィー技術を用いてパターン化することができる。図３Ａに示すように、ビア３４はバリア層で囲むことができる。ビア３４は最初の配線３０に用いたものと同種の金属であってもよいが、異なる物質でも良い。
【００３２】
ＩＬＤ層３５（ＩＬＤ２６と同じ組成であっても、なくてもよい）が次いでキャッピング層３２の上に堆積され、好ましくは、さらにビア３４、バリア層３６および２番目の配線３８ができるようにパターン化（またはエッチング）される。ＩＬＤ３５のパターン化の工程とキャッピング層３２のパターン化の工程は、加工時間を短縮するために、一体化してもよい。バリア層３６の組成は、バリア２８のように、主としてそれを取り囲む（すなわち、ビア３４）材料を基にして選ばれ、従って、前述のバリア２８と同じ材料を包含してもよい。
【００３３】
２番目の配線３８がＩＬＤ３５の中に作られた残っているトレンチを充たす。２番目の配線３８は、最初の配線３０および／またはビア３４と同じ材料でもよく、あるいは完全に異なる材料でもよい。例えば、最初の配線３０および２番目の配線３８は銅から成り、一方ビア３４はタングステンであってもよい。キャッピング層４０は、２番目の配線３８の上に、平坦化に続いて加工される。図３Ａ中に特定して示されてはいないが、キャッピング層４０は、その後の配線層の予想によっては、キャッピング層３２のように、パターン化してもよい。図３Ａに示される半導体のダマシン構造は“シングルダマシン”またはダマシン構造と呼ばれるが、これはビア３４および２番目の配線３８が別の工程で形成されるからである。
【００３４】
図３Ｂは、図３Ａとは対照的に、ビア３４および２番目の配線３８が単一の工程で形成され、両者を分離するバリアが存在しない“デュアルダマシン”構造を図示している。この場合、ビア３４と２番目の配線３８は、通常同一の材料（例、銅）から成る。用語“トレンチ”と“リセス”は、ここでは、いずれかの層に作られた空隙を指す同義語として用いられることに注意されたい。さらにリセスは付け加えられたトレンチを含んでもよく、例えば、図３Ａ中電気絶縁層３５は、ビア３４のための２次的なトレンチと配線３８のための１次的なトレンチから構成されるリセスを有することができる。
【００３５】
マイグレーションによる配線不良
配線を電流が流れると、電子流による運動量により、結晶粒界に沿って電子流の方向に配線中の原子が移動する。この移動の形は、時によるとボイド（導体中での結晶粒界交点における空隙）およびヒロック（導体中での結晶粒界交点における原子の蓄積）をもたらす。エレクトロマイグレーションによって生じるこのボイドとヒロックは、配線の断線と短絡をそれぞれ惹起し、ＩＣの不良を惹起す可能性がある。
【００３６】
配線のマイグレーションによる不良は、Ｅ．Ｔ．オガワ等（Ｅ．Ｔ．Ｏｇａｗａ　ｅｔ　ａｌ．）による「広幅銅金属導線に接続したビアにおける応力によるボイド」で観察されるように、応力が原因のボイドによっても起こる可能性がある。なお、この文献は参照により本明細書の一部とする。一般に、界面の応力、または二つの隣接層の境界に存在する応力は、熱が誘因となり、さらに電気応力により増大する。温度および電気応力が変動すると、内在する界面応力は隣接層の境界でボイドを惹起す可能性がある。
【００３７】
ストレスマイグレーションおよびエレクトロマイグレーションが原因で生じるボイド発生は、ビア表面がダマシン構造の配線表面と交わる所で特に問題となる。多くのマイグレーションによる不良がビア／配線の界面の周辺で起きていると信じられている。エレクトロマイグレーションの観点に立つと、電子がビアから配線、または逆に流れると、電子は“角を曲がる”、すなわち流れの方向を急に狭い通路に向けて変えることが必要になる。電子の通路が狭くなると、電子の抵抗と電流密度が増し、ビア／配線の界面が加熱され、界面がマイグレーションによる悪影響を受けやすくなる。応力が誘因となるマイグレーションの観点に立つと、バリア、ビアおよび配線は、概して、異なった圧力、温度下で堆積されるので、これらの近接層間には内部応力の不一致が存在し、温度が高くなるに連れて不安定になる。このように、エレクトロマイグレーションおよび応力が誘因となるマイグレーションは相乗作用的に結合して、ビア／配線の界面の不良発生条件を加速する。
【００３８】
作業
配線が、応力誘因のマイグレーションおよびエレクトロマイグレーションを受けやすいことに対抗するための、本発明の好ましい実施態様には、機械的安定性を強化する配線の変性が含まれる。配線全部でなく、配線の表面が変性される。その結果、変性しない配線材料の電気的性質を保ちながら、機械的安定性を有するという利点が配線に生じる。概して、ダマシン構造に関し、特には配線の特定の表面に関する多数の好ましい実施態様が本明細書で開示される。加えて、当業者には理解されるであろうが、ここで記述される技術と改善は、集積回路のどのような配線にも適用できる。
【００３９】
本発明の一つの好ましい実施態様によれば、配線層はビア／配線の界面の周辺でイオン注入される。図４を参照すると、キャッピング層４０を形成する前の図３Ｂのデュアルダマシン構造が示されている。２番目の配線３８が堆積され、ＣＭＰにより平坦化された後、マスク４２でパターン化された領域にイオン注入が実施される。好ましくはマスク４２によりイオン注入はビア／配線の界面の周辺に限定される。これに代えて、化学種は２番目の配線３８に拡散またはスパッタリングでも導入できる。一つの実施態様では、２番目の配線３８は銅であり、注入材料は、ヒ素、アンチモン、クロム、パラジウム、錫、マグネシウム、アルミニウム、コバルトおよびジルコニウム、ならびにこれらの組み合わせからなる群から選ばれる。注入深さは約５０〜５００オングストロームの間で変化し、この深さ範囲での注入材料の組成は約０．１〜約１０重量％の間で変化することが好ましい。
【００４０】
本発明の別の好ましい実施態様によれば、合金層は、図５に示すように２番目の配線３８の上に堆積される。今度は図５を参照すると、２番目の配線３８はトレンチを形成するためにエッチングされており、合金層４４がトレンチに形成されている、図３Ｂのデュアルダマシン構造が示されている。エッチング工程は選択的であってもよく、すなわち、ビア／配線の界面の周辺の領域に限定されるか、または２番目の配線全体に実施されてもよい。一つの実施態様では、２番目の配線３８は銅であり、合金層４４は、銅ならびにヒ素、アンチモン、クロム、パラジウム、錫、マグネシウム、アルミニウム、コバルト、ジルコニウム、およびこれらの組み合わせからなる群から選ばれる材料を含む銅合金である。合金層４４の厚さまたは２番目の配線３８中のトレンチの深さは、５０〜５００オングストロームの間で変化し、銅に添加される材料のパーセント組成は約０．１〜約１０重量％の間で変化することが好ましい。合金層４４が形成された後、キャッピング層４０の形成に先だってＣＭＰ工程が実施されることが好ましい。
【００４１】
当業者には明らかなように、合金層４４の堆積には数多くの技術が存在する。一つの実施態様には無電解メッキが含まれている。無電解メッキは、還元剤も含有している金属塩の水溶液を用いる化学還元反応による金属堆積を伴っている。堆積温度は一般には、３０〜８０℃である。金属の還元反応には外部からの電力供給の必要はない。半導体ウェーハをメッキ浴に浸漬すると、金属イオンは触媒作用の有る表面で還元剤と反応し、その結果、電気的に絶縁されている配線上にメッキすることができる。堆積合金層４４が選択的に所望の配線上に形成できるので、このような堆積合金層４４には利点がある。
【００４２】
合金層４４を堆積する他の好ましい実施態様には、化学気相堆積法（“ＣＶＤ”）および物理気相堆積法（“ＰＶＤ”）のような気相堆積技術が含まれる。一般に、これらの技術には、半導体基板の表面に、揮発性の化学種を用いて膜を形成することが伴われている。これらの技術は、堆積の選択性が無く、堆積される材料の膜がウェーハの全表面に形成されるので、全堆積技術と呼ばれる。従って、気相堆積技術を用いて合金層４４を形成する一つの実施態様には、配線間の電気絶縁を維持するために、合金層４４を堆積した後にＣＭＰ工程を伴うことが有り得る。気相堆積技術を用いた場合の配線間の電気絶縁を維持する他の方法には、露出した金属層だけに所望の材料の堆積を限定するためのマスクを使用することが含まれる。特に、マスクにより所望の材料の堆積を、配線／ビア界面の周辺に限定できる。
【００４３】
さらに別の実施態様では、合金層４４の形成の前に形成されるトレンチは、５０〜５００オングストロームの所望の深さで、ＣＭＰ工程の間の過研磨で形成してもよい。従来からの方法では、２番目の配線３８が堆積された後、ＣＭＰ工程は、最終表面を研磨するために実施することができるが、２番目の配線３８中に合金層４４のために作られるトレンチのために用いられる過研磨は、この従来のＣＭＰ工程の間に実行できる。
【００４４】
本発明の他の実施態様は、トレンチの壁を図６に示す薄い種（ｓｅｅｄ）層４６で被覆するように、トレンチ内に約１０〜５０オングストロームの厚さの程度の、薄い種層を選択的に形成することを伴う。一つの実施態様では、２番目の配線３８は銅であり、薄い種層４６は、銅ならびに、ヒ素、アンチモン、クロム、パラジウム、錫、マグネシウム、アルミニウム、コバルト、ジルコニウム、およびこれらの組み合わせからなる群から選ばれる材料を包含する銅合金である。好ましくは、合金層４６の堆積は、前述の選択的無電解メッキ技術を用いて達成される。また、図６に示す合金層４６または図５の層４４は、原子層成長法を用いて堆積することができる。
【００４５】
前述のように、金属のマイグレーションを惹起す隣接した材料間の境界における界面応力は他のマイグレーションを誘因する現象よりも容易に活性化され、言いかえれば、“活性化エネルギー”が低い。概して、金属層は約３０００オングストローム厚さであり、最大５００オングストロームまで、変性しても、まだ８０％の金属層が変性されずに残っている。従って、好ましい実施態様の注入および堆積法により、配線が最もマイグレーションを受けやすい隣接層の界面間で配線を変性することが有利である。また、好ましい実施態様の変性された配線は、Ｗａｎｇの場合のようにすべてが合金材料から成るわけではないので、全体の面抵抗は減少する。この抵抗の低減の利益は、長い配線で顕著な効果があり、変性がビア／配線の界面の周辺に限定されるときに、ビア間の長さ方向の変性はされていないので特に有利である。選択的変性の結果（無電解堆積およびマスクによる）抵抗の寄与が最小となる材料の選択についての関心は小さくなり、ヒ素およびアンチモン、のような幅広い材料が選択的な注入または堆積に利用できる。また、ヒ素およびアンチモンの使用は、これらが、半導体ＩＣ製造によく使われ、そのため開示されているように、実施しやすいので有利である。
【００４６】
本発明の好ましい実施態様の付加的な利点は、電気化学的腐食の防護である。集積回路加工の進行の間、例えばＣＭＰ工程であるが、銅表面およびバリア金属表面は両方とも露出している。露出した金属の電気化学的電位の差によって、酸化されやすい金属がウェーハ表面からエッチングされていく型の腐食をもたらす。この現象は、しばしば電気化学的腐食と呼ばれる。この電気化学的電位により、銅は特に電気化学的腐食を受けやすい。一般に、好ましい実施態様による配線層の上部の変性により、銅配線の腐食されやすさは低減される。
【００４７】
本発明の好ましい実施態様に従って、配線に金属のマイグレーションを抑制する外側の表面を形成することは、金属の移動を妨げ、従って、別のバリアの必要がなくなる。これは次世代ＩＣでは特に有利である可能性があるが、次世代ＩＣではより細いビアを使用することになりそうで、そうなるとビアの底部または／および上部表面のバリア層を除くことは特に望ましくなるであろう。
【００４８】
ＩＣ製造の際に加工される多くの配線層が存在する場合が多いこと、および本明細書で開示された実施態様は、必要と見られる配線層のいずれもあるいはすべてに適用できることに注目されたい。例えば、ＩＣ設計者は最初の配線層での金属マイグレーション問題があり、他の金属層ではこのような挙動が見られないことに注目するかもしれない。この場合、本明細書で開示された実施態様に従って、合金層を最初の配線に適用することができ、その結果、金属配線の最大許容電流密度の設計指針に過度な制約を加える可能性が減少する。
【００４９】
本発明の好ましい実施態様についてここまで示し、記述してきたが、これらを改良することは、本発明の精神と教示するところから外れることなく、当業者が実施できる。本明細書の実施態様は単に範例であり、制限することを意図していない。本明細書で開示された本発明の、多くの変形と改良が可能であり本発明の範囲内である。
【００５０】
従って、保護の範囲は上述の記述に限られるものではなく特許請求の範囲によってのみ制限され、権利範囲は特許請求の範囲の対象のすべての均等物を包含する。すべての請求項は本発明の実施態様として、「発明の詳細な説明」の一部とする。従って、特許請求の範囲は「発明の実施の形態」の一部であり、本発明の好ましい実施態様に付加される。請求項中のいずれの要素においても、「任意に」という用語は、対象が必要とされているか、その代わりに対象が必要とされていないかを意味することが意図されている。両代替案が特許請求の範囲の範囲内にあることが意図されている。「従来の技術」中での参照文献に関する論議は、本発明の先行技術であることを認めるものではなく、特に本出願の優先日以後の発行日の参照文献に関して認めるものではない。本明細書で引用した特許、特許出願および刊行物での開示事項は、参照により、本明細書の、範例として、手続として、または他の細部の補足としての役立ち方の程度により、本明細書の一部とする。
【００５１】
本願発明について、以上の説明に関して更に以下の項を開示する。
（１）　電気絶縁材料に最初のリセス（ｒｅｃｅｓｓ）を形成すること；
最初のリセスに、最初の電気伝導性材料を堆積すること（ｄｅｐｏｓｉｔｉｏｎ）；
２番目のリセスを最初の電気伝導性材料に形成すること；および
２番目の電気伝導性材料を２番目のリセスに堆積すること；
を包含する強化された機械的性質を有する電気配線を半導体基板上に構築する方法。
（２）　２番目の電気伝導性材料が無電解メッキにより堆積される第１項記載の方法。
（３）　２番目のリセスの深さが約５０〜約５００オングストロームの範囲にある第２項記載の方法。
（４）　２番目の電気伝導性材料が、ヒ素、アンチモン、クロム、パラジウム、錫、マグネシウム、アルミニウム、コバルトおよびジルコニウムからなる群から選ばれる材料と、銅とを包含する第３項記載の方法。
（５）　銅が、２番目の電気伝導性材料中に約９５〜約９９．９重量パーセントの間の濃度で存在する第４項記載の方法。
（６）　気相堆積法（ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ：蒸着）技術による２番目の電気伝導性材料の堆積である第１項記載の方法。
（７）　電気絶縁材料に最初のリセスを形成すること；
最初のリセスに、最初の電気伝導性材料の薄い種層（ｓｅｅｄ　ｌａｙｅｒ）を堆積すること；
最初のリセスに、２番目の電気伝導性材料を堆積すること
２番目のリセスを２番目の電気伝導性材料に形成すること；および
３番目の電気伝導性材料を２番目のリセスに堆積すること
を包含する強化された機械的性質を有する電気配線を半導体基板上に構築する方法。
（８）　薄い種層の堆積が無電解メッキにより形成される第７項記載の方法。
（９）　電気絶縁材料にリセスを形成すること；
該リセスに、電気伝導性材料を堆積すること；および
該電気伝導性材料に化学種をイオン注入すること；
を包含する強化された機械的性質を有する電気配線を半導体基板上に構築する方法。
（１０）　マイグレーション問題（２０、２１）を低減する一方で、変性による抵抗の増加を最小にするための半導体の配線層（２３）の変性の方法と組成が開示されている。一つの方法の特色は配線層にトレンチを形成することと、トレンチをマイグレ−ション問題の影響を受けにくい組成物（４４）で充填することにある。トレンチは従来から有る気相堆積法もしくは電気メッキ、または交互に無電解メッキを用いて充填できる。配線層を変性する他の方法としてはイオン注入も使用できる。性能改善のため、この変性の方法と組成はまた、ビア（ｖｉａ）／配線界面（４６）に限定することもできる。配線層の形成に先だって、薄い種層を半導体基板上に設けることもできる。この種層に、もとは純粋の金属に同様のドーパントと合金材料を加えることもできる。
【図面の簡単な説明】
【図１Ａ】結晶粒界を有する導電体を示す。
【図１Ｂ】結晶粒界の交点を示す。
【図２】原子の移動によって起こる可能性の有る不良の様式を示す。
【図３Ａ】シングルダマシン構造を示す。
【図３Ｂ】デュアルダマシン構造を示す。
【図４】イオン注入による配線層の変性を示す。
【図５】トレンチ充填による配線層の変性を示す。
【図６】薄い種層の形成による配線層の変性を示す。

Claims (1)

  1. 電気絶縁材料に最初のリセスを形成すること；
    最初のリセスに、最初の電気伝導性材料を堆積すること；
    ２番目のリセスを最初の電気伝導性材料に形成すること；および
    ２番目の電気伝導性材料を２番目のリセスに堆積すること；
    を包含する強化された機械的性質を有する電気配線を半導体基板上に構築する方法。
JP2003183669A 2002-06-28 2003-06-27 配線性能改善用メタライゼーションの合金化及び／又は局部ドーピング Pending JP2004040101A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US39271502P 2002-06-28 2002-06-28
US10/288,974 US7074709B2 (en) 2002-06-28 2002-11-06 Localized doping and/or alloying of metallization for increased interconnect performance

Publications (1)

Publication Number Publication Date
JP2004040101A true JP2004040101A (ja) 2004-02-05

Family

ID=29718516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003183669A Pending JP2004040101A (ja) 2002-06-28 2003-06-27 配線性能改善用メタライゼーションの合金化及び／又は局部ドーピング

Country Status (3)

Country Link
US (2) US7074709B2 (ja)
EP (1) EP1376685A3 (ja)
JP (1) JP2004040101A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277729A (ja) * 2008-05-12 2009-11-26 Panasonic Corp 半導体装置および半導体装置の製造方法
US7871924B2 (en) 2004-07-14 2011-01-18 Fujitsu Semiconductor Limited Semiconductor device having copper wiring
US8004087B2 (en) 2004-08-12 2011-08-23 Nec Corporation Semiconductor device with dual damascene wirings and method for manufacturing same
CN101515659B (zh) * 2008-02-19 2012-11-28 株式会社电装 具有波导的高频构件组件

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155349A1 (en) * 2003-01-07 2004-08-12 Naofumi Nakamura Semiconductor device and method of fabricating the same
US7235884B1 (en) * 2003-04-01 2007-06-26 Altera Corporation Local control of electrical and mechanical properties of copper interconnects to achieve stable and reliable via
US20050006770A1 (en) * 2003-07-08 2005-01-13 Valeriy Sukharev Copper-low-K dual damascene interconnect with improved reliability
US20050124155A1 (en) * 2003-12-03 2005-06-09 Brooks Joseph F. Electrode structures and method to form electrode structures that minimize electrode work function variation
US7319071B2 (en) * 2004-01-29 2008-01-15 Micron Technology, Inc. Methods for forming a metallic damascene structure
JP4377788B2 (ja) * 2004-09-27 2009-12-02 株式会社神戸製鋼所 半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット
CN1983550A (zh) * 2005-12-14 2007-06-20 中芯国际集成电路制造(上海)有限公司 提高可靠性和成品率的消除铜位错的方法
US7759241B2 (en) * 2006-09-15 2010-07-20 Intel Corporation Group II element alloys for protecting metal interconnects
KR100792358B1 (ko) * 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
DE102007035834A1 (de) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit lokal erhöhtem Elektromigrationswiderstand in einer Verbindungsstruktur
DE102008007001B4 (de) * 2008-01-31 2016-09-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
US8304863B2 (en) 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
CN103370430B (zh) * 2011-02-18 2015-07-15 三井化学株式会社 抗微生物性材料及其制造方法、以及抗微生物性资材
US9711452B2 (en) 2014-12-05 2017-07-18 International Business Machines Corporation Optimized wires for resistance or electromigration
US9824970B1 (en) * 2016-06-27 2017-11-21 Globalfoundries Inc. Methods that use at least a dual damascene process and, optionally, a single damascene process to form interconnects with hybrid metallization and the resulting structures
TW202203305A (zh) * 2018-05-04 2022-01-16 美商應用材料股份有限公司 金屬膜沉積

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4995698A (en) * 1988-12-30 1991-02-26 Hughes Aircraft Company Fiber optic canister having orthotropic, controlled thermal expansion bobbin
US4955688A (en) * 1989-03-27 1990-09-11 At&T Bell Laboratories Optical fiber package and methods of making
US5221060A (en) * 1992-08-14 1993-06-22 Hughes Aircraft Company Thermal expansion compensated winding of optical fiber canisters
US5594829A (en) * 1995-06-07 1997-01-14 Lostracco; Gregory Optical fiber dispenser with thermal expansion accommodation layer
US6268291B1 (en) * 1995-12-29 2001-07-31 International Business Machines Corporation Method for forming electromigration-resistant structures by doping
US5822065A (en) * 1996-07-26 1998-10-13 Litton Systems, Inc. Conically arranged fiber optic gyroscope coils
US5891802A (en) * 1997-07-23 1999-04-06 Advanced Micro Devices, Inc. Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects
JP3540699B2 (ja) 1998-01-12 2004-07-07 松下電器産業株式会社 半導体装置の製造方法
US6367806B1 (en) * 1999-12-27 2002-04-09 General Electric Company Seal arrangement for a rotary machine such as a turbine
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6525425B1 (en) 2000-06-14 2003-02-25 Advanced Micro Devices, Inc. Copper interconnects with improved electromigration resistance and low resistivity
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
US6387806B1 (en) * 2000-09-06 2002-05-14 Advanced Micro Devices, Inc. Filling an interconnect opening with different types of alloys to enhance interconnect reliability
FR2816758B3 (fr) 2000-11-14 2003-04-04 Lionel Girardie Technique de metallisation par le cuivre pour les connexions et interconnexions des transistors
CN1575508A (zh) 2000-11-15 2005-02-02 英特尔公司 用于集成电路的铜合金互连线及其制造方法
US6800554B2 (en) * 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6500749B1 (en) * 2001-03-19 2002-12-31 Taiwan Semiconductor Manufacturing Company Method to improve copper via electromigration (EM) resistance
US6812143B2 (en) * 2002-04-26 2004-11-02 International Business Machines Corporation Process of forming copper structures

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7871924B2 (en) 2004-07-14 2011-01-18 Fujitsu Semiconductor Limited Semiconductor device having copper wiring
US8004087B2 (en) 2004-08-12 2011-08-23 Nec Corporation Semiconductor device with dual damascene wirings and method for manufacturing same
US8916466B2 (en) 2004-08-12 2014-12-23 Renesas Electronics Corporation Method for manufacturing dual damascene wiring in semiconductor device
US9257390B2 (en) 2004-08-12 2016-02-09 Renesas Electronics Corporation Semiconductor device with dual damascene wirings
CN101515659B (zh) * 2008-02-19 2012-11-28 株式会社电装 具有波导的高频构件组件
JP2009277729A (ja) * 2008-05-12 2009-11-26 Panasonic Corp 半導体装置および半導体装置の製造方法
JP4675393B2 (ja) * 2008-05-12 2011-04-20 パナソニック株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20040224495A1 (en) 2004-11-11
US7074709B2 (en) 2006-07-11
EP1376685A3 (en) 2004-12-22
US20040002211A1 (en) 2004-01-01
EP1376685A2 (en) 2004-01-02

Similar Documents

Publication Publication Date Title
US20220115505A1 (en) Copper-filled trench contact for transistor performance improvement
JP2004040101A (ja) 配線性能改善用メタライゼーションの合金化及び／又は局部ドーピング
US6528884B1 (en) Conformal atomic liner layer in an integrated circuit interconnect
US7304388B2 (en) Method and apparatus for an improved air gap interconnect structure
US6787460B2 (en) Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
KR100647995B1 (ko) 반도체 디바이스 형성 방법
US20120161320A1 (en) Cobalt metal barrier layers
US20070132100A1 (en) Semiconductor device and method for fabricating the same
JPH11340332A (ja) 信頼性を増強するための金属プラグの可変不純物添加
US11164778B2 (en) Barrier-free vertical interconnect structure
EP2342743A1 (en) Discontinuous/non-uniform metal cap structure and process for interconnect integration
JP4676350B2 (ja) 半導体装置およびその製造方法
JP5089850B2 (ja) 半導体装置
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
US7095120B2 (en) Semiconductor integrated circuit device with a connective portion for multilevel interconnection
US6593657B1 (en) Contact integration article
JP4886165B2 (ja) デポジション処理によって、相互接続領域を選択的に合金にする方法
US7235884B1 (en) Local control of electrical and mechanical properties of copper interconnects to achieve stable and reliable via
JP2005038999A (ja) 半導体装置の製造方法
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2000323568A (ja) 半導体装置およびその製造方法
US20050085073A1 (en) Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
WO2006130250A1 (en) Technique for forming copper-containing lines embedded in a low-k dielectric by providing a stiffening layer
KR20030000828A (ko) 반도체 소자의 금속 배선 형성방법