JP4886165B2 - デポジション処理によって、相互接続領域を選択的に合金にする方法 - Google Patents
デポジション処理によって、相互接続領域を選択的に合金にする方法 Download PDFInfo
- Publication number
- JP4886165B2 JP4886165B2 JP2003507886A JP2003507886A JP4886165B2 JP 4886165 B2 JP4886165 B2 JP 4886165B2 JP 2003507886 A JP2003507886 A JP 2003507886A JP 2003507886 A JP2003507886 A JP 2003507886A JP 4886165 B2 JP4886165 B2 JP 4886165B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- alloying element
- alloying
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
これは特に、ビア、コンタクト領域、配線(ライン)、トレンチ、そしてその他の開口部または凹部が形成されたもののようなサブミクロンの構造が、小型化により高いアスペクト比(深さ−幅)を有している場合にあてはまる。
一般的に、従来の半導体デバイスは、半導体基板、通常ドープした単結晶のシリコン(Si)、連続して形成される複数の中間層絶縁体、および電気的な導体パターンを含む。
集積回路は、配線間のスペーシングによって隔てられた導電性の複数の配線パターンを含んで形成される。
典型的には、垂直に間隔をあけた金属層の導体パターンは、金属層を分離する層間絶縁層の中に形成されたビアホールを充てんした導電性の垂直方向のプラグによって、電気的に接続される。一方、コンタクトホールをふさぐ他の導電性のプラグは、半導体基板の内部または基板上で形成されるトランジスタのソース/ドレイン領域のような能動素子領域との電気的な接触を確立する。
トレンチのような開口部の中に形成される導電性の線路は、典型的に、半導体基板と実質的に平行に延びる。
現在の技術によるこのようなタイプの半導体デバイスは、デバイスのジオメトリおよび超小型化の要求を満たすために、5レベル以上の金属を含むことがある。
このプロセスは一般に、絶縁体の中間層に開口部またはビアを形成することを含む。絶縁体の中間層は、後に垂直方向に間隔をあけた金属層を分離する。
ビアは、典型的に、従来のリソグラフィ技術とエッチング技術を使用して形成される。ビアが形成されると、ビアは従来の技術を使用して、タングステンまたは銅のような導電材料で充てんされる。その後、絶縁体の中間層の表面にある余分な導電材料は、典型的に化学機械平坦化(CMP)(chemical mechanical planarization)によって取り除かれる。
集積回路がより複雑になり、構造サイズおよびスペーシングがより小さくなるのに伴い、集積回路速度は、トランジスタそのものにあまり依存しないようになり、相互接続パターンの方により依存するようになる。
サブミクロン技術では、相互接続ノードが相当な距離、例えば、何百ミクロン以上の距離をひきまわされるとすると、相互接続キャパシタンスは、回路ノード・キャパシタンスのローディングを制限、すなわち、回路速度を制限する。
サブミクロンのデザインルールによる集積化密度の増加、および構造サイズの減少に伴って、集積回路速度の遅れによるリジェクト率は、製造処理能力を著しく低下させ、製造コストを増加させる。
アルミニウムは、比較的安く、低い固有抵抗を示し、比較的エッチングし易いことから、従来から使用されている。
しかしながら、ビア/コンタクトおよび、トレンチの開口部のサイズがサブミクロンの範囲まで縮小されるにつれて、アルミニウムの使用に起因する段差被覆性(ステップカバレッジ)の問題が生じる。
不充分な段差被覆性は、電流密度の増加、エレクトロマイグレーションの増加を引き起こす。
さらに、低誘電率ポリアミド材料が絶縁体の中間層として使用されるとき、アルミニウムと接する際に、水分/バイアスに関する信頼性の問題を引き起こす。そしてこれらの問題は、様々な金属層間で形成される相互接続の信頼性を減少させる。
銅および銅ベースの合金の金属システムは、非常に低い固有抵抗を有している。その固有抵抗はタングステンよりも著しく低く、また、アルミニウムとその合金を利用する以前に好まれたシステムの固有抵抗よりさらに低い。
さらに、銅は、エレクトロマイグレーションに対するより高い耐性を有している。その上、銅とその合金は、多くの他の導電材料、特に銀および金に対してコスト的に大きな利点を有する。
さらに、銅とその合金は、アルミニウムや高融点タイプの合金とは対照的に、製造処理能力からの要請に適合するデポジション(析出、蒸着、堆積、成膜、沈積、めっき)速度で、無電解技術や、電気めっき技術のような、よく知られた(ウェット)めっき技術によって、容易に低温でデポジションすることができる。
図1の銅ダマシン構造中のエレクトロマイグレーションを生じる不安定な界面のうちの二つは、V1M1界面22と、V1M2界面24である。
V1M1界面22のエレクトロマイグレーション試験は、金属層16(M2)の上方の銅配線から、導電性のプラグ15、ビア14を介して、金属層10(M1)中の下方の銅配線まで電子を流すことを含む。
V1M2界面24のエレクトロマイグレーション試験は、反対の方角に電子を流すことを含む。
V1M1界面22の場合には、エレクトロマイグレーション・ボイドは、典型的に、ビア14で、銅/窒化物の界面または銅/バリアの界面で発生する。
このことは、図2に記載される。図2には、エレクトロマイグレーション・ボイド26が示される。
エレクトロマイグレーション・ボイド26の存在は、デバイスの信頼性を低下させる。
最も広く使用されている合金化元素の一つは、銅入りのアルミニウムである。
銅がアルミニウムに低い濃度で加えられる場合、エレクトロマイグレーションの信頼性は何桁も増える。同様に、銅のための合金元素が、研究されている。
しかしながら、アルミニウムと銅とではプロセスが異なり、それによって銅のプロセス手順において合金を挿入することを難しくしている。
例えば、アルミニウムは、デポジション、パターン化、エッチングの処理である一方、銅は典型的に、物理蒸着法(PVD)によるシード層を形成する処理、電気化学的な充てん処理によるダマシン処理である。
他の可能性のある解決策は、PVDによる銅シード層の蒸着中に、銅の合金をスパッタリングすることであるが、金属が異なるとスパッタリングの生成量(yield)が異なるので、合金要素は、銅のマトリックスとは異なる割合でスパッタリングされる傾向があるという点で、問題がある。
別の問題は、処理後の配線中の、合金元素の均等性であり、それはシードの厚さ、アスペクト比、銅のターゲット中の合金の割合、アニール処理の状態、そしてめっきプロセスによって、決定される。
合金の均一性に影響する付加的な問題は、配線幅のばらつきである。
ビアは、絶縁層を通して銅配線まで伸びる。
銅の合金化元素を含んだ銅の合金化元素層は、ビアの内側を覆い、ビアによって露出した銅配線を覆う。導電性のプラグは、ビアを充てんする。
銅と合金化元素の固溶体は、銅配線中の、導電性のプラグに隣接している銅配線部分でのみ提供される。
従って、銅および合金化元素の固溶体は、最も重大なエレクトロマイグレーションによる故障のある箇所において、つまり、ビアの下の方の、下地の銅配線上の拡散速度が高い箇所において、提供される。
この方法は、下地の金属層の一部を露出させ、かつビアを形成するように、絶縁層を貫いて開口部をエッチングするステップを含む。
合金化元素層は、ビアの内側を覆うと共に、金属層の露出した部分を覆うように、ビア内にデポジションされる。合金化元素の固溶体および金属層は、露出した部分で形成される。
この方法は、ビアの内側を覆うと共に、ビアによって露出される銅配線の上表面を覆うように、ビア内に合金化元素の層をデポジションする。
導電性のプラグは、ビア中に形成され、アニール処理が行なわれる。
アニール処理によって、合金化元素層によって覆われる銅配線の上表面において合金化元素の固溶体が形成される。
この本発明は、重大なエレクトロマイグレーションによる故障箇所、つまり、ビアの下の方の、下地金属中の拡散速度の高い箇所において、銅の合金化元素が挿入された銅配線を提供することによって、これらの問題の一部を解決する。
本発明の実施例中では、ビアがパターン化され、エッチングされた後であって、耐熱バリア金属をデポジションする前に、合金化元素を、ビア内であって下地の金属層の露出した銅の上に、デポジションする。
合金化元素層上の耐熱バリア金属のデポジションの後、銅の充てんが行われる。その後、その構造は結晶粒組織を安定させるようにアニール処理される。
このアニール処理は、ビアの中およびそのビアのまわりの銅と共に合金化元素が固溶体になることを可能にする働きをする。
プレーナ化(平坦化)によって、余分な銅、バリア金属および合金化金属が電界から取り除かれると、構造が完成する。
図3において、第1の金属層M1は、銅配線30を含む。銅または銅ベースの合金で作られている銅配線30は、拡散バリア層32によって覆われる。
拡散バリア層32の典型的な材料は窒化物であるが、本発明を逸脱しない範囲で、他の材料が使用されてもよい。
絶縁層34は、拡散バリア層32上に設けられる。絶縁層34は、有機または無機の、酸化物または低誘電材料(Low-k)のような従来の絶縁材料で作られていてもよい。低いkを有する誘電材料は、構造の抵抗キャパシタンス(RC)を減少するのに有効である。
ビア36は、金属層の銅配線30の上表面まで伸びる。
エッチングするステップを含む、図3の構造を形成する方法は、本質的に従来のものでもよい。
典型的な合金化元素は、Sn、Pd、C、Ca、Mg、AlおよびHfを含んでいる。
特に好ましい実施例では、合金化元素として、SnまたはAlのいずれかを使用する。これらの元素は、銅を使用して合金が作られた際、銅に対するエレクトロマイグレーション耐性を増加させる。
銅のオーバーハングを防ぐ方式で合金化元素層38を蒸着するのが好ましい。したがって、合金化元素の段差被覆性が充分であることが望ましい。
これらの理由から、上述の高度な蒸着方法のうちのいくつかは、有効であると考えられる。
追加のチャンバ(chamber)は、純粋なターゲットからの合金化元素蒸着用の蒸着ツール上で提供される。例えば、合金化元素がSnである場合、ターゲットはSnとなる。
合金化元素層38は、例えば、約50Åから200Åの間の厚さに蒸着される。
タンタル(Ta)またはタンタル窒化物(TaN)のような耐熱バリア金属を含むバリア金属層40は、絶縁層34への銅の拡散を防ぐ。
さらに、このバリア金属層40は、次の銅のシード層に対して付着力を与える。バリア金属層40は、従来の手法でデポジションされる。
銅の充てん42は、バリア金属層40上に、図示しない銅のシード層が形成された後に行われる。
ビア36は、例えば電気化学堆積法、物理蒸着法、化学蒸着法のような従来のデポジション技術によって、銅で充てんすることができる。
銅の充てん42は、完全にバリア金属層40の境界内のビア36と、電界上を満たす。
これらの効果のうちの一つは、結晶粒組織を安定させることである。
しかしながら他の効果は、ビア36中とそのビアのまわりの合金化元素および銅の固溶体領域44および46を形成することである。
銅配線30内の固溶体領域44は破線によって示され、また、ビア36内の固溶体領域46も破線によって示される。
図6の概要図における固溶体領域44,46の態様は、専ら説明のためのものである。
特に好ましい実施例における温度は、約200℃から約300℃の間である。
したがって、導電性のプラグ48が、ビア36内に形成される。
導電性のプラグ48は、ビア36内に形成された任意の固溶体領域46と同様に、銅または銅ベースの合金48、バリア金属層40、および合金化元素層38を含むものとして捉えることができる。
これによって、銅の中のエレクトロマイグレーションを改善するのにふさわしい合金化元素ですべての銅配線30を合金にすることを試みる必要がなくなる。
Claims (9)
- 絶縁層を貫いて、下にある銅金属層の一部を露出し、かつビアを形成するように、開口部をエッチングするステップと、
前記ビアの内側を覆い、かつ前記銅金属層の前記露出した部分を覆うように、合金化元素からなる合金化元素層を、前記ビア内および前記露出した銅金属層のすぐ上にデポジションするステップと、
前記開口部内、前記合金化元素層上に、バリア層をデポジションするステップと、
銅または銅ベースの合金で、前記バリア層上の前記開口部を充てんするステップと、
前記開口部を銅または銅ベースの合金で充てんした後、前記合金化元素および前記銅金属層の前記露出した部分の固溶体を形成するステップと、を含む、相互接続用金属層を、所定の元素で選択的に合金にする方法。 - 前記合金化元素は、Sn、Pd、C、Ca、Mg、AlまたはHfのうちの少なくとも一つである、請求項1記載の方法。
- 前記合金化元素層をデポジションするステップは、50Åから200Åの間の厚みを備える前記合金化元素層をデポジションするステップを含む、請求項2記載の方法。
- 前記合金化元素層をデポジションするステップは、PVD、中空陰極マグネトロンスパッタリング、およびプラズマ蒸着のいずれか1つを含む、請求項3記載の方法。
- 前記固溶体を形成するステップは、
10分から90分の間、150℃から400℃の間の温度でアニール処理をするステップを含む、請求項4記載の方法。 - ビアの内側を覆うべくこのビア内に、および前記ビアの内側を覆い、かつ前記ビアによって露出した銅配線の上表面を覆うべく前記ビアによって露出した前記銅配線のすぐ上に、合金化元素からなる合金化元素層をデポジションするステップと、
前記ビアの中に、導電性のプラグを形成するステップと、
前記合金化元素層によって覆われる前記銅配線の前記上表面において、前記合金化元素の固溶体が形成されるようにアニール処理をするステップと、を含んでおり、
前記導電性のプラグを形成するステップは、前記合金化元素の層上にバリア層をデポジションするステップと、前記バリア層上に銅をデポジションするステップとを含む、絶縁層によって覆われた銅配線の上表面において、ビアの下の銅に合金化元素を供給する方法。 - 前記合金化元素は、Sn、Pd、C、Ca、Mg、AlまたはHfの元素のうちの少なくとも1つである、請求項6記載の方法。
- 前記合金化元素の層をデポジションするステップは、PVD、中空陰極マグネトロンスパッタリング、およびプラズマ蒸着のいずれか1つを含む、請求項7記載の方法。
- 前記アニール処理をするステップは、
10分から90分の間、150℃から400℃の間の温度でアニール処理をするステップを含む、請求項8記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/884,027 | 2001-06-20 | ||
US09/884,027 US6656834B1 (en) | 2001-06-20 | 2001-06-20 | Method of selectively alloying interconnect regions by deposition process |
PCT/US2002/012773 WO2003001589A2 (en) | 2001-06-20 | 2002-04-02 | A method of selectively alloying interconnect regions by depostion process |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004531900A JP2004531900A (ja) | 2004-10-14 |
JP2004531900A5 JP2004531900A5 (ja) | 2006-01-05 |
JP4886165B2 true JP4886165B2 (ja) | 2012-02-29 |
Family
ID=25383816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003507886A Expired - Lifetime JP4886165B2 (ja) | 2001-06-20 | 2002-04-02 | デポジション処理によって、相互接続領域を選択的に合金にする方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6656834B1 (ja) |
EP (1) | EP1407488A2 (ja) |
JP (1) | JP4886165B2 (ja) |
KR (1) | KR20040012912A (ja) |
CN (1) | CN100490113C (ja) |
TW (1) | TW575909B (ja) |
WO (1) | WO2003001589A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4647184B2 (ja) * | 2002-12-27 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100573897B1 (ko) * | 2003-12-30 | 2006-04-26 | 동부일렉트로닉스 주식회사 | 반도체 제조 방법 |
JP4764606B2 (ja) * | 2004-03-04 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7327033B2 (en) * | 2004-08-05 | 2008-02-05 | International Business Machines Corporation | Copper alloy via bottom liner |
US8164190B2 (en) * | 2009-06-25 | 2012-04-24 | International Business Machines Corporation | Structure of power grid for semiconductor devices and method of making the same |
KR101131352B1 (ko) | 2009-08-31 | 2012-04-04 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
CN102005384B (zh) * | 2010-09-16 | 2012-02-01 | 哈尔滨工程大学 | 铜金属化自形成阻挡层低温退火方法 |
US10461026B2 (en) | 2016-06-30 | 2019-10-29 | International Business Machines Corporation | Techniques to improve reliability in Cu interconnects using Cu intermetallics |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2850380B2 (ja) * | 1989-07-11 | 1999-01-27 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
KR0165813B1 (ko) * | 1995-04-12 | 1999-02-01 | 문정환 | 접속홀의 플러그 형성 방법 |
KR19980032463A (ko) * | 1996-10-03 | 1998-07-25 | 윌리엄비.켐플러 | 개선된 전자이주 능력을 위한 비아(via) 패드와 캡 |
US5913147A (en) * | 1997-01-21 | 1999-06-15 | Advanced Micro Devices, Inc. | Method for fabricating copper-aluminum metallization |
JP3479199B2 (ja) * | 1997-03-19 | 2003-12-15 | 沖電気工業株式会社 | 半導体素子の多層配線の製造方法 |
US5930669A (en) * | 1997-04-03 | 1999-07-27 | International Business Machines Corporation | Continuous highly conductive metal wiring structures and method for fabricating the same |
JPH10294317A (ja) | 1997-04-18 | 1998-11-04 | Matsushita Electric Ind Co Ltd | 積層配線構造体およびその製造方法 |
US6037257A (en) | 1997-05-08 | 2000-03-14 | Applied Materials, Inc. | Sputter deposition and annealing of copper alloy metallization |
US6387805B2 (en) * | 1997-05-08 | 2002-05-14 | Applied Materials, Inc. | Copper alloy seed layer for copper metallization |
US6069068A (en) * | 1997-05-30 | 2000-05-30 | International Business Machines Corporation | Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity |
US6130161A (en) | 1997-05-30 | 2000-10-10 | International Business Machines Corporation | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity |
US6249055B1 (en) | 1998-02-03 | 2001-06-19 | Advanced Micro Devices, Inc. | Self-encapsulated copper metallization |
US5981382A (en) * | 1998-03-13 | 1999-11-09 | Texas Instruments Incorporated | PVD deposition process for CVD aluminum liner processing |
US6268289B1 (en) * | 1998-05-18 | 2001-07-31 | Motorola Inc. | Method for protecting the edge exclusion of a semiconductor wafer from copper plating through use of an edge exclusion masking layer |
US6144096A (en) | 1998-10-05 | 2000-11-07 | Advanced Micro Devices, Inc. | Low resistivity semiconductor barrier layers and manufacturing method therefor |
US6242349B1 (en) | 1998-12-09 | 2001-06-05 | Advanced Micro Devices, Inc. | Method of forming copper/copper alloy interconnection with reduced electromigration |
-
2001
- 2001-06-20 US US09/884,027 patent/US6656834B1/en not_active Expired - Lifetime
-
2002
- 2002-04-02 CN CNB028120493A patent/CN100490113C/zh not_active Expired - Lifetime
- 2002-04-02 KR KR10-2003-7016123A patent/KR20040012912A/ko not_active Application Discontinuation
- 2002-04-02 EP EP02780866A patent/EP1407488A2/en not_active Ceased
- 2002-04-02 JP JP2003507886A patent/JP4886165B2/ja not_active Expired - Lifetime
- 2002-04-02 WO PCT/US2002/012773 patent/WO2003001589A2/en active Application Filing
- 2002-06-14 TW TW91112994A patent/TW575909B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2003001589A2 (en) | 2003-01-03 |
US6656834B1 (en) | 2003-12-02 |
KR20040012912A (ko) | 2004-02-11 |
JP2004531900A (ja) | 2004-10-14 |
WO2003001589A3 (en) | 2003-03-20 |
US20030216029A1 (en) | 2003-11-20 |
EP1407488A2 (en) | 2004-04-14 |
CN100490113C (zh) | 2009-05-20 |
CN1516896A (zh) | 2004-07-28 |
TW575909B (en) | 2004-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10804147B2 (en) | Semiconductor device with reduced via resistance | |
US6509267B1 (en) | Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer | |
US8216940B2 (en) | Method for manufacturing a semiconductor device | |
KR100365643B1 (ko) | 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체 | |
US6821879B2 (en) | Copper interconnect by immersion/electroless plating in dual damascene process | |
US6589887B1 (en) | Forming metal-derived layers by simultaneous deposition and evaporation of metal | |
US7193327B2 (en) | Barrier structure for semiconductor devices | |
US20190363048A1 (en) | Via prefill in a fully aligned via | |
JP2009510771A (ja) | 導電性キャッピング層を含む銅ベースのメタライゼーション層を形成する技術 | |
US6555461B1 (en) | Method of forming low resistance barrier on low k interconnect | |
US7074709B2 (en) | Localized doping and/or alloying of metallization for increased interconnect performance | |
US6939793B1 (en) | Dual damascene integration scheme for preventing copper contamination of dielectric layer | |
KR20070103346A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
US6633085B1 (en) | Method of selectively alloying interconnect regions by ion implantation | |
US7148140B2 (en) | Partial plate anneal plate process for deposition of conductive fill material | |
JP4886165B2 (ja) | デポジション処理によって、相互接続領域を選択的に合金にする方法 | |
US6066557A (en) | Method for fabricating protected copper metallization | |
TW200301524A (en) | Method for improving electromigration performance of metallization features through multiple depositions of binary alloys | |
US7038320B1 (en) | Single damascene integration scheme for preventing copper contamination of dielectric layer | |
US6756303B1 (en) | Diffusion barrier and method for its production | |
US20040061237A1 (en) | Method of reducing voiding in copper interconnects with copper alloys in the seed layer | |
US6979642B1 (en) | Method of self-annealing conductive lines that separates grain size effects from alloy mobility | |
US20030017696A1 (en) | Method for improving capability of metal filling in deep trench | |
KR20020053610A (ko) | 반도체장치의 배선 및 배선연결부 제조방법 | |
KR20070046376A (ko) | 반도체 소자의 구리 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080807 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080814 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080905 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091020 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091204 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100421 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4886165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |