KR100573897B1 - 반도체 제조 방법 - Google Patents

반도체 제조 방법 Download PDF

Info

Publication number
KR100573897B1
KR100573897B1 KR1020030100978A KR20030100978A KR100573897B1 KR 100573897 B1 KR100573897 B1 KR 100573897B1 KR 1020030100978 A KR1020030100978 A KR 1020030100978A KR 20030100978 A KR20030100978 A KR 20030100978A KR 100573897 B1 KR100573897 B1 KR 100573897B1
Authority
KR
South Korea
Prior art keywords
forming
copper
depositing
semiconductor manufacturing
substrate
Prior art date
Application number
KR1020030100978A
Other languages
English (en)
Other versions
KR20050070769A (ko
Inventor
김정주
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030100978A priority Critical patent/KR100573897B1/ko
Priority to JP2004376944A priority patent/JP2005197710A/ja
Priority to DE102004063702A priority patent/DE102004063702B4/de
Priority to US11/027,839 priority patent/US7098134B2/en
Priority to CNB2004101041819A priority patent/CN100338756C/zh
Publication of KR20050070769A publication Critical patent/KR20050070769A/ko
Application granted granted Critical
Publication of KR100573897B1 publication Critical patent/KR100573897B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 구리 배선 형성시 구리 표면의 산화물을 제거하기 위해 Hf을 증착하여 구리 산화물을 제거하고 구리 배선을 형성하는 구리 배선 형성에 관한 것이다.
본 발명의 반도체 제조 방법은 소정의 소자가 형성된 기판 상에 다층 또는 단층의 구리 배선 및 보호 절연막을 형성하는 단계; 상기 기판 상에 비아홀을 형성하는 단계; 상기 비아홀 상에 Hf를 증착하는 단계; 상기 Hf이 산소를 포집하는 단계; 및 상기 기판상에 도전체를 형성하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 제조 방법은 비아 플러그를 형성하기 전 CuOx를 제거하는 데 전세정 식각공정을 하지 않고, Hf을 증착하여 구리 산화물의 산소를 환원시킴으로써, 건식 전세정 식각에 의해 비아 전체의 CD가 넓어지는 것을 방지하고, 구리 표면상의 CuOx의 확대를 방지할 수 있다. 원래의 디자인대로 비아 CD를 유지할 수 있고, 또한 습식 식각시 용액 집중에 의한 비아 바닥 지역이 넓어지는 현상을 방지하고, 산소 또는 수분이 패드를 통하여 구리 배선쪽으로 확산되는 것을 Hf이 방지하는 효과가 있다.
구리 배선, Hf

Description

반도체 제조 방법{Method for fabricating semiconductor}
도 1은 종래기술에 의한 반도체 제조 방법의 공정 단면도.
도 2a 내지 도 2d는 본 발명에 의한 반도체 제조 방법의 공정 단면도.
본 발명은 반도체 제조 방법에 관한 것으로, 보다 자세하게는 구리 배선 상부에 형성된 구리 산화막을 산소 포집능력이 좋은 Hf을 이용하여 제거하여 Cu/Hf의 계면특성이 우수한 구리 배선을 형성하기 위한 반도체 제조 방법에 관한 것이다.
일반적으로 각 금속 배선간 연결 물질을 구리로 이루어진다. 그러나 최상부 층의 경우, 즉, 패키징시 본딩 패드(bonding pad)와 패키징간 와이어링(wiring)이 이루어지는 부분은 Al을 대부분 그대로 채용하고 있다. 이는 구리 표면의 경우 산화가 매우 심하고 이를 통한 산소의 확산이 하부 층까지 전파되어 아래의 구리층에 산화물에 의한 부식을 유발시킬 수 있다. 또한 패키징시의 와이어링에 Al 패드가 훨씬 유리하기 때문으로 알려져 있다.
도 1은 종래 기술에 의한 구리 배선 기술을 나타낸 것이다. 도에서 보는 바와 같이 구리 배선 구조(11) 상부에 제1절연층(12) 및 제2절연층(13)(산화막, 질화막 또는 폴리머층)을 형성한다. 그리고 하부의 구리 배선상에 배리어층(14) 및 알루미늄(15)을 증착한다. 이 때 구리 표면의 산화막을 제거하기 위해 고주파 전세정 식각(RF etch pre-clean) 또는 화학 약품에 의한 습식 세정을 하여, 구리 산화막을 제거한다.
그러나, 상기와 같은 종래의 금속 배선 공정은 구리 표면의 산화물을 완전히 제거하지 못하거나, 산화물을 완전히 제거하기 위해 과도하게 식각하여 하부의 구리 배선에 악영향을 주는 등의 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 배리어 물질(barrier material)로서 Hf을 사용함으로써 비아 식각(Via etch)후 구리 표면에 형성된 산화물을 열역학적 방식으로 제거할 수 있는 배선 제조 공정을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 소자가 형성된 기판 상에 다층 또는 단층의 구리 배선 및 보호 절연막을 형성하는 단계; 상기 기판 상에 비아홀을 형성하는 단계; 상기 비아홀 상에 Hf를 증착하는 단계; 상기 Hf이 산소를 포집하는 단계; 및 상기 기판상에 도전체를 형성하는 단계를 포함하여 이루어진 반도체 제조 방법에 의해 달성된다.
본 발명은 반도체 소자 제조 공정의 구리 배선 기술 중 마지막 최상부 층의 금속 배선 형성 방법에 관한 것으로 비아에서 고주파 전세정 식각 공정 없이, 비아 바닥 부분의 구리 배선층에 형성된 자연 산화막인 CuOx층을 제거하는 방법에 관한 것이다.
즉, 종래의 고주파 전세정 식각 공정을 사용하는 것 대신에 Hf(hafnium)을 증착해서 CuOx의 구리를 환원시키며, Hf 내에 산화막은 형성되지 않고, Cu/Hf의 메탈 계면을 형성시킴으로써 양호한 비아 저항을 확보할 수 있는 비아에서의 금속 배선 라이너(Liner) 증착 기술에 관한 것이다.
또한 본 발명은 접착막 및 배리어층으로 Hf막을 이용하는 것을 특징으로 한다. Hf은 산소와 반응성이 매우 뛰어난 금속으로 비아 식각 후 비아 바닥과 하부 알루미늄 배선 사이에 존재하는 CuOx 산화막층을 기존의 고주파 전세정 식각 공정 없이 환원하여 깨끗한 구리 표면의 계면을 형성하여 양호한 Cu/Al간 계면 저항 확보가 가능하게 할 수 있는 물질이다.
상기 Hf의 CuOx의 환원의 근거는 Hf의 깁스 에너지(Gibbs energy)는 298K에서 -352kJ이나 구리는 -297kJ이다. 따라서 구리의 자연 산화막인 CuOx는 그 위에 증착된 Hf층에 의해 산소가 Hf 박막 내로 포집되면서, 깨끗한 구리의 표면을 가지게 된다. 따라서, Hf을 증착하면 고주파 식각 공정 적용에 따른 비아 프로파일의 변형이나 CD(Critical Dimesion)의 넓어짐 현상없이 비아 식각 프로파일을 그대로 유지하면서도 효과적으로 비아 바닥과 하부 구리 배선이 이루는 계면의 CuOx를 제거하여 낮은 비아 저항을 확보할 수 있다. Hf층은 바닥 지역에 약 50Å미만의 얇은 두께가 증착되어도 충분한 저항 확보가 가능하다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2c는 본 발명에 의한 실시 예를 보여주는 공정 단면도이다.
먼저, 도 2a를 살펴보면, 소정 공정이 완료된 반도체 기판(21)상에 일련의 포토 및 식각공정을 거쳐 구리로 이루어진 하부배선(22), 제1절연층(23) 및 제2절연층(24)을 패터닝하여 패드로 이어지는 비아홀을 형성한다. 이때 비아 플러그를 형성하기 전에 비아홀 바닥에 있는 CuOx(25)을 제거하는 공정이 필요하다.
다음, 도 2b에서 보는 바와 같이 종래의 습식 또는 건식으로 전세정 공정을 사용하는 대신 구리 산화막층의 구리를 환원시키는 Hf(26)을 물리기상증착 또는 화학기상증착 방식으로 50 내지 500Å의 두께로 증착한다. 여기서 증착된 Hf이 자연 산화막인 CuOx층보다 열역학적으로 더 안정하고 CuOx를 구리로 환원시키며 포집된 산소는 Hf층 내로 고용되고 추가 산화막 등을 형성하지 않아 Cu/Hf 계면(27)에 의한 양호한 비아 저항을 얻을 수 있다.
다음, 도 2c에서 보는 바와 같이 Al(28)을 Hf 상부에 직접 증착하여 금속 배 선을 형성한다.
한편, 도 2d에서 보는 바와 같이 비아 내부에 먼저 텅스텐 플러그(W-Plug)(29)을 형성시키는 경우는 상기 라이너로 증착된 Hf에 급속열처리(Rapid Thermal Annealing) 또는 반응로(Furnace) 열처리로 Hf표면을 HfNx층(30)으로 형성시켜, 접착층 및 장벽층으로 Hf/HfNx를 먼저 형성한 후, 텅스텐 플러그를 형성한다. 즉, 열처리에 의해 형성된 HfNx 층이 확산방지막 역할을 하여 이 위에 화학기상증착으로 텅스텐 플러그를 형성한 후, 알루미늄(31)을 형성하여 금속 배선을 완성한다.
이때 상기 HfNx층 형성 방법은 Hf층 증착후 상기 열처리 공정으로 HfNx층을 형성 대신에, HfNx층을 물리기상증착 또는 화학기상증착 방식으로 인시츄(in-situ)로 고진공에서 증착하거나, 또는 진공 파괴(Vacuum break)후 익스시츄(ex-situ)로 다른 챔버나 장비에서 증착하여 이후 Al이나 텅스텐 플러그 공정시 확산 방지막으로 사용할 수 있다. 다른 방법으로는 Hf층 증착 후, 확산 방지막으로 TiN 또는 Ta, TaN을 증착하여 Hf/(TiN, Ta 또는 TaN)의 구조로 형성할 수도 있다. Hf 증착시 상온 내지 400℃ 정도까지의 증착 온도가 모두 가능하며 증착 후 열공정에 의해 CuOx를 환원시키는 공정을 활성화시킬 수 있다.
또다른 방법으로는 Hf의 물리기상증착시 Hf를 이온화시켜, 가속화 및 직진성을 높이는, 이른바 이온화된 물리기상증착(Ionized PVD) 방식으로 구리 산화막 위에 증착시 물리적 충격등에 의해 구리 산화막의 환원을 위한 활성화 특성을 얻을 수 있는 방법도 있다.
또다른 방법으로는 Hf 증착 전에, 고주파 전세정 식각 공정을 적용한 다음, Hf 증착을 수행할 수 있으며, 이때 고주파 식각시 Ar+ 이온에 의한 비아 프로파일 변형 등을 최소화하기 위해 고주파 식각을 최소화한 후 Hf를 증착하는 방법을 사용할 수도 있다. 즉, Ar+ 이온으로 구리 산화물을 활성화시킨 후 Hf층의 환원 특성을 향상시킬 수 있다. 여기서 고주파 식각시 제거 정도는 제1절연막과 제2절연막과 같은 열-실리콘 산화물(Thermal SiOx)기준으로 제거 정도를 10 내지 100Å 정도로 최소화하여 비아 프로파일 변형을 최소화하면서 구리 산화물을 물리적으로 충격을 주어 Hf 막에 의한 환원시 활성화를 충분히 시킨다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 제조 방법은 비아 플러그를 형성하기 전 CuOx를 제거하는 데 전세정 식각공정을 하지 않고, Hf을 증착하여 구리 산화물의 산소를 환원시킴으로써, 건식 전세정 식각에 의해 비아 전체의 CD가 넓어지는 것을 방지하고, 구리 표면상의 CuOx의 확대를 방지할 수 있다. 원래의 디자인대로 비아 CD를 유지할 수 있고, 또한 습식 식각시 용액 집중에 의한 비아 바닥 지역이 넓어지는 현상을 방지하고, 산소 또는 수분이 패드를 통하여 구리 배선쪽으로 확산되는 것을 Hf이 방지하는 효과가 있다.

Claims (10)

  1. 반도체 제조 방법에 있어서,
    소정의 소자가 형성된 기판 상에 다층 또는 단층의 구리 배선, 제1절연층 및 제2절연층을 형성하는 단계;
    상기 기판 상에 비아홀을 형성하는 단계;
    상기 비아홀 상에 Hf을 증착하는 단계;
    상기 Hf이 산소를 포집하는 단계; 및
    상기 기판상에 도전체를 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 제조 방법.
  2. 제 1항에 있어서,
    상기 Hf는 50 내지 500Å의 두께로 증착함을 특징으로 하는 반도체 제조 방법.
  3. 제 1항에 있어서,
    상기 Hf을 증착하는 단계는 이온화된 물리기상증착 방식으로 증착함을 특징으로 하는 반도체 제조 방법.
  4. 제 1항에 있어서,
    상기 Hf을 증착하는 단계 이전에 Ar+ 이온으로 상기 제1절연층 및 제2절연층을 포함하여 고주파 전세정 식각 공정을 실행한 후, Hf을 증착함을 특징으로 하는 반도체 제조 방법.
  5. 제 4항에 있어서,
    상기 고주파 전세정 식각 공정으로 식각되는 제1절연층 및 제2절연층의 두께가 10 내지 100Å임을 특징으로 하는 반도체 제조 방법.
  6. 제 1항에 있어서,
    상기 Hf가 산소를 포집하는 단계에 의해 구리 표면의 산화막이 환원되는 것을 특징으로 하는 반도체 제조 방법.
  7. 제 1항에 있어서,
    상기 도전체를 형성하는 단계는 상기 Hf상에 알루미늄을 증착하는 것을 특징 으로 하는 반도체 제조 방법.
  8. 제 1항에 있어서,
    상기 도전체를 형성하는 단계는 Hf 표면에 HfNx막을 형성한 후, 텅스텐 플러그를 형성하고, 알루미늄을 증착하는 것을 특징으로 하는 반도체 제조 방법.
  9. 제 8항에 있어서,
    상기 HfNx막을 형성하는 단계는 급속열처리법 또는 반응로 열처리법을 사용함을 특징으로 하는 반도체 제조 방법.
  10. 제 1항에 있어서,
    상기 도전체를 형성하는 단계는 TiN, Ta 및 TaN 중 어느 하나를 증착한 후 텅스텐 플러그를 형성함을 특징으로 하는 반도체 제조 방법.
KR1020030100978A 2003-12-30 2003-12-30 반도체 제조 방법 KR100573897B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030100978A KR100573897B1 (ko) 2003-12-30 2003-12-30 반도체 제조 방법
JP2004376944A JP2005197710A (ja) 2003-12-30 2004-12-27 半導体装置製造方法
DE102004063702A DE102004063702B4 (de) 2003-12-30 2004-12-28 Verfahren zur Herstellung eines Halbleiter-Bauelements mit einer HfNx-Schicht auf einer Hf-haltigen Schicht
US11/027,839 US7098134B2 (en) 2003-12-30 2004-12-29 Method for fabricating semiconductor device
CNB2004101041819A CN100338756C (zh) 2003-12-30 2004-12-30 制造半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100978A KR100573897B1 (ko) 2003-12-30 2003-12-30 반도체 제조 방법

Publications (2)

Publication Number Publication Date
KR20050070769A KR20050070769A (ko) 2005-07-07
KR100573897B1 true KR100573897B1 (ko) 2006-04-26

Family

ID=34737937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100978A KR100573897B1 (ko) 2003-12-30 2003-12-30 반도체 제조 방법

Country Status (5)

Country Link
US (1) US7098134B2 (ko)
JP (1) JP2005197710A (ko)
KR (1) KR100573897B1 (ko)
CN (1) CN100338756C (ko)
DE (1) DE102004063702B4 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574560B1 (ko) * 2004-12-31 2006-04-27 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성 방법
KR100763697B1 (ko) * 2006-09-01 2007-10-04 동부일렉트로닉스 주식회사 Ｖｉａ ｍｉｍ 공정에서 텅스텐 스터드 레지듀 방지방법
US7713866B2 (en) * 2006-11-21 2010-05-11 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
CN110957261B (zh) * 2018-09-26 2022-11-01 长鑫存储技术有限公司 一种半导体器件互连结构阻挡层的制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
JPH0774243A (ja) * 1993-06-30 1995-03-17 Kawasaki Steel Corp 半導体装置の製造方法
JPH0741948A (ja) * 1993-07-30 1995-02-10 Sony Corp 配線形成方法
JPH07130743A (ja) * 1993-10-29 1995-05-19 Sony Corp 半導体装置の配線構造、及び半導体装置の配線構造の形成方法
KR0165813B1 (ko) * 1995-04-12 1999-02-01 문정환 접속홀의 플러그 형성 방법
US5714418A (en) * 1995-11-08 1998-02-03 Intel Corporation Diffusion barrier for electrical interconnects in an integrated circuit
US6077782A (en) * 1997-02-28 2000-06-20 Texas Instruments Incorporated Method to improve the texture of aluminum metallization
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
JPH1187510A (ja) * 1997-07-10 1999-03-30 Kawasaki Steel Corp 配線構造およびこの配線構造の形成方法ならびにこの配線構造を適用する半導体集積回路
JPH11204644A (ja) * 1998-01-20 1999-07-30 Sony Corp 半導体装置及びその製造方法
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
KR100505449B1 (ko) * 1998-12-24 2005-10-14 주식회사 하이닉스반도체 반도체 소자의 폴리사이드 게이트 전극 형성방법
US6235633B1 (en) * 1999-04-12 2001-05-22 Taiwan Semiconductor Manufacturing Company Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process
JP3235062B2 (ja) * 1999-07-26 2001-12-04 松下電器産業株式会社 半導体装置の製造方法
JP3851752B2 (ja) * 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
KR100531464B1 (ko) 2000-06-30 2005-11-28 주식회사 하이닉스반도체 원자층 증착법을 이용한 하프니움산화막 형성방법
JP3576143B2 (ja) * 2001-03-01 2004-10-13 株式会社東芝 半導体装置、半導体装置の製造方法
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US6656834B1 (en) * 2001-06-20 2003-12-02 Advanced Micro Devices, Inc. Method of selectively alloying interconnect regions by deposition process
KR100390849B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 하프늄산화막을 구비하는 캐패시터의 제조 방법
US20030011043A1 (en) * 2001-07-14 2003-01-16 Roberts Douglas R. MIM capacitor structure and process for making the same
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
US6838352B1 (en) * 2002-07-05 2005-01-04 Newport Fab, Llc. Damascene trench capacitor for mixed-signal/RF IC applications
KR100476376B1 (ko) * 2002-07-19 2005-03-16 주식회사 하이닉스반도체 반도체 장치 제조방법
US7023093B2 (en) * 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
US6949461B2 (en) * 2002-12-11 2005-09-27 International Business Machines Corporation Method for depositing a metal layer on a semiconductor interconnect structure
JP4571781B2 (ja) * 2003-03-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6955986B2 (en) * 2003-03-27 2005-10-18 Asm International N.V. Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits
JP2005150280A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 半導体装置の製造方法及び半導体製造装置

Also Published As

Publication number Publication date
US7098134B2 (en) 2006-08-29
CN1649124A (zh) 2005-08-03
KR20050070769A (ko) 2005-07-07
DE102004063702A1 (de) 2005-09-22
CN100338756C (zh) 2007-09-19
JP2005197710A (ja) 2005-07-21
DE102004063702B4 (de) 2008-01-31
US20050153116A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
TWI234846B (en) Method of forming multi layer conductive line in semiconductor device
KR100482180B1 (ko) 반도체 소자 제조방법
US7397124B2 (en) Process of metal interconnects
CN101364565A (zh) 半导体器件的制造方法
US5950107A (en) In-situ pre-ILD deposition treatment to improve ILD to metal adhesion
JP3783488B2 (ja) 半導体装置の製造方法
KR100573897B1 (ko) 반도체 제조 방법
KR20100011799A (ko) 반도체 소자의 제조방법
JP4662943B2 (ja) コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法
KR20040077421A (ko) 반도체 장치의 금속배선 형성 방법
KR100538444B1 (ko) 비아 홀 및 트렌치 형성 방법
KR100774642B1 (ko) 반도체 소자의 구리배선 형성방법
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
KR100691483B1 (ko) 반도체 소자의 제조 방법
KR100702802B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100808794B1 (ko) 반도체 소자의 제조 방법
JP2006303179A (ja) 埋込導電体の形成方法
KR100729087B1 (ko) 반도체 장치 형성 방법
KR100791688B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR100307161B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR20080061168A (ko) 반도체 소자의 금속 배선 형성 방법
KR100284139B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
JP2000164706A (ja) 半導体装置の製造方法
KR100240268B1 (ko) 반도체 장치의 알루미늄 합금 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee