KR100763697B1 - Ｖｉａ ｍｉｍ 공정에서 텅스텐 스터드 레지듀 방지방법 - Google Patents
Ｖｉａ ｍｉｍ 공정에서 텅스텐 스터드 레지듀 방지방법 Download PDFInfo
- Publication number
- KR100763697B1 KR100763697B1 KR1020060084115A KR20060084115A KR100763697B1 KR 100763697 B1 KR100763697 B1 KR 100763697B1 KR 1020060084115 A KR1020060084115 A KR 1020060084115A KR 20060084115 A KR20060084115 A KR 20060084115A KR 100763697 B1 KR100763697 B1 KR 100763697B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- stud
- residue
- cmp
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000008569 process Effects 0.000 title claims abstract description 45
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 54
- 239000010937 tungsten Substances 0.000 claims abstract description 54
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 53
- 150000004767 nitrides Chemical class 0.000 claims abstract description 37
- 239000010410 layer Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 6
- 238000004140 cleaning Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000006227 byproduct Substances 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000012212 insulator Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 40
- 230000007547 defect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 9
- 239000002245 particle Substances 0.000 description 5
- 239000002002 slurry Substances 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011146 organic particle Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- -1 MIM nitride Chemical class 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006053 organic reaction Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 VIA MIM 공정에서 텅스텐 스터드 레지듀(W stud residue)의 발생을 방지시켜 반도체 소자의 신뢰도를 향상시키는 방법에 관한 것이다. 즉, 본 발명에서는 IMD CMP이후 MIM 패턴 & 식각으로서 MIM구조를 형성하고 이후 나이트라이드막 증착 후 비아를 형성하는 MIM 형성 공정에 있어서, W-CMP시 나이트라이드막(Nitride film)이 남아 웨이퍼 표면 상에서 거칠기(Roughness)와 홀(Hole)의 리세스(Recess) 부분의 영향으로 W-CMP이후 표면상에 남겨진 유기 미립자(Organic Particulate)에 의해 반도체 소자의 수율이 저하되는 문제점을 해결하고자, W-CMP에서 CMP전 산화막 두께(Pre thickness) 와 CMP후 산화막 두께(Post Thickness Meausre)를 통한 산화막 손실(Oxide Loss)을 확인하여 나이트라이드막이 완전히 제거될 수 있도록 적정한 EPD(End Point Detector)를 설정하도록 하며, 후속 W-CMP 크리닝시의 희석된(Dilute) HF 크리닝을 통하여 유기 미립자를 제거함으로써, 백앤드(Back End) 공정에서 발생될 수 있는 맵(Map)성 수율 저하(Drop)를 예방하여 반도체 소자의 수율 향상에 기여할 수 있다.
MIM, 텅스텐, residue, 스터드, CMP, EPD
Description
도 1은 종래 L18 MIM 공정 모식도,
도 2는 종래 텅스텐 스터드 결합 분포 맵 예시도,
도 3은 종래 텅스텐 스터드 레지듀 발생 예시도,
도 4는 본 발명의 실시 예에 따른 텅스텐 CMP EPD +O/E에 따른 백그라운드 인텐시티 추출 예시도,
도 5는 본 발명의 실시 예에 따른 웨이퍼 위치별 텅스텐 플러그의 리세스 및 표면 거칠기 예시도,
도 6은 본 발명의 실시 예에 따른 웨이퍼 위치별 dense array 블록과 Iso 로직 패턴의 이미지 비교 예시도,
도 7은 본 발명의 실시 예에 따른 나이트라이드막과 텅스텐 스터드 결함의 관계 예시도,
도 8은 본 발명의 실시 예에 따른 텅스텐 CMP시 EPD 조건 및 희석된 HF 크리닝 조건에 따른 웨이퍼별 결함 발생 예시도,
도 9는 본 발명의 실시 예에 따른 EPD 값에 따른 텅스텐 레지듀 및 나이트라이드막 발생 도표 예시도,
도 10은 본 발명의 실시 예에 따른 텅스텐 스터드 결함 웨이퍼의 산화막 손실 비교 도표 예시도,
도 11은 발명의 실시 예에 따른 텅스텐 CMP시 EPD 조건 및 희석된 HF 크리닝 조건에 따른 텅스텐 레지듀 비교 도표 예시도.
본 발명은 텅스텐 CMP 공정에 관한 것으로, 특히 VIA MIM 공정에서 텅스텐 스터드 레지듀(W-stud residue)의 발생을 방지시켜 반도체 소자의 신뢰도를 향상시키는 방법에 관한 것이다.
통상적으로, IMD(Inter Metal Dielectrics) CMP(Chemical-Mechanical Polishing)이후 MIM 패턴(Pattern) & 식각(Etch)로서 MIM구조를 형성하고, 이후 나이트라이드막(Nitride) 증착(Dep) 후 비아(Via)를 형성하는 MIM 형성 공정(Process)에서 이후 텅스텐 플러그 증착(W Plug Dep)이후 내부 메탈(Inter Metal)을 형성하는데 있어서 텅스텐 CMP(W-CMP) 공정은 매우 중요한 공정이 된다.
즉, 메탈(Metal) W-CMP공정은 근원적으로 보았을 때 슬러리(Slurry)에 산화제에 의하여 표면을 경도가 상대적으로 약한 산화막을 표면에 형성시키고 실리카(Silica)나 알루미나 파티클(Alumina Particle)을 이용하여 표면을 연마하는 공정으로서 슬러리 라인(Slurry Line)에서 또는 공급 탱크에서의 침강의 문제, 슬러 리 덩어리(Slurry Agglomeration)에 의한 결함(Defect)의 문제 등으로 웨이퍼(WF) 상에서 생산성(Yield)에 영향을 크게 줄 수 있는 결함을 발생시킴으로서 BEOL 생산성에 민감한 공정으로 구분이 되어질 수 있다. 따라서 공정 상에서 W-CMP의 적용 시에 파티클 또는 레지듀얼 결함(Residual Defect)에 의한 부분에 대하여 심각한 고려가 필요하다.
이는, 이러한 구조에서 W-CMP시의 EPD의 결정은 남아있는 나이트라이드막(Nitride Film)을 완전히 제거하는 방향에서 결정이 되어야 하며, 이러한 EPD의 설정이 부족한 경우 매우 얇은 층의 나이트라이드막(Nitride Film)이 남아 웨이퍼 표면(WF Surface) 상에서 거칠기(Roughness)와 홀(Hole)의 리세스(Recess) 부분의 영향으로 W-CMP이후 표면상에 남겨진 유기 미립자(Organic Particulate)에 의한 수율 저하의 문제가 발생하기 때문이다.
이에 따라서 현재 폴리쉬(Polish) 이후의 크리닝(Cleaning) 부분에 대한 많은 연구들이 있었으나, 포스트 폴리쉬(Post Polish)이후 리지듀얼 슬러리(Residual Slurry)는 파티클(Particle), 메탈 오염물질(Metal Contaminants), 화학적 레지듀(Chemical Residue), 유기 레지듀(Organic Residue) 등의 결함을 유발할 수 있으며 이러한 부분은 비아(Via) 또는 콘택홀(Contact Hole)을 막거나(Blocked) 후속 메탈 패턴(Metal Pattern)에 변형을 유발하여 메탈 쇼트(Metal Short), 비아/메탈 콘택(Via/Metal Contact) 부분의 문제를 야기함으로 인하여 신뢰도 관심(Reliability Concern) 또는, 직접적으로 멀티프로브 생산성(Mulitiprobe Yield) 자체를 수율 저하를 유발하는 문제점 있었다.
일반적인 W-CMP 공정은 이러한 부분에 많은 개선이 이루어져 왔으며, 그러한 개선된 기술(Technology)이 적용된 시스템 상의 안정적인 운용에 의하여 심각한 결함 발생(Defect Issue)을 방지할 수 있었다.
그러나, 0.18um DSP 디바이스(Device)에서 IMD CMP이후에 MIM 패턴 & 식각으로서 MIM구조를 형성하고, MIM 절연(Insulation)을 위하여 이후 나이트라이드막 증착(Nitride Deposition)이 진행하는 특수한 IMD 공정 설계(Process Scheme)상에서는 도 1에서 보여지는 바와 같이 W-CMP 리지듀얼 결함 텅스텐 스터드(Residual Defect_W Stud)의 발생하는 현상을 확인하였다.
상기 도 1에서와 같이 공정 설계(Process Scheme)에서 발생된 W-CMP 이후, 텅스텐 스터드 레지듀(W Stud Residue)의 경우에는 도 2에서 보여지는 바와 같이, 특정한 결함 분배 맵(Defect Distribution Map)경향을 가지고 있었으며, 주로 밀도(Dense가 높은 SRAM상에서 발생이 되어 생산성(Yield)에 심각한 영향을 주었다.
따라서, 이러한 유기 레지듀(Organic Residue)에 대하여 결함의 현상 파악을 위하여 폴리싱(Polishing)된 상태에서 표면의 레이저 인텐시티(Laser Intensity) 분석을 진행한 결과, 도 3에서 보여지는 바와 같이, SEM과 AFM으로 분석하여 레지듀(Residue) 형성의 특징과 표면과의 관련성이 있음을 확인하였으며, 이에 따라 여러 가지 공정 스플릿(Process Splits)의 Case Study를 통하여 레지듀(Residue)의 발생 원인과 제거 방법에 모색이 필요하였다.
따라서, 본 발명의 목적은 VIA MIM 공정에서 텅스텐 스터드 레지듀의 발생을 방지시켜 반도체 소자의 신뢰도를 향상시키는 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 VIA MIM 공정에서 텅스텐 스터드 레지듀의 발생을 방지시키는 방법으로서, (a)산화막과 나이트라이드막 적층구조의 층간 절연막상 형성된 바아홀내 텅스텐 플러그를 증착시키는 단계와, (b)상기 텅스텐 플러그 증착에 따른 비아홀내 내부 메탈 형성 후, 텅스텐 CMP 공정을 통해 비아홀 상부의 텅스텐 플러그를 제거시키는 단계와, (c)상기 텅스텐 플러그 제거후, 상기 텅스텐 스터드가 잔존되는 상기 층간 절연막내 나이트라이드막이 제거되도록 상기 산화막에 대한 오버식각 엔드 포인트를 설정하는 단계와, (d)상기 텅스텐 CMP 공정을 통해 상기 엔드포인트까지 상기 산화막에 대한 오버식각을 수행하여 상기 나이트라이드막을 완전히 제거시키는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
L18 MIM 공정에서 발생된 텅스텐 스터드 결함(W Stud Defect)은 MultiProve 맵(Map)과 경향이 일치하게 중간 링(Middle Ring) 경향성 혹은 센터(Center) & 중간 링(Middle Ring) 경향성으로 발생이 되었으며 이러한 맵(Map) 성의 차이가 표면의 상태에서 어떠한 영향이 있는지 그리고, W-CMP EPD + 오버폴리쉬(Overpolish)와 영향을 확인하기 위하여 도 4에서와 같이, 레이저 스캐닝(Laser Scanning)을 이용하여 표면의 인텐시티(Intensity) 차이를 비교하였다.
위 도 4를 참조하여, EPD조건의 Splits 웨이퍼에서 레이저 인텐시티 맵(Laser Intensity Map) 을 비교하여 보면 EPD+15sec조건에 비하여 EPD+65sec조건에서 중간(Middle) 경향성의 인텐시티 맵(Intensity Map)이 발견되지 않음을 알 수 있다. 또한, SEM으로 웨이퍼의 중간 링(Middle Ring) 지역을 각각 관찰하였을 때 EPD+15sec의 조건에서는 남겨진 막(Remained Film) 경향성 및 매우 약한 토폴로지(Topology)가 관찰이 되는 것을 알 수 있다.
상기의 결과에서 EPD + 오버폴리쉬(Overpolish)에 의한 경향성의 차이로, L18 MIM 공정설계 상에서 나이트라이드막이 제거되지 않고 남음을 판단할 수 있게 된다.
이러한 레이저 인텐시티 맵(Laser Intensity Map)에서의 중간 링(Middle Ring) 경향성은 결함 분배 맵(Defect Distribution Map)과 Multiprove 테스트 맵(Test Map)과 같은 경향성을 보임이 확인할 수 있으며, 도 5에는 이러한 부분들이 어떠한 형태로 텅스텐 스터드 레지듀(W Stud Residue) 를 유발할 수 있는 가를 확인하기 위하여 AFM을 통하여 W 리세스(Recess)와 표면의 거칠기(Roughness)를 측정한 사진 예시도이다.
위 도 5에서 보여지는 바와 같이, AFM으로 Dense한 SRAM지역을 각각 중간 링(Middle Ring)지역과 에지(Edge) 정상적인 인텐시티(Intensity) 지역을 측정하여 본 결과 텅스텐 플러그(W Plug)의 표면에서의 수직적인 거리(Vertical Distance)는 하기와 같이 관찰됨을 알 수 있다.
Middle Ring Area = 34.882nm
Edge Normal Area = 25.636nm
또한, 중간 링(Middle Ring)지역에서 표면 거칠기(Surface Roughness)는 8nm 의 높이(Hight)를 가지고, 표면에 불규칙적으로 랜덤(Random)하게 분포하고 있음을 확인할 수 있다.
결론적으로, 레이저의 인텐시티의 극명한 차이는 막(Film)의 반사도 특성이 다름을 나타내며, 웨이퍼 상에서 중간 링(Middle Ring)지역으로 전면적으로 글로벌(Global)하게 나타난다는 점에서 텅스텐 CMP(W-CMP) 장치(Applied Material tm Mirra)와 공정 상에서 글로벌 유니포머티(Global Uniformity)의 측면에서 나이트라이드막(Nitride Film)이 완전히 제거되지 않고 남은 것을 확인할 수 있으며, 이때, 중간 링(Middle Ring) 지역과 에지 지역(Edge Normal Area)의 수직 거리(Vertical Distance)의 차이는 약 11nm 정도이며 매우 얇은 층의 나이트라이드막(Nitirde Film)이 남은 것으로 판단된다.
도 6은 남겨진 나이트라이드막(Film Remain)의 현미경 관찰(Microscopic Review)를 통하여 각각 중간 링 지역과 에지 지역에의 이미지(Image)를 관찰한 사진 예시도로, 웨이퍼의 중간 링 지역의 경우 매우 얇은 막이 남아있기 때문에 가시적인 현미경 관찰(Visible Microscopic Review) 상으로는 확인을 하기가 매우 어려우므로, DUV 스코프(Scope)와 SEM을 통하여 정상적인 웨이퍼 에지 부분을 비교하였다.
위 도 6을 참조하면, 중간 링 지역과 웨이퍼 에지에서 각각 덴스 어레이 블록(Dense Array Block) 과 Iso 로직 패턴(Logic Pattern) 의 이미지(Image) 상의 비교의 경우 뚜렷한 광학적 차이(Optical Difference)를 확인 할 수 있으며 Iso 로 직보다 덴스 어레이(Dense Array) 부분으로 광학적 차이(Optical Difference)가 더 진하며, AFM 측정(Measure)을 통하여 표면 거칠기(Surface Roughness) 측면으로도 덴스 어레이 부분의 정도가 심함을 확인할 수 있다.
도 7은 텅스텐 스터드 레지듀(W Stud Residue)의 발생 웨이퍼와 발생되지 않은 웨이퍼의 산화막 손실(Oxide Loss)을 측정한 사진 예시도로, 산화막 손실(Oxide Loss)의 정도에 따른 나이트라이드막 잔존(Nitride Film Remain) 경향성 확인 결과, 발생 웨이퍼의 산화막 손실(Oxide Loss)는 AVE 377Å 이였고 발생되지 않은 웨이퍼의 AVE 산화막 손실(Oxide Loss)는 784.9Å임을 알 수 있으며, 주요한 데이터(Mass Data)가 아니지만 텅스텐 스터드 레지듀(W Stud Residue)의 원인이 되는 나이트라이드막 잔존(Nitride Film Remain)은 산화막 손실(Oxide Loss)의 지수로 제어될 수 있음을 확인할 수 있다.
이때, 텅스텐 스터드 레지듀(W Stud Residue) 결함이 잔존된 나이트라이드막(Remained Nitride Film)의 표면 거칠기(Surface Roughness)와 텅스텐 리세스(W Recess)에 의한 의존성을 가지는지를 확인하기 위하여 텅스텐 스터드 레지듀(W Stud Residue)가 발생된 웨이퍼를 각각 잔존된 나이트라이드막(Remained Nitride) 제거 타겟(Target)으로 W-CMP 리폴리쉬(Repolish)를 진행하여 Defectivity를 측정하여 확인하였다. 이어, 리폴리쉬(Repolish)하여 나이트라이드를 제거한 후 W-CMP 크리닝(Cleaning)을 진행한 결과 Defectivity는 매우 크게 감소하였음을 알 수 있다.
도 8은 W-CMP 크리닝 조건에 의한 효과와 W-CMP EPD를 조합하여 실험한 사진 예시도를 도시한 것이다. 위 도 8에서 보여지는 바와 같이, EPD+15sec조건에서는 레지듀(Residue)가 맵(Map)성으로 발생되는 것을 확인할 수 있으며, W EPD+55sec 조건에서는 매우 양호한 결과를 보여주고 있음을 확인할 수 있다. 또한 희석된(Dilute) HF와 NH4OH의 조건을 통하여 Defectivity를 최적화할 수 있는 결과치를 보여주고 있다.
도 9는 실리콘 산화막(silicon oxide)에 비하여 제거율(removal rate)의 차이로 인해 제거가 어려운 W-CMP시의 하드(hard)한 막질인 MIM 나이트라이드막을 제거하기 위한 EPD 공정조건을 도시한 것으로, 이러한 부분의 제거 타겟(Removal Target)을 위하여 EPD를 Splits하여 진행하였으며 DUV Optic를 통하여 텅스텐 레지듀(W Residue)와 나이트라이드막 잔존(Nitride Film Remain)을 확인하였다. 이때 나이트라이드막의 완전제거를 위하여서는 EPD에서 40sec이상 오버폴리쉬(Overpolish)가 되어야 함을 확인하였다.
도 10은 텅스텐 스터드 결함 발생 웨이퍼의 산화막 손실을 비교한 것으로, 산화막 손실(Oxide Loss)은 Site 측정(Measure)을 통하여 Post IMD Thickness와 Post W-CMP Thickness를 비교하여 나타내었다. 위 도 10에서 보여지는 바와 같이, 산화막 손실이 600Å이상인 경우 나이트라이드막 잔존 현상은 관찰되지 않았다. 따라서, 산화막 손실 타겟(Oxide Loss Target)치의 설정을 통하여 나이트라이드막 잔존(Nitride Film Remain)현상을 제어 할 수 있게 된다.
도 11은 크리닝(Cleaning)조건에 의한 W-CMP에서의 파티클과 레지듀(Residue)의 DD를 비교한 것으로, EPD의 재설정을 통하여 나이트라이드막 잔 존(Nitride Film Remain)을 제어함이 가장 큰 인자이나, 희석된(Dilute) HF 크리닝의 추가공정을 통하여 PT의 DD를 줄일 수 있는 결과를 얻을 수 있었다.
상기한 바와 같은 본 발명에서의 다양한 실험 데이터를 통하여 웨이퍼 중간 링 혹은 중앙 및 중간링(Center & Middle Ring) 경향성으로 나이트라이드막이 남은 경우의 확인을 통하여 직접적으로 텅스텐 스터드 레지듀의 유발 가능성에 대하여 확인하였다.
L18 IMD MIM 공정 설계와 같은 특수한 형태의 IMD구조의 공정의 경우 W-CMP 공정의 경우 일반적인 IMD구조의 W-CMP 공정과 달리 구조적인 차이점에 대하여 W-CMP 와 Pots Clean의 공정 요소(Factor)에 대하여 텅스텐 스터드 레지듀(W Stud Residue)의 관점에서 W-CMP EPD조건을 결정하여야 하며 W-CMP의 엔드 포인트(Endpoint)는 산화막층(Oxide Layer)에 근거하여 맞추어져야 한다. 또한 맵(Map)성 결함 맵(Defect Map)에 대하여 공정상의 그리고 장치상의 공정 유니포머티(Process Uniformity)의 확보는 기본적인 전제 조건이 되어야 한다.
환형의 MPY Fail Bin과 맵(Map)에 근거하여 공정을 확인하여 본 결과 불완전한 EPD의 설정에 의하여 나이트라이드막이 장치(Mirra_AMK)와 공정의 특성에 따라서 중간 링 지역(Middle Ring Area) 성으로 남음을 인텐시티 맵(Intensity Map)과 광학적 차이(Optical Difference), AFM 측정을 통하여 확인하였다. 나이트라이드의 잔존 현상에 의하여 텅스텐 플러그(W Plug)의 Recess(표면에서 텅스텐까지의 수직 거리)가 증가되며, 거친 표면특성에 의하여 W-CMP시 남은 슬러리 레지듀(Slurry Residue)와의 반응에 의한 유기 레지듀(Organic Residue)가 덴스(dense)한 어레 이(Array) 지역으로 남는 현상이 관찰이 되었다. 0.18um DSP 공정에서 SRAM은 Dense한 Array지역으로 주로 이러한 부분에서 텅스텐 스터드 레지듀(W Stud Residue)가 발생이 되어 MPY 생산성(Yield)과 신뢰성(0Reliability)에 큰 영향을 줄 수 있음이 확인되었다.
이에 따라, W-CMP에서 EPD 층은 산화막 부분으로 설정이 되어야 하며 나이트라이드 캡핑 막(Nitride Capping Film)이 있는 경우 제거하는 방향으로 W-CMP의 EPD 층이 결정이 되어야 한다. 이러한 공정조건은 Post IMD Thickness와 Post WCMP Thickness의 측정을 통하여 적정한 산화막 손실 타겟(Oxide Loss Target)을 설정을 할 수 있으며 적정한 Dilute HF Clean의 Post W-CMP 적용을 통하여 파티클과 레지듀를 제거함으로서 수율 향상에 기여할 수 있게 된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 IMD CMP이후 MIM 패턴 & 식각으로서 MIM구조를 형성하고 이후 나이트라이드막 증착 후 비아를 형성하는 MIM 형성 공정에 있어서, W-CMP시 나이트라이드막(Nitride film)이 남아 웨이퍼 표면 상에서 거칠기(Roughness)와 홀(Hole)의 리세스(Recess) 부분의 영향으로 W-CMP이후 표면상에 남겨진 유기 미립자(Organic Particulate)에 의해 반도체 소자의 수율이 저하 되는 문제점을 해결하고자, W-CMP에서 CMP전 산화막 두께(Pre thickness) 와 CMP후 산화막 두께(Post Thickness Meausre)를 통한 산화막 손실(Oxide Loss)을 확인하여 나이트라이드막이 완전히 제거될 수 있도록 적정한 EPD(End Point Detector)를 설정하도록 하며, 후속 W-CMP 크리닝시의 희석된(Dilute) HF 크리닝을 통하여 유기 미립자를 제거함으로써, 백앤드(Back End) 공정에서 발생될 수 있는 맵(Map)성 수율 저하(Drop)를 예방하여 반도체 소자의 수율 향상에 기여할 수 있는 이점이 있다.
Claims (3)
- VIA MIM 공정에서 텅스텐 스터드 레지듀의 발생을 방지시키는 방법으로서,(a)산화막과 나이트라이드막 적층구조의 층간 절연막상 형성된 바아홀내 텅스텐 플러그를 증착시키는 단계와,(b)상기 텅스텐 플러그 증착에 따른 비아홀내 내부 메탈 형성 후, 텅스텐 CMP 공정을 통해 비아홀 상부의 텅스텐 플러그를 제거시키는 단계와,(c)상기 텅스텐 플러그 제거후, 상기 텅스텐 스터드가 잔존되는 상기 층간 절연막내 나이트라이드막이 제거되도록 상기 산화막에 대한 오버식각 엔드 포인트를 설정하는 단계와,(d)상기 텅스텐 CMP 공정을 통해 상기 엔드포인트까지 상기 산화막에 대한 오버식각을 수행하여 상기 나이트라이드막을 완전히 제거시키는 단계를 포함하는 VIA MIM 공정에서 텅스텐 스터드 레지듀 방지방법.
- 제1항에 있어서,상기 (c)단계에서의 상기 엔드포인트는, 상기 산화막에 대한 텅스텐 CMP 공정 전/후의 두께 측정을 통해 상기 나이트라이드막이 완전히 제거되는 상기 산화막의 오버식각 높이로 설정되는 것을 특징으로 하는 VIA MIM 공정에서 텅스텐 스터드 레지듀 방지방법.
- 제1항에 있어서,상기 (d)단계 이후, 클리닝 공정 수행 시, (e)상기 텅스텐 CMP 공정 후 부산물로 생성된 Organic Particulate를 희석된 HF 클리닝을 통해 제거시키는 단계를 더 포함하는 것을 특징으로 하는 VIA MIM 공정에서 텅스텐 스터드 레지듀 방지방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060084115A KR100763697B1 (ko) | 2006-09-01 | 2006-09-01 | Ｖｉａ ｍｉｍ 공정에서 텅스텐 스터드 레지듀 방지방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060084115A KR100763697B1 (ko) | 2006-09-01 | 2006-09-01 | Ｖｉａ ｍｉｍ 공정에서 텅스텐 스터드 레지듀 방지방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100763697B1 true KR100763697B1 (ko) | 2007-10-04 |
Family
ID=39419185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060084115A KR100763697B1 (ko) | 2006-09-01 | 2006-09-01 | Ｖｉａ ｍｉｍ 공정에서 텅스텐 스터드 레지듀 방지방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100763697B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104716067A (zh) * | 2015-03-20 | 2015-06-17 | 上海华力微电子有限公司 | 一种检测接触孔过度刻蚀的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050007699A (ko) * | 2003-07-11 | 2005-01-21 | 동부아남반도체 주식회사 | 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법 |
| KR20050053935A (ko) * | 2003-12-03 | 2005-06-10 | 동부아남반도체 주식회사 | 반도체 소자의 콘택홀 및 비아홀 형성 방법 |
| KR20050070769A (ko) * | 2003-12-30 | 2005-07-07 | 동부아남반도체 주식회사 | 반도체 제조 방법 |
| KR20050073890A (ko) * | 2004-01-12 | 2005-07-18 | 삼성전자주식회사 | 반도체 장치의 배선 구조체 및 그 형성 방법 |
-
2006
- 2006-09-01 KR KR1020060084115A patent/KR100763697B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050007699A (ko) * | 2003-07-11 | 2005-01-21 | 동부아남반도체 주식회사 | 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법 |
| KR20050053935A (ko) * | 2003-12-03 | 2005-06-10 | 동부아남반도체 주식회사 | 반도체 소자의 콘택홀 및 비아홀 형성 방법 |
| KR20050070769A (ko) * | 2003-12-30 | 2005-07-07 | 동부아남반도체 주식회사 | 반도체 제조 방법 |
| KR20050073890A (ko) * | 2004-01-12 | 2005-07-18 | 삼성전자주식회사 | 반도체 장치의 배선 구조체 및 그 형성 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104716067A (zh) * | 2015-03-20 | 2015-06-17 | 上海华力微电子有限公司 | 一种检测接触孔过度刻蚀的方法 |
| CN104716067B (zh) * | 2015-03-20 | 2017-03-08 | 上海华力微电子有限公司 | 一种检测接触孔过度刻蚀的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6350694B1 (en) | Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials | |
| CN100515671C (zh) | 化学机械研磨的流程与基底上铜层氧化物研磨制程 | |
| KR100746883B1 (ko) | 반도체 장치의 제조 방법 | |
| TW544811B (en) | Process of manufacturing semiconductor device and slurry used therefor | |
| TW200406812A (en) | Method of forming a raised contact for a substrate | |
| US20040137739A1 (en) | CMP in-situ conditioning with pad and retaining ring clean | |
| KR20130088740A (ko) | 선택도 변화를 통한 상이한 층들 사이의 인터페이스 검출에 의한 화학적 기계적 폴리싱 중 종점 제어 | |
| US6654108B2 (en) | Test structure for metal CMP process control | |
| JP3141939B2 (ja) | 金属配線形成方法 | |
| US5788869A (en) | Methodology for in situ etch stop detection and control of plasma etching process and device design to minimize process chamber contamination | |
| KR100763697B1 (ko) | Ｖｉａ ｍｉｍ 공정에서 텅스텐 스터드 레지듀 방지방법 | |
| JP2004179588A (ja) | 半導体装置の製造方法 | |
| US20050218008A1 (en) | Method of manufacturing semiconductor device | |
| KR100791697B1 (ko) | 반도체 소자의 금속 배선 구조 및 이의 형성 방법 | |
| US20030235989A1 (en) | Process for CMP assisted liftoff | |
| US6825117B2 (en) | High PH slurry for chemical mechanical polishing of copper | |
| Liew et al. | Poly CMP Process Challenges for Embedded Array Devices | |
| Kim et al. | Chemical mechanical polishing of shallow trench isolation using the ceria-based high selectivity slurry for sub-0.18 μm complementary metal–oxide–semiconductor fabrication | |
| US7554199B2 (en) | Substrate for evaluation | |
| US6531387B1 (en) | Polishing of conductive layers in fabrication of integrated circuits | |
| Fang et al. | Advanced process control in dielectric chemical mechanical polishing (CMP) | |
| US7361601B2 (en) | Chemical mechanical polish process and method for improving accuracy of determining polish endpoint thereof | |
| KR100560307B1 (ko) | 반도체 소자 제조방법 | |
| Pan et al. | Copper CMP and Process Control | |
| JP2003092300A (ja) | 半導体装置の製造方法及び半導体製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |