CN100515671C - 化学机械研磨的流程与基底上铜层氧化物研磨制程 - Google Patents

化学机械研磨的流程与基底上铜层氧化物研磨制程 Download PDF

Info

Publication number
CN100515671C
CN100515671C CNB2004100594241A CN200410059424A CN100515671C CN 100515671 C CN100515671 C CN 100515671C CN B2004100594241 A CNB2004100594241 A CN B2004100594241A CN 200410059424 A CN200410059424 A CN 200410059424A CN 100515671 C CN100515671 C CN 100515671C
Authority
CN
China
Prior art keywords
oxide
substrate
processing procedure
cmp
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100594241A
Other languages
English (en)
Other versions
CN1618569A (zh
Inventor
洪伟伦
庄佳哲
钟基伟
邱文智
陈盈和
章勋明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1618569A publication Critical patent/CN1618569A/zh
Application granted granted Critical
Publication of CN100515671C publication Critical patent/CN100515671C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示一种氧化物研磨制程，是一化学机械研磨制程的流程的一部分。在一第一研磨站中研磨一铜层与一第二研磨站中研磨一扩散阻障层之后，一第三研磨站中的一关键步骤为一第一氧化物研磨浆料与一第一去离子水冲洗的应用，以及其后的一第二氧化物研磨浆料与一第二去离子水冲洗。其结果为缺陷的数量由数千降至低于一百。另一个重要的因子为低下压力(down force)，能更有效地去除粒子。改善后的氧化物研磨制程与一单一的氧化物研磨与一去离子水冲洗的方法，具有相同的产出，并可以实行于任何三元研磨浆料的制程流程中。

Description

化学机械研磨的流程与基底上铜层氧化物研磨制程
技术领域
本发明是关于一种被动组件及其制造方法制造高速集成电路的领域，特别是关于一种减少一基底上的缺陷数量的方法，该方法是采用一铜内联机结构的化学机械研磨步骤。
背景技术
随着设计准则(ground rules)的缩小，在半导体组件中使用铜导线作为内联机的情形呈现令人瞩目地增加，以降低金属导线的阻抗。内联机通常是以镶嵌(damascene)的方法来形成，亦即是在一基底上的一或多层的介电层蚀刻出一开口，再将一金属沉积于上述开口中。虽然铜的阻抗低于铝或钨，但是铜有较高的倾向迁移至介电层中。因此例如钽(Ta)、氮化钽(TaN)、钛、或氮化钛(TiN)等扩散阻障层通常在沉积铜层之前就先沉积于上述开口的侧壁与底部上。镶嵌制程中的一项重要指标为金属层与扩散阻障层的平坦化，而使上述二者与通常为层间介电层(interlevel dielectric layer；ILD)的上层介电层共平面。一化学机械研磨(chemical mechanical polishing；CMP)制程是经常被使用做为达成平坦化的较佳方法，包含机械性的研磨作用与化学的(蚀刻)作用。一化学机械研磨制程可包含超过一次以上的化学机械研磨步骤。例如，一第一化学机械研磨步骤可用来大体上降低铜层的高度，而一第二化学机械研磨步骤可用来移除介电层上的扩散阻障层。最后，第三的抛光(buffing)步骤，一般是用来减少基底表面的刮痕与增加平坦度。
一商业上使用的化学机械研磨工具的例子绘示于图1的工具1。工具1包含一上旋转料架(upper carousel)2，可沿着中心轴线4上的中心柱3旋转。旋转料架2包含四个可旋转的承载体(carrier head)5，各固定一芯片6。化学机械研磨工具1的基座包含三个研磨站8与一中转站9。每个研磨站具有一旋转平台10及一研磨垫11置放于其上，以及一导入一化学浆料(未绘示)的机构以辅助此研磨制程。通常，芯片6是被压在一研磨垫与研磨浆料上，此时托架沿一方向旋转而承载体5则沿相反的方向旋转。另一种溶液例如用来冲洗的去离子水可加在上述的研磨垫上，以在将芯片转移至其它站之前去除上述研磨浆料。其它化学机械研磨工具1的部分则未绘示，未绘示的部分可包含一终点侦测系统以防止金属层或介电层的过度研磨。
化学机械研磨制程藉由执行上的方法作改善，以避免一些缺陷例如金属层或介电层表面上的刮痕、浅碟凹陷(dishing)、以及铜腐蚀。例如以包含苯半唑(benzotriazole；BTA)或其它具类似作用的物质的抑制剂溶液处理芯片上暴露的铜层，而大量地减少腐蚀的现象。一避免浅碟凹陷的方法揭露于美国专利6,503,828号，其中一研磨阻障层是形成于一铜层上，再将其图形化以保护在贯穿孔(via)或沟槽(trench)内的铜层。
在传统的化学机械研磨抛光后的芯片上粒子或残留缺陷的数目是会造成严重的问题，其原因是上述缺陷会降低组件的良率及性能，并会降低可靠度。上述缺陷包含一或多种研磨浆料所留下的粒子或残留物、来自铜层或扩散阻障层的粒子或残留物、或是研磨浆料与被研磨层的化学反应的副产品。在许多个案中，以来自Tencor、KLA、或应用材料(设备制造商名)的缺陷监测工具作检验，而测定的粒子数量达到数千个。
在美国专利第6,395,635号，对一介电层施以三步骤的化学机械研磨制程，之后再施以二步骤的抛光程序，以减少钨镶嵌结构上的残留与刮痕的缺陷。上述的抛光程序包含一氧化物研磨浆料及之后的去离子水冲洗而降低所测量到的缺陷数量。
另一种在钨的化学机械研磨中移除残留物的方法是揭露于美国专利第6,153,526号，其中第一步骤的钨化学机械研磨是使用一硬垫、第二步骤的氧化物抛光是使用软垫、以及第三步骤的短的钨化学机械研磨是使用一软垫。上述第三步骤是用来移除氧化物粒子。
可减少缺陷的铜的平坦化的方法是揭露于美国专利第6,432,826号，其中第一化学机械研磨步骤是用以实质上降低铜层的高度、一抛光步骤是用以移除一层间介电层(inter-level dielectric；ILD)上的一扩散阻障层、以及第二抛光步骤是用以减少局部缺陷。以含柠檬酸、氢氧化铵、以及视需要加入的BTA腐蚀抑制剂的水溶液处理的一最终步骤，是将铜表面及介电层移除了约100
Figure C20041005942400081
的厚度而更降低污染及缺陷的数量。
现行的氧化物抛光制程无法有效地将粒子与残留的缺陷降低到能确保良好的组件性能的程度，特别在100nm或更小制程的技术领域上。因此，需要包含改善氧化物抛光制程的化学机械研磨程序来达成先进的技术所需要的低缺陷数量。
发明内容
有鉴于此，本发明的主要目的是提供一种氧化物抛光制程，以减低基底上粒子缺陷的数量。
本发明的另一目的是提供一种第二氧化物研磨浆料的研磨步骤与附加的去离子水研磨与冲洗的步骤于一铜层化学机械研磨的抛光制程中，而不至于降低产出。
为达成本发明的上述目的，本发明是提供一种化学机械研磨的流程，包含：一第一铜化学机械研磨步骤，实质上降低一基底上的一铜层的高度；一第二化学机械研磨步骤，研磨邻接的扩散阻障层；以及一氧化物抛光制程，具有一第一研磨浆料研磨及其后的第一去离子水冲洗，和一第二研磨浆料研磨及其后的第二去离子水冲洗。
上述的化学机械研磨流程是提供为一内联机制造方案的一部分，其中一开口是形成于一基底上的包含较好为低介电常数材料的上介电层与一下蚀刻停止层的迭合层中。在一实施例中，上述开口是连接其下例如为源/漏极的导体层的一接触孔。在另一实施例中，上述开口可为一镶嵌结构，其中一沟槽是形成于一介层窗(via)之上，而上述介层窗是通过一扩散阻障层连接至一其下的金属层。上述的开口是以传统的图形化与蚀刻技术所形成，而在新的科技中，其宽度可达100nm或更小。较佳的扩散阻障层为TaN，顺应性地沉积于上述开口的侧壁与底部上。一铜层是以电化学沉积或任何其它现有的方法沉积于上述扩散阻障层上。
此时，第一铜研磨步骤是执行于一化学机械研磨工具的第一平台上，以降低上述铜层的高度，直到大约与上述扩散阻障层同平面。在一第二平台上的一第二研磨步骤是用来移除上述介电层上的上述扩散阻障层。执行于上述化学机械研磨工具的一第三平台上的一第三研磨步骤包含一氧化物研磨制程，其中包含施用一第一氧化物研磨浆料后为一去离子水冲洗、然后第二次施用上述氧化物研磨浆料后为一第二去离子水冲洗。上述的氧化物研磨制程是已最佳化，而使所有步骤的总时间与现有的仅施用一次氧化物研磨浆料的方法一样。因此，并未影响到产出。在上述氧化物研磨制程中的去离子水冲洗步骤时，研磨垫的下压力较现有技术为低，上述的调整亦对降低上述氧化物研磨制程期间所产生的粒子缺陷的数量有所助益。
在一实施例中，执行上述氧化物研磨制程的各个步骤的时间对一个批次中的各芯片不会有变异。在一第二实施例中，上述的氧化物研磨制程可被整合至芯片的先进制程控制(advanced process control；APC)系统中，使各芯片可以在一同时(real time)的基础上，以回馈与返馈单元调整各芯片的研磨时间。芯片的先进制程控制系统可以补偿制程的变异，而使所形成的铜内联机的片电阻(sheet resistance；Rs)值维持在规格限制内。
附图说明
图1是绘示一传统的化学机械研磨工具，其具有四个托架、三个研磨站、与一个芯片中转站。
图2～图5为一系列的剖面图，是显示一同内联机的制造流程，其中一开口形成于一介电层中，之后沉积一扩散阻障层与一铜层于上述开口中，然后执行本发明的一系列的化学机械研磨平坦化步骤已完成上述内联机结构。
图6为一剖面图，是显示施用一氧化物研磨浆料中的一铜内联机，并指出一带负电的粒子受到基板上一或多层的负电带电层排斥的可能机构。
图7为一剖面图，是显示一氧化物抛光制程的一去离子水研磨步骤中的一铜内联机，并指出一带负电的粒子受到带正电的铜氧化层吸引的可能机构。
图8为一铜化学机械研磨的趋势图，是显示缺陷数量与批号的关系，是指出在本发明的方法应用于生产线后，缺陷数量的重大减少。
符号说明：
1～工具          2～上旋转料架
3～中心柱        4～中心轴线
5～承载体        6～芯片
8～研磨站
9～中转站        10～旋转平台
11～研磨垫       20～基底
21～第一金属层   22～蚀刻终止层
23～介电层       24～光阻层
25～开口         26～扩散阻障层
27～铜层         28～氧化物研磨浆料
29～氧化铜层     30～粒子或残留物
31～去离子水层
具体实施方式
本发明对由减少由双镶嵌结构的化学机械研磨制程中所形成的粒子缺陷数量有所帮助，其中上述化学机械研磨制程是包含执行于三个不同的研磨站的三个不同的研磨制程。在一实施例中，本发明是一第一与第二化学机械研磨制程之后的一氧化物研磨制程，其中上述第一化学机械研磨制程中，是将一铜层实质地平坦化；上述第二化学机械研磨制程中，是将一扩散阻障层自一介电层的表面移除。虽然图式是描述上述化学机械研磨制程的流程应用在一铜内联机的制造上，并将其形成于下层金属层上方的介层窗内，并不会对本发明的范围造成限制，仍可将本发明应用于其它方面。例如上述的内联机亦可以是一底层导电层例如一晶体管的源/漏极的接点。上述的铜内联机亦可以填充于一双镶嵌结构中的一沟槽及其下的介层窗。或者，亦可以将超过一层的介电层与超过一层的蚀刻停止层应用于一双镶嵌结构中。另外，所形成的铜内联机结构可以是一逻辑组件、动态随机存取存储器、影像感知器、微机电系统(micro-electro-mechanical systems；MEMS)、磁性随机存取存储器(magnetic random access memory；MRAM)、或其它半导体组件的一部分。
在绘示于图2～图5的一第一实施例中，沉积于一介层窗开口的一扩散阻障层与一铜层，是以一化学机械研磨的制程流程而平坦化。请参考图2，提供一基底20，通常为硅基底，亦可能为绝缘层上覆硅(silicon-on-insulator；SOI)、砷化镓、硅锗(SiGe)、或是其它用于业界的半导体材料。熟悉此技艺者当了解基底一般是一半导体芯片，且基底与芯片两名词的使用可以互通。基底20可具有主动与被动组件，但未绘示以简化图式。一第一金属层21较好为铜，而亦可以是钨、铝、铝/铜、或铝-硅-铜，是以传统的技术形成于基底20上。第一金属层21的侧面与底面可为一顺应性的扩散阻障层(未绘示)所围绕，以防止金属离子迁移至基底20，并保护第一金属层21不受到基底20的成分的影响而发生腐蚀或氧化。
于基底20与第一金属层21上沉积一蚀刻终止层22，且其较好为包含碳化硅、氮氧化硅、或氮化硅。接下来，一介电层23例如为磷硅玻璃(phosphosilicate glass；PSG)、硼磷硅玻璃(boro-phosphosilicate glass；BPSG)、氧化硅、或较好为低介电常数材料例如为掺碳的二氧化硅(carbondoped silicon oxide)、掺氟的二氧化硅(fluorine silicon oxide)、或聚倍半硅氧烷(polysilsesquioxane)，是以化学气相沉积(chemical vapordeposition；CVD)、电浆增益化学气相沉积(plasma enhanced CVD)、或是旋涂法所沉积，且具有2000
Figure C20041005942400131
～6000
Figure C20041005942400132
的厚度。介电层23更可以加热至600℃、或是以一电浆制程等熟悉此技艺的人士所了解的方法作处理，以使其致密化、改善其表面性质、避免水气进入而增加其介电常数。
于介电层23上涂布一光阻层24，并以传统的方法图形化而形成一开口25，开口25可以是一介层窗、沟槽、或接触孔。一抗反射层(anti-reflectioncoating；ARC)(未绘示)亦可以视需要在涂布光阻层24之前形成于介电层23上，以增加后续图形化步骤中的制程宽容度(latitude)。图形化的光阻层24是作为蚀刻罩幕，以一或多道的电浆制程将开口25转移至并穿透介电层23与蚀刻终止层24。剩下的光阻层24与抗反射层则以一市场上可取得的去光阻剂或是以电浆灰化将其移除。通常在去除光阻的步骤之后，是使用一标准的清洗制程，将残留于介电层23之上或残留于具有顶端、底部、与侧壁的开口25内的有机残留物去除。
请参考图3，于开口25的侧壁与底部以及介电层23上，以化学气相沉积或电浆增益化学气相沉积法，沉积一顺应性的扩散阻障层26。当扩散阻障层26的厚度在50nm或更薄时，可视需要使用原子层沉积技术(atomic-layerdeposition；ALD)来作沉积。扩散阻障层26较好为TaN，而亦可以是Ta、Ti、TiN、WN、W、TaSiN、或TiSiN中的至少一种。于扩散阻障层26上，以例如电化学沉积或无电电镀的技术形成一铜层27。铜层27是填满开口25，并延伸至扩散阻障层26上约6000～13000
Figure C20041005942400133
请参考图4，以一第一化学机械研磨制程将铜层27自扩散阻障层26上移除而与其实质上共平面。上述第一化学机械研磨制程是施行于例如在市场上可取得的应用材料的Mirra Mesa的化学机械研磨工具内的位于一第一研磨站的一平台上。基底20具有一上表面与一下表面，而以下表面承载于上述第一研磨站的一承载体上。上述第一化学机械研磨制程通常是使用位于一平台上，材质包含聚氨酯的硬研磨垫来接触基底20的上表面。在上述第一化学机械研磨制程中，基底的上表面是定义为包含被研磨铜层的表面。上述第一化学机械研磨制程包含一可自市场上取得的研磨浆料，包含二氧化硅、水、以及一或多种专属的添加物，上述研磨浆料是导入上述基底与上述研磨垫之间。上述研磨浆料的pH值是介于7～10之间，且在20℃～30℃的温度、流速每分钟200～400ml，施用80～140分钟。研磨压力为1.5～6psi，平台转速为70～130rpm。当扩散阻障层26为TaN时，上述第一化学机械研磨制程Cu对TaN的选择比大于100比1。注意少量的扩散阻障层26可能在形成已研磨的铜层27的第一化学机械研磨制程中被移除。
请参考图5，施行一第二化学机械研磨制程，包含在一第二研磨站的一平台上研磨扩散阻障层26，此时基底20的下表面是承载于一第二承载体上，而使扩散阻障层26接触研磨垫而将其自介电层26上移除。此处基底的上表面是包含被研磨的一扩散阻障层区与一铜层区。注意在上述第二化学机械研磨制程的过程中，被研磨的铜层27的上表面的高度亦被降低，而形成一被研磨两次的铜层27，并大致与被研磨的扩散阻障层及开口25的顶端共平面。
上述第二化学机械研磨制程是施行于具有一第二研磨垫的一第二平台上，而第二平台是位于和第一化学机械研磨制程相同的机械研磨工具。通常使用于上述第二平台上的硬研磨垫是包含聚氨酯。上述第二化学机械研磨制程包含一第二研磨浆料，包含二氧化硅、水、以及一或多种专属的添加物，上述研磨浆料是导入上述基底与上述研磨垫之间。上述第二研磨浆料的pH值是介于7～10之间，且在20℃～30℃的温度、流速每分钟200～400ml，施用60～120分钟。研磨压力为2～4psi，平台转速为70～120rpm。当扩散阻障层26为TaN时，上述第二化学机械研磨制程Cu对TaN的选择比为约20比1，而TaN对介电层23的选择比为约2比1。因此，一些介电层23可能在第二化学机械研磨制程中被移除。
本发明的一关键特征为一第三化学机械研磨制程，包含一系列的步骤，共同被称为一氧化物研磨制程。一旦将扩散阻障层26自介电层23上移除，基底20的上表面是包含位于介电层23上表面的一介电层区、位于已研磨的扩散阻障层26上表面的一扩散阻障层区、以及位于被研磨两次的铜层27上表面的一铜层区。轻微地研磨基底20的上表面，以移除前述两次化学机械研磨所造成的刮痕缺陷与粒子，以形成一平滑的上表面。如此处所引用的相关美国专利申请号10/723,236(申请日为2003年11月26日)所叙述，一氧化物研磨制程亦可以用于调整一铜层的厚度，以使所形成的铜内联机的片电阻值合乎规格。
发明人所实施的一现有的氧化物研磨方法，是包含一氧化物研磨浆料与之后的去离子水的研磨与冲洗步骤。然而，此方法通常被一监测工具例如KLA2350或ATMT Compass检测到，在一基底上留下数千个缺陷。此现有的方法概略地描述于表一，并包含一第一步骤A，其实施时间为20秒且以2psi的下压力作用在一Rodel Politex(聚氨酯)的软研磨垫上，并以约300ml/min的流速施加一包含二氧化硅、水、以及一添加物的研磨浆料。上述研磨浆料的pH值范围为7～10且施用温度为20℃～30℃。平台的转速为40～70rpm。在步骤B至步骤D中，停止供应研磨浆料，而将去离子水以每分钟300～500ml的流速导入上述平台。上述的去离子水是冲洗在上述平台持续以约40rpm的转速旋转时，冲洗上述研磨垫与基底。步骤B持续约20秒，而其下压力为2psi。步骤C则进行15秒，其下压力为-1psi，而步骤D持续20秒，其下压力为1psi。-1psi的下压力是表示承载体轻微地举起而使其不接触到研磨垫。
表一：现有技术的研磨参数(总时间约75秒)
  步骤   下压力(psi)   流体   时间(秒)
  A   2   氧化物研磨浆料   20
  B   2   去离子水   20
  C   -1   去离子水   15
  D   2   去离子水   20
发明人惊讶地发现包含一第一氧化物研磨浆料及一第一去离子水的研磨与冲洗、以及之后的一第二氧化物研磨浆料与一第二去离子水的研磨与冲洗的一氧化物研磨制程，是成功地将粒子数量自每片芯片1000个减少至每片芯片少于100个。上述的氧化物研磨制程是施行于位于一第三研磨站的一平台上，此时基底20仍承载于之前的两个化学机械研磨制程的同一个化学机械研磨工具的承载体上。基底20的上表面是与位于上述第三研磨站的一研磨垫与一研磨浆料接触。
上述新的氧化物研磨制程概略地描述于表二，并包含一步骤1，其中基底20的上表面的研磨，是使用与发明人所实施的现有方法中的步骤A具有相同的氧化物研磨浆料与制程参数的制程。步骤2中，对基底20施以一去离子水冲洗，时间为10秒，而流量为约500ml/min，此时上述平台持续以40～70rpm的转速旋转，而下压力为1psi。步骤3中，是混合施以流速为500～1000ml/min的去离子水、与流速为200～300ml/min的前述的氧化物研磨浆料，时间为10秒，下压力为-1psi。步骤4中，上述的氧化物浆料是以约300ml/min的流速施加，时间为15秒，此时上述平台的转速为40～70rpm，下压力为1psi。在最后的步骤中，以约500ml/min的流速施以去离子水冲洗，此时上述平台持续以40～70rpm的转速旋转，而下压力为1psi。虽然步骤2、4、5中可接受的下压力的范围达1～3psi，较好为施以较轻的下压力1psi，以减少在此轻抛光制程中所产生的缺陷数量。注意在步骤2中，上述的研磨垫以去离子水清洁后，在步骤3是使用氧化物研磨浆料/去离子水的混合来灌注上述研磨垫，而使上述的研磨垫在步骤4开始时已均匀地涂布上研磨浆料。在步骤5之后，较好于组装于上述化学机械研磨工具上的一旋干(spin-rinse-dry)模块内，使水分干燥。
表二：外加的浆料研磨参数(总时间约75秒)
  步骤   下压力(psi)   流体   时间(秒)
  1   2   氧化物研磨浆料   20
  2   1   去离子水   10
  3   -1   去离子水+氧化物研磨浆料   10
  4   1   氧化物研磨浆料   15
  5   1   去离子水   20
本发明的氧化物研磨制程的总时间为75秒，因此上述化学机械工具的产出与表一所列示的现有方法相比并无减少。上述的氧化物研磨制程通常是施行于一第三平台上的芯片，如前所述，此时正在一第二平台上研磨另一芯片上的扩散阻障层，并在一第一平台上研磨一第三芯片上的铜层。重要的一件事，是维持三个平台具有相近的制程时间，才不会减缓芯片通过上述化学机械工具的流程。本实施例可适用于一系列的芯片例如具有1～25片芯片的一个批号，都具有相似的介电层、扩散阻障层、及铜层的厚度，而使上述氧化物研磨制程的小变动不致造成所完成的铜内联机的片电阻超出规格范围。需了解表二所提供的氧化物研磨条件为本发明实施例中的一例，而不致对本发明的范围造成限制。举例来说，各步骤的条件例如时间与下压力可因使用不同的化学机械研磨工具、不同的研磨浆料、或是不同的研磨垫，而作些许的变化。
图6与图7中是绘示一用以解释实施本发明的方法而减少缺陷数量的理由的可能的机构。在图6中，一氧化物研磨浆料28是在前述的步骤或步骤1，施用于介电层23与已研磨两次的铜层27。因为暴露于pH值为约9.1的氧化物研磨浆料28，已研磨两次的铜层27的表面部分受到氧化，而形成一薄的氧化铜层29。熟悉此技艺者当了解为了说明的需要，图中氧化铜层29的厚度是较为夸大，而在现实的氧化物研磨制程中，其厚度仅为数埃(Angstrom；
Figure C20041005942400181
)。一负电荷发生于氧化铜层29与介电层23的表面上，而排斥带负电的粒子或残留物30。请注意在之后的叙述中，粒子与残留物名词的使用可以互通。氧化物研磨制程的步骤B或步骤2的过程是绘示于图7，其中一pH值为7的去离子水层31是施用于介电层23与氧化铜层29的表面。由前步骤所留下来带负电荷的粒子30受到此时带正电的氧化铜层29的吸引。如步骤、D进一步的水洗可能无法逐出粒子30而发生残留，成为现有方法的缺陷。然而，在图7所绘示的去离子水冲洗之后，施以如本发明的步骤3～5，在低下压力下施以第二氧化物研磨浆料及之后短暂的去离子水冲洗时，是移除大量的粒子30。
据信另一机制可能在本发明的氧化物研磨制程中，在减少缺陷数量方面扮演着重要的角色。在开始上述的氧化物制程时，介电层23与已研磨两次的铜层27的表面可能具有一残留的钝态保护剂，来自前面的化学机械研磨制程中，用于研磨TaN扩散阻障层的研磨浆料。结合此钝态保护剂，即为上述氧化物研磨浆料申的BTA或类似BTA的添加剂时，上述研磨浆料中整体的钝态保护剂的浓度可达到饱和，而使一些BTA析出于介电层23与已研磨两次的铜层27的表面。上述钝态保护剂通常为一极性化合物，并难以自一带电层的表面上去除。虽然上述钝态保护剂在去离子水中的溶解度不佳，本发明的第二氧化物研磨步骤可以降低上述钝态保护剂的浓度，而足以使其回溶，而在其后的去离子水冲洗的步骤5中去除。
在TaN为扩散阻障层时，又另一机制可能对上述氧化物研磨制程中所产生的粒子缺陷数量发生效用。在上述氧化物研磨制程中的第一步骤中，有TaN研磨浆料的残留物与氧化物研磨浆料反应而产生一复合物。不含研磨剂的去离子水无法移除上述复合物而成为残留物缺陷，但是一第二氧化物研磨浆料的施用是包含研磨剂，而可磨掉上述复合物并减少总缺陷数量。
请参考图8，本发明的优点是绘示于缺陷数量对批号的趋势图中，其中批号1～10是使用现有的氧化物研磨制程，而批号11～26是使用本发明的氧化物研磨制程使用现有方法时的缺陷数量超过1000，且通常为数千；而在实施本发明之后，缺陷数量则降到低于1000，且多数的批号则降到少于100。
熟知此技艺者会了解前述包含本发明的氧化物研磨制程的镶嵌制程，可能在一基底上施行多次，而制造多层的铜层，而形成一堆栈的铜结构。
本发明亦可以预期上述的氧化物研磨制程可整合至一先进制程控制系统，例如揭示于美国专利申请号10/723,236(申请日为2003年11月26日)。如果介电层厚度、或铜层宽度与/或厚度的芯片间变异大到足以使得固定研磨时间的氧化物研磨制程无法在每片芯片上制造具可接受的片电阻值的铜层时，上述的选项便特别有用。在此处，前一道氧化物研磨制程中所移除的铜层与介电层的厚度是提供至一计算机的回馈模块，上述计算机是联机至一先进制程控制的控制器，上述控制器依序将信息与数据传递至上述化学机械研磨工具的工具控制系统(tool control system；TCS)。上述计算机亦包含具有一前馈模块的程序，使用每片待研磨的芯片的相关于铜层厚度与宽度的度量衡数据，例如片电阻的目标值，来计算送至上述氧化物研磨制程的每片芯片的研磨时间。根据前一片芯片上的氧化物抛光速率的偏移，每一片芯片的抛光时间是自表2所示的起始参数实时地上下调整，而使所制造的内联机的片电阻值可以维持在规格范围内。
一方面，表2的上述氧化物研磨制程的步骤1～5中的一或多项是受到上述先进制程控制的控制器所控制，而可藉由调整上述步骤的时间或其它参数例如下压力或氧化物研磨浆料的流量而被改善，以补偿氧化物研磨速率的变异。熟悉此技艺者会了解到片电阻值与上述氧化物研磨制程的各参数的关系，可决定于制造一基底的实验批后，将结果输入上述先进制程控制系统的计算机并程序化，而管理回馈值与前馈值的计算。因此，可决定即将在上述氧化物研磨制程中被研磨的一系列基底中的每一个基底的最佳参数，而达成提供一可接受的片电阻值，给所制造的铜内联机。
本实施例的优势与第一实施例相同。第一实施例中，氧化物研磨参数是在每步骤为固定的制程时间，而本发明最重要的特征是在上述氧化物研磨制程中，一第一氧化物研磨浆料与去离子水冲洗的流程之后为一第二氧化物研磨浆料与去离子水冲洗的流程。换句话说，各步骤的时间与上述第一与第二流程的其它参数固然重要，但是熟悉此技艺者可了解，各步骤的时间及其它参数可在不危及任何实施本发明的制程所得到的优点的情况下，作些许的变化。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (18)

1.一种基底上铜层氧化物研磨制程，该基底具有一上表面与一下表面，其特征在于，该制程包含：
提供一基底，具有一上表面，该基底的上表面包含一铜层区与一介电层区，该铜层区为一铜层的上表面，该介电层区为一介电层的上表面；
使用一平台上的一研磨垫与一研磨浆料来接触该基底的该上表面，以在一研磨治具的一第一研磨站中，施行一第一氧化物研磨步骤，其中该基底是藉由其下表面承载于具有一向下力与一转速的一承载体上；
以去离子水冲洗该基底；
一研磨垫涂底步骤，包含以500～1000ml/min的去离子水流量、与200～300ml/min的氧化物研磨浆料流量来涂底，涂底时间为10秒，此时该承载体是上升至该研磨垫的上方，而使该基底的该上表面不接触该研磨垫；
使用一平台上的该研磨垫与一研磨浆料来接触该基底的该上表面，以在该第一研磨站中，施行一第二氧化物研磨步骤，其中该基底是藉由其下表面承载于具有一下压力与一转速的一承载体上；以及
第二次以去离子水冲洗该基底。
2.根据权利要求1所述的基底上铜层氧化物研磨制程，其特征在于，该铜层是已被一或多次先前的化学机械研磨制程所研磨。
3.根据权利要求1所述的基底上铜层氧化物研磨制程，其特征在于，该第一氧化物研磨步骤与该第二氧化物研磨步骤是施行于一化学机械研磨治具中，而该化学机械研磨治具具有pH值为7～10的一研磨浆料，包含硅石、水、以及一或多种的添加物。
4.根据权利要求1所述的基底上铜层氧化物研磨制程，其特征在于，该基底的上表面包含位于一扩散阻障层上表面的一扩散阻障层区，其中该扩散阻障层包含TaN或Ta、Ti、TiN、WN、W、TaSiN、或TiSiN中的至少一种，且该扩散阻障层是形成于该铜层与该介电层之间。
5.根据权利要求4所述的基底上铜层氧化物研磨制程，其特征在于，该铜层与该扩散阻障层是位于该介电层中的一开口内，且该铜层是与该扩散阻障层及该开口的顶端共平面。
6.根据权利要求1所述的基底上铜层氧化物研磨制程，其特征在于，该第一氧化物研磨步骤与该第二氧化物研磨步骤是施行于20～30℃的温度与40～70RPM的平台转速。
7.根据权利要求1所述的基底上铜层氧化物研磨制程，其特征在于，以去离子水冲洗该基底时的去离子水流量为500ml/min、冲洗时间为10秒、以及下压力为1psi。
8.根据权利要求1所述的基底上铜层氧化物研磨制程，其特征在于，该第二氧化物研磨步骤包含以300ml/min的氧化物研磨浆料流量、与1psi的下压力来研磨，研磨时间为15秒。
9.根据权利要求1所述的基底上铜层氧化物研磨制程，其特征在于，第二次以去离子水冲洗该基底时的去离子水流量为500～1000ml/min、下压力为1psi、转速为40rpm、以及冲洗时间为20秒。
10.一种化学机械研磨的流程，适用于制造铜内联机时研磨具有一上表面与一下表面的一基底，其特征在于，该化学机械研磨的流程包含：
提供一基底，具有一开口，该开口具有一顶端、一底部、与侧壁，该开口是填入有一顺应性的扩散阻障层于其侧壁与底部上、与一铜层于该扩散阻障层上，其中该扩散阻障层与该铜层是延伸至该开口的顶端，而该基底的该上表面包含即将被研磨的铜层区于该铜层的上表面；
使用位于一平台上的一研磨垫与一研磨浆料于一第一研磨站施行一第一化学机械研磨制程，以除去该铜层的一部分，而使该被研磨的铜层与该扩散阻障层共平面，而该基底是藉由其下表面承载于具有一下压力与一转速的一承载体上；
使用位于一平台上的一研磨垫与一研磨浆料于一第二研磨站施行一第二化学机械研磨制程，以除去该扩散阻障层的一部分与该被研磨的铜层的一部分，而使该被研磨的扩散阻障层与该被研磨两次的铜层与该开口的顶端共平面，而该基底是藉由其下表面承载于具有一下压力与一转速的一承载体上；以及
使用位于一平台上的一研磨垫与一研磨浆料于一第三研磨站施行一第三化学机械研磨制程，以形成一更平滑的上表面，其中该更平滑的上表面包含一扩散阻障区于被研磨的该扩散阻障层的上表面、与一铜层区于被研磨两次的该铜层的上表面，并移除先前化学机械研磨制程的残留物，而该基底是藉由其下表面承载于具有一下压力与一转速的一承载体上，其中该第三化学机械研磨制程包含：
施行一第一氧化物研磨步骤；
以去离子水冲洗该基底；
一研磨垫涂底步骤，包含以500～1000ml/min的去离子水流量、与200～300ml/min的氧化物研磨浆料流量来涂底，涂底时间为10秒，此时该承载体是上升至该研磨垫的上方，而使该基底的该上表面不接触该研磨垫；
施行一第二氧化物研磨步骤；以及
第二次以去离子水冲洗该基底。
11.根据权利要求10所述的化学机械研磨的流程，其特征在于，该第一氧化物研磨步骤与该第二氧化物研磨步骤是施行于一化学机械研磨治具中，而该化学机械研磨治具具有pH值为7～10的一研磨浆料，包含硅石、水、以及一或多种添加物。
12.根据权利要求10所述的化学机械研磨的流程，其特征在于，该第一氧化物研磨步骤与该第二氧化物研磨步骤是施行于20～30℃的温度与40～70RPM的平台转速。
13.根据权利要求10所述的化学机械研磨的流程，其特征在于，该第一氧化物研磨步骤包含以2psi的下压力与300ml/min的氧化物研磨浆料流量下，施行时间为20秒。
14.根据权利要求10所述的化学机械研磨的流程，其特征在于，以去离子水冲洗该基底时的去离子水流量为500ml/min、冲洗时间为10秒、以及下压力为1psi。
15.根据权利要求10所述的化学机械研磨的流程，其特征在于，该第二氧化物研磨步骤包含以300ml/min的氧化物研磨浆料流量、与1psi的下压力来研磨，研磨时间为15秒。
16.根据权利要求10所述的化学机械研磨的流程，其特征在于，第二次以去离子水冲洗该基底时的去离子水流量为500～1000ml/min、下压力为1psi、转速为40rpm、以及冲洗时间为20秒。
17.根据权利要求10所述的化学机械研磨的流程，其特征在于，该第一化学机械研磨制程、该第二化学机械研磨制程、与该第三化学机械研磨制程是施行于同一化学机械研磨治具，而该化学机械研磨治具组装有一旋干机模块以使该基底干燥。
18.根据权利要求10所述的化学机械研磨的流程，其特征在于，该化学机械研磨的流程是作为一镶嵌制程的一部分，而该镶嵌制程是多次施行于一基底，以制造多个铜层，而形成一堆栈铜结构。
CNB2004100594241A 2003-11-17 2004-06-18 化学机械研磨的流程与基底上铜层氧化物研磨制程 Expired - Lifetime CN100515671C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/714,985 US6946397B2 (en) 2003-11-17 2003-11-17 Chemical mechanical polishing process with reduced defects in a copper process
US10/714,985 2003-11-17

Publications (2)

Publication Number Publication Date
CN1618569A CN1618569A (zh) 2005-05-25
CN100515671C true CN100515671C (zh) 2009-07-22

Family

ID=34574099

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100594241A Expired - Lifetime CN100515671C (zh) 2003-11-17 2004-06-18 化学机械研磨的流程与基底上铜层氧化物研磨制程

Country Status (3)

Country Link
US (1) US6946397B2 (zh)
CN (1) CN100515671C (zh)
TW (1) TWI252534B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518536B1 (ko) * 2002-08-07 2005-10-04 삼성전자주식회사 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자
US7371685B2 (en) * 2004-03-03 2008-05-13 Intel Corporation Low stress barrier layer removal
JP2006135072A (ja) * 2004-11-05 2006-05-25 Fujimi Inc 研磨方法
KR100641362B1 (ko) * 2005-01-13 2006-10-31 삼성전자주식회사 이중 확산방지막을 갖는 배선구조 및 그 제조방법
US7538035B2 (en) * 2005-03-18 2009-05-26 Hitachi Global Storage Technologies Netherlands B.V. Lapping of gold pads in a liquid medium for work hardening the surface of the pads
US20070001100A1 (en) * 2005-06-30 2007-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Light reflection for backside illuminated sensor
US7247571B2 (en) * 2005-09-15 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for planarizing semiconductor structures
US7638852B2 (en) 2006-05-09 2009-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making wafer structure for backside illuminated color image sensor
US8704277B2 (en) * 2006-05-09 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Spectrally efficient photodiode for backside illuminated sensor
US7791170B2 (en) 2006-07-10 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a deep junction for electrical crosstalk reduction of an image sensor
JP5015696B2 (ja) * 2006-09-04 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び製造装置
US7998866B2 (en) * 2006-09-05 2011-08-16 Cabot Microelectronics Corporation Silicon carbide polishing method utilizing water-soluble oxidizers
US7678700B2 (en) * 2006-09-05 2010-03-16 Cabot Microelectronics Corporation Silicon carbide polishing method utilizing water-soluble oxidizers
JP2008085175A (ja) * 2006-09-28 2008-04-10 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置、基板処理システム、プログラム及び記憶媒体。
US20080079108A1 (en) * 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Sensitivity of Backside Illuminated Image Sensors
KR100829598B1 (ko) * 2006-11-16 2008-05-14 삼성전자주식회사 고 평탄화 화학 기계적 연마 방법 및 반도체 소자의제조방법
US20080242106A1 (en) * 2007-03-29 2008-10-02 Anuj Sarveshwar Narain CHEMICAL MECHANICAL POLISHING METHOD AND APPARATUS FOR REDUCING MATERIAL RE-DEPOSITION DUE TO pH TRANSITIONS
US20080242089A1 (en) * 2007-03-30 2008-10-02 Texas Instruments Incorporated Method for Distributed Processing at Copper CMP
DE602007013386D1 (de) * 2007-07-17 2011-05-05 St Microelectronics Srl Verfahren zur Herstellung eines kupferkompatiblen Phasenwechselspeicherelements und entsprechendes Phasenwechselspeicherelement
KR100864932B1 (ko) * 2007-07-23 2008-10-22 주식회사 동부하이텍 반도체 기판의 세정방법
CN101352833B (zh) * 2007-07-27 2012-08-22 中芯国际集成电路制造(上海)有限公司 铜化学机械研磨的方法
US7999342B2 (en) 2007-09-24 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd Image sensor element for backside-illuminated sensor
CN101664899B (zh) * 2008-09-05 2012-08-15 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
CN101740378B (zh) * 2008-11-13 2011-07-20 中芯国际集成电路制造(北京)有限公司 铜化学机械抛光方法
CN102079063B (zh) * 2009-12-01 2013-09-18 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
CN102463522B (zh) * 2010-11-18 2014-09-24 中芯国际集成电路制造(上海)有限公司 铝的化学机械抛光方法
CN102528638A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(上海)有限公司 一种铜化学机械研磨方法及设备
US8728934B2 (en) 2011-06-24 2014-05-20 Tessera, Inc. Systems and methods for producing flat surfaces in interconnect structures
CN103050393B (zh) * 2011-10-17 2015-07-08 中芯国际集成电路制造(上海)有限公司 原子层级的等离子体刻蚀方法
CN103128649B (zh) * 2011-11-28 2016-08-03 无锡华润上华科技有限公司 能减少残余浆料的化学机械抛光方法
CN102528640A (zh) * 2012-02-10 2012-07-04 上海宏力半导体制造有限公司 一种化学机械研磨方法
CN103377911B (zh) * 2012-04-16 2016-09-21 中国科学院微电子研究所 提高化学机械平坦化工艺均匀性的方法
US9636797B2 (en) * 2014-02-12 2017-05-02 Applied Materials, Inc. Adjusting eddy current measurements
CN106935480B (zh) * 2015-12-29 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种化学机械研磨铜金属互连层后实施的清洗方法
CN109962015B (zh) * 2017-12-22 2021-11-02 长鑫存储技术有限公司 用于改善铜线短路的制程工艺
US11951587B2 (en) 2018-09-26 2024-04-09 Taiwan Semiconductor Manufacturing Co., Ltd. Zone-based CMP target control
TWI675414B (zh) * 2019-01-08 2019-10-21 聯華電子股份有限公司 平坦化的方法
US20210210353A1 (en) * 2020-01-07 2021-07-08 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Method of processing substrate having polysilicon layer and system thereof
US11890718B2 (en) 2020-01-17 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Removable tray assembly for CMP systems
US20230066610A1 (en) * 2021-08-25 2023-03-02 Applied Materials, Inc. Chemical mechanical polishing for copper dishing control

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395635B1 (en) 1998-12-07 2002-05-28 Taiwan Semiconductor Manufacturing Company Reduction of tungsten damascene residue
US6153526A (en) 1999-05-27 2000-11-28 Taiwan Semiconductor Manufacturing Company Method to remove residue in wolfram CMP
US6432826B1 (en) 1999-11-29 2002-08-13 Applied Materials, Inc. Planarized Cu cleaning for reduced defects
US6620027B2 (en) * 2001-01-09 2003-09-16 Applied Materials Inc. Method and apparatus for hard pad polishing
US6503828B1 (en) 2001-06-14 2003-01-07 Lsi Logic Corporation Process for selective polishing of metal-filled trenches of integrated circuit structures
US7008554B2 (en) * 2001-07-13 2006-03-07 Applied Materials, Inc. Dual reduced agents for barrier removal in chemical mechanical polishing

Also Published As

Publication number Publication date
US20050106872A1 (en) 2005-05-19
TW200518213A (en) 2005-06-01
US6946397B2 (en) 2005-09-20
CN1618569A (zh) 2005-05-25
TWI252534B (en) 2006-04-01

Similar Documents

Publication Publication Date Title
CN100515671C (zh) 化学机械研磨的流程与基底上铜层氧化物研磨制程
US6444569B2 (en) Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
KR100746883B1 (ko) 반도체 장치의 제조 방법
US6436302B1 (en) Post CU CMP polishing for reduced defects
US6350694B1 (en) Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials
US6750128B2 (en) Methods of polishing, interconnect-fabrication, and producing semiconductor devices
US6383928B1 (en) Post copper CMP clean
KR100359552B1 (ko) 반도체 기판의 표면 평탄화 처리 방법 및 절연층에서의 전도성 플러그 생성 방법
US7104267B2 (en) Planarized copper cleaning for reduced defects
US6573173B2 (en) Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
KR20030014123A (ko) 반도체 집적 회로 장치의 제조 방법
KR20010095332A (ko) 반도체 집적 회로 장치 및 반도체 집적 회로 장치의 제조방법
CN109148356A (zh) 半导体结构及其形成方法
JP4987254B2 (ja) 半導体装置の製造方法
US6436832B1 (en) Method to reduce polish initiation time in a polish process
US6919267B2 (en) Method for forming wiring structure
CN110418834A (zh) 化学机械式研磨后清洗用组合物
US7709387B2 (en) Polishing apparatus and two-step method of polishing a metal layer of an integrated circuit
KR19980048378A (ko) 반도체소자의 평탄화방법
JP2003092300A (ja) 半導体装置の製造方法及び半導体製造装置
US6759322B2 (en) Method for forming wiring structure
KR100642921B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2009004598A (ja) 研磨時間の設定方法
CN102034738A (zh) 化学机械研磨的方法和金属互连层的形成方法
Gupta et al. The Copper Damascene Process and Chemical Mechanical Polishing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant