JP5015696B2 - 半導体装置の製造方法及び製造装置 - Google Patents
半導体装置の製造方法及び製造装置 Download PDFInfo
- Publication number
- JP5015696B2 JP5015696B2 JP2007220122A JP2007220122A JP5015696B2 JP 5015696 B2 JP5015696 B2 JP 5015696B2 JP 2007220122 A JP2007220122 A JP 2007220122A JP 2007220122 A JP2007220122 A JP 2007220122A JP 5015696 B2 JP5015696 B2 JP 5015696B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- semiconductor device
- manufacturing
- polished
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 86
- 238000004519 manufacturing process Methods 0.000 title claims description 73
- 238000005498 polishing Methods 0.000 claims description 396
- 229910052751 metal Inorganic materials 0.000 claims description 89
- 239000002184 metal Substances 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 42
- 238000007517 polishing process Methods 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 28
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 27
- 229910052721 tungsten Inorganic materials 0.000 claims description 27
- 239000010937 tungsten Substances 0.000 claims description 27
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 28
- 235000012431 wafers Nutrition 0.000 description 27
- 238000011534 incubation Methods 0.000 description 23
- 238000000227 grinding Methods 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000004904 shortening Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000002002 slurry Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007518 final polishing process Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
的事項には、括弧()つきで、番号、記号等が添記されている。その番号、記号等は、本
発明の実施の複数の形態又は複数の実施例のうちの少なくとも1つの実施の形態又は複数の実施例を構成する技術的事項、特に、その実施の形態又は実施例に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態又は実施例の技術的事項との対応・橋渡しを明確にしている。このような対応・橋渡しは、請求項記載の技術的事項が実施の形態又は実施例の技術的事項に限定されて解釈されることを意味しない。
図面を参照しつつ、本発明の第1の実施形態について説明する。尚、以下に述べる本実施形態では、一例として、ホールに金属膜としてタングステン膜やTiN/Tiの埋め込まれた半導体ウエハを研磨する場合について説明する。但し、本発明の工夫は、これに限られるものではなく、半導体導体ウエハ上に形成された凹部に金属膜の埋め込まれたものであれば適用できる。
層間絶縁膜3にホール4の形成された半導体ウエハを用意する。この半導体ウエハの表面に金属膜2を形成させる。金属膜2の形成は、例えば、CVD法やスパッタリング法により行われる。このようにして金属膜2を形成させると、ホール4内は金属膜2によって埋めこまれる。また、ホール4以外の半導体ウェハ表面も、金属膜2によって覆われる。
続いて、半導体ウエハの表面の金属膜2を、研磨装置102によって研磨する。まずタングステン膜除去用テーブル103によって、図4(a)に示されるように、タングステン膜層22を研磨する。続いて、バリア層除去用テーブル104によって、図4(b)に示されるように、バリア層21を研磨する。ウエハ表面の少なくとも一部において層間絶縁膜3が露出した状態を終点として、金属膜2の初期研磨を終了させる。尚、終点を検知する手法としては、例えば、研磨テーブルの駆動電圧や駆動電流の変化に基いて検知するなど、公知の手法を用いる事ができる。
続いて、研磨残りを除去するために、ウエハ表面をオーバー研磨する。このオーバー研磨工程は、オーバー研磨用テーブル106上で行われる。図5は、初期研磨工程(S20)と、オーバー研磨工程(S30〜40)とにおける、研磨時間と研磨荷重の関係を示すグラフである。オーバー研磨を行うにあたっては、まず高荷重で研磨が行われる(高荷重研磨;ステップS30)。続いて、通常荷重(S30の荷重よりも低い荷重)での研磨が行われる。このステップS30、40の処理によって、図4(d)に示されるように、ホール4部分を除いて金属膜2が除去された状態となる。これにより、不要部分に形成された金属膜2が除去される。
続いて、本発明の第2の実施形態について説明する。本実施形態では、第1の実施形態に対して、高荷重研磨工程(S30)の動作が更に工夫されている。高荷重研磨工程(S30)以外の動作については、第1の実施形態と同様であるので説明を省略する。
続いて、本発明の第3の実施形態について説明する。本実施形態では、既述の実施形態と比較して、研磨装置21内の研磨テーブルの数が異なっている。既述の実施形態では、研磨テーブルが3個であったのに対して、本実施形態では2個である。本実施形態では、金属膜2の除去が、単一の研磨テーブルで行われる。尚、既述の実施形態と同じ構成、動作については、説明を省略する。
本発明の第4の実施形態について説明する。図10は、本実施形態に係る半導体装置の製造装置100の概略構成図である。本実施形態にかかる半導体装置の製造装置100は、第3の実施形態に対して、更に仕上げ研磨用テーブル109が追加される。オーバー研磨工程の終了した半導体ウエハは、仕上げ研磨用テーブル109にて仕上げ研磨が行われる。尚、既述の実施形態と同じ構成、動作については、説明を省略する。
続いて、第5の実施形態について説明する。本実施形態では、既述の第1の実施形態の高荷重研磨工程(S30)に代えて、高回転数で研磨を行う高回転数研磨工程(S30)が実施される。その他の点については、第1の実施形態と同様とすることができるので、詳細な説明は省略する。
続いて、第6の実施形態について説明する。第1、第5の実施形態では、オーバー研磨工程の初期において、高荷重研磨工程及び高回転数研磨工程のいずれかを実施する場合について説明した。これに対して、本実施形態では高荷重、且つ、高回転数で研磨が行われる。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。
2 金属膜
21 TiN/Ti
22 タングステン膜層
3 層間絶縁膜
4 ホール
100 半導体装置の製造装置
101 制御装置
102 研磨装置
103 タングステン膜除去用テーブル
104 バリア層除去用テーブル
105 ウエハ
106 オーバー研磨用テーブル
107 仕上げ研磨用テーブル
108 金属膜除去用テーブル
Claims (27)
- 被研磨対象の表面を、絶縁膜と金属膜との双方が露出した状態にする初期工程と、
絶縁膜と金属膜との双方が露出した状態の前記被研磨対象の表面を研磨するオーバー研磨工程と、
を具備し、
前記オーバー研磨工程は、
高荷重研磨工程と、
前記高荷重研磨工程の後に実施される通常荷重研磨工程と、
を有し、
前記高荷重研磨工程において、前記通常荷重研磨工程よりも高い研磨荷重で研磨を行う
半導体装置の製造方法。 - 請求項1に記載された半導体装置の製造方法であって、
前記初期工程は、
表面に絶縁膜の形成された前記被研磨対象の前記絶縁膜に、凹部を形成する工程と、
前記凹部及び表面を被覆するように前記金属膜を形成させる金属膜形成工程と、
前記金属膜形成工程の後に、表面の前記金属膜を研磨して、前記絶縁膜の少なくとも
一部を露出させる初期研磨工程と、
を有する
半導体装置の製造方法。 - 請求項2に記載された半導体装置の製造方法であって、
前記オーバー研磨工程と、前記初期研磨工程とは、異なる研磨テーブル上で実施される
半導体装置の製造方法。 - 請求項1乃至3のいずれかに記載された半導体装置の製造方法であって、
前記金属膜は、バリア層と、前記バリア層上に形成されたタングステン膜層とを有し、
前記バリア層は、TiN層を含んでいる
半導体装置の製造方法。 - 請求項4に記載された半導体装置の製造方法であって、
前記バリア層は、TiNとTiとの積層膜層である
半導体装置の製造方法。 - 請求項4又は5に記載された半導体装置の製造方法であって、
前記初期研磨工程は、
前記タングステン膜層を除去するタングステン除去工程と、
前記バリア層を除去するバリア層除去工程と、を有し、
前記タングステン除去工程と、前記バリア層除去工程とは、異なる研磨テーブル上で実
施される
半導体装置の製造方法。 - 請求項1乃至3のいずれかに記載された半導体装置の製造方法であって、
前記金属膜は、Cu膜を含んでいる
半導体装置の製造方法。 - 請求項7に記載された半導体装置の製造方法であって、
前記金属膜は、更に、TaとTaNとの積層膜を含んでいる
半導体装置の製造方法。 - 請求項1乃至8のいずれかに記載された半導体装置の製造方法であって、
前記高荷重研磨工程は、
第1高荷重研磨工程と、
前記第1高荷重研磨工程の後に実施される第2高荷重研磨工程と、
を有し、
前記第2高荷重研磨工程における研磨荷重は、前記第1高荷重研磨工程と前記通常荷重
研磨工程との間である
半導体装置の製造方法。 - 請求項1乃至9のいずれかに記載された半導体装置の製造方法であって、
更に、
前記オーバー研磨工程の後に、研磨液を変更して仕上げ研磨を行う仕上げ研磨工程、
を具備する
半導体装置の製造方法。 - 請求項1乃至10のいずれかに記載された半導体装置の製造方法であって、
前記被研磨対象は、半導体ウエハ上に形成された膜である
半導体装置の製造方法。 - 請求項1乃至11のいずれかに記載された半導体装置の製造方法であって、
前記オーバー研磨工程は、CMP(Chemical Mechanical Pol
ishing)法により行われる
半導体装置の製造方法。 - 研磨装置と、
前記研磨装置の動作を制御する制御装置と、
を具備し、
前記研磨装置は、
被研磨対象の研磨を行う露出用研磨テーブル群と、
前記露出用研磨テーブル群で研磨された後の被研磨対象を、更に研磨するオーバー研
磨用研磨テーブルと、を有し、
前記制御装置は、
前記露出用研磨テーブル群により、被研磨対象を、絶縁膜と金属膜との双方が露出し
た状態になるように研磨し、
前記オーバー研磨用テーブルにより前記被研磨対象を研磨するにあたり、初期の研磨
荷重が高くなるように前記研磨装置の動作を制御する
半導体装置の製造装置。 - 請求項13に記載された半導体装置の製造装置であって、
前記研磨装置は、更に、前記オーバー研磨用研磨テーブルで研磨された後の被研磨対象
を仕上げ研磨する仕上げ研磨用研磨テーブル、
を有する
半導体装置の製造装置。 - 請求項13又は14に記載された半導体装置の製造装置であって、
前記研磨装置は、CMP装置である
半導体装置の製造装置。 - 請求項13乃至15のいずれかに記載された半導体装置の製造装置であって、
前記露出用研磨テーブル群は、
タングステン膜を除去するためのタングステン膜除去用研磨テーブルと、
バリア層を除去するためのバリア層除去用研磨テーブルと
を有する
半導体装置の製造装置。 - 被研磨対象の表面を、絶縁膜と金属膜との双方が露出した状態にする初期工程と、
絶縁膜と金属膜との双方が露出した状態の前記被研磨対象の表面を研磨するオーバー研磨工程と、
を具備し、
前記オーバー研磨工程は、
高摩擦研磨工程と、
前記高摩擦研磨工程の後に実施される通常摩擦研磨工程と、
を有し、
前記高摩擦研磨工程において、前記通常摩擦研磨工程よりも、高い摩擦力が発生するような条件で研磨を行う
半導体装置の製造方法。 - 請求項17に記載された半導体装置の製造方法であって、
前記オーバー研磨工程において、研磨パッドの貼られた研磨テーブルを回転させ、前記被研磨対象を前記研磨パッドに押しつけることで研磨を行い、
前記高摩擦研磨工程における前記研磨テーブルの回転数は、前記通常摩擦研磨工程よりも、高い
半導体装置の製造方法。 - 請求項18に記載された半導体装置の製造方法であって、
前記高摩擦研磨工程は、
第1高摩擦研磨工程と、
前記第1高摩擦研磨工程の後に実施される第2高摩擦研磨工程と、
を有し、
前記第2高摩擦研磨工程における前記研磨テーブルの回転数は、前記第1高摩擦研磨工程における回転数と、前記通常摩擦研磨工程における回転数との間である
半導体装置の製造方法。 - 請求項17乃至19のいずれかに記載された半導体装置の製造方法であって、
前記初期工程は、
表面に絶縁膜の形成された前記被研磨対象の前記絶縁膜に、凹部を形成する工程と、
前記凹部及び表面を被覆するように前記金属膜を形成させる金属膜形成工程と、
前記金属膜形成工程の後に、表面の前記金属膜を研磨して、前記絶縁膜の少なくとも
一部を露出させる初期研磨工程と、
を有する
半導体装置の製造方法。 - 請求項20に記載された半導体装置の製造方法であって、
前記オーバー研磨工程と、前記初期研磨工程とは、異なる研磨テーブル上で実施される
半導体装置の製造方法。 - 請求項17乃至21のいずれかに記載された半導体装置の製造方法であって、
更に、
前記オーバー研磨工程の後に、研磨液を変更して仕上げ研磨を行う仕上げ研磨工程、
を具備する
半導体装置の製造方法。 - 請求項17乃至22のいずれかに記載された半導体装置の製造方法であって、
前記被研磨対象は、半導体ウエハ上に形成された膜である
半導体装置の製造方法。 - 請求項17乃至23のいずれかに記載された半導体装置の製造方法であって、
前記オーバー研磨工程は、CMP(Chemical Mechanical Pol
ishing)法により行われる
半導体装置の製造方法。 - 研磨装置と、
前記研磨装置の動作を制御する制御装置と、
を具備し、
前記研磨装置は、
被研磨対象の研磨を行う露出用研磨テーブル群と、
前記露出用研磨テーブル群で研磨された後の被研磨対象を、更に研磨するオーバー研
磨用研磨テーブルと、を有し、
前記制御装置は、
前記露出用研磨テーブル群により、被研磨対象を、絶縁膜と金属膜との双方が露出し
た状態になるように研磨し、
前記オーバー研磨用テーブルにより前記被研磨対象を研磨するにあたり、研磨初期において前記被研磨対象に働く摩擦力が高くなるように、前記研磨装置の動作を制御する
半導体装置の製造装置。 - 請求項25に記載された半導体装置の製造装置であって、
前記研磨装置は、更に、前記オーバー研磨用研磨テーブルで研磨された後の被研磨対象
を仕上げ研磨する仕上げ研磨用研磨テーブル、
を有する
半導体装置の製造装置。 - 請求項25又は26に記載された半導体装置の製造装置であって、
前記研磨装置は、CMP装置である
半導体装置の製造装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007220122A JP5015696B2 (ja) | 2006-09-04 | 2007-08-27 | 半導体装置の製造方法及び製造装置 |
US11/847,124 US8334210B2 (en) | 2006-09-04 | 2007-08-29 | Method and apparatus of manufacturing semiconductor device |
KR1020070088449A KR100870205B1 (ko) | 2006-09-04 | 2007-08-31 | 반도체 소자를 제조하는 방법 및 장치 |
TW096132698A TWI357102B (en) | 2006-09-04 | 2007-09-03 | Method and apparatus of manufacturing semiconducto |
CN2007101482533A CN101140857B (zh) | 2006-09-04 | 2007-09-04 | 制造半导体器件的方法和设备 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006238654 | 2006-09-04 | ||
JP2006238654 | 2006-09-04 | ||
JP2007220122A JP5015696B2 (ja) | 2006-09-04 | 2007-08-27 | 半導体装置の製造方法及び製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008091883A JP2008091883A (ja) | 2008-04-17 |
JP5015696B2 true JP5015696B2 (ja) | 2012-08-29 |
Family
ID=39152287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007220122A Expired - Fee Related JP5015696B2 (ja) | 2006-09-04 | 2007-08-27 | 半導体装置の製造方法及び製造装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8334210B2 (ja) |
JP (1) | JP5015696B2 (ja) |
KR (1) | KR100870205B1 (ja) |
CN (1) | CN101140857B (ja) |
TW (1) | TWI357102B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5149020B2 (ja) * | 2008-01-23 | 2013-02-20 | 株式会社ディスコ | ウエーハの研削方法 |
JP5572979B2 (ja) * | 2009-03-30 | 2014-08-20 | ソニー株式会社 | 半導体装置の製造方法 |
JP2014011408A (ja) * | 2012-07-02 | 2014-01-20 | Toshiba Corp | 半導体装置の製造方法および研磨装置 |
US9070644B2 (en) | 2013-03-15 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
US9646894B2 (en) | 2013-03-15 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
US9227294B2 (en) * | 2013-12-31 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Apparatus and method for chemical mechanical polishing |
CN105631106B (zh) * | 2015-12-25 | 2018-11-20 | 北京航天微电科技有限公司 | 一种高频声表面波器件声电协同全波仿真方法 |
US20240033878A1 (en) * | 2022-07-27 | 2024-02-01 | Applied Materials, Inc. | Minimizing substrate bow during polishing |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5340370A (en) * | 1993-11-03 | 1994-08-23 | Intel Corporation | Slurries for chemical mechanical polishing |
KR19990048787A (ko) * | 1997-12-10 | 1999-07-05 | 김영환 | 반도체소자의 연마방법 |
JP3206654B2 (ja) | 1998-12-03 | 2001-09-10 | 日本電気株式会社 | 半導体装置の製造方法 |
KR20010020818A (ko) | 1999-05-05 | 2001-03-15 | 조셉 제이. 스위니 | 마찰-기초 제어를 가진 화학 기계 연마 |
US7041599B1 (en) * | 1999-12-21 | 2006-05-09 | Applied Materials Inc. | High through-put Cu CMP with significantly reduced erosion and dishing |
US6790768B2 (en) * | 2001-07-11 | 2004-09-14 | Applied Materials Inc. | Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects |
US7104869B2 (en) * | 2001-07-13 | 2006-09-12 | Applied Materials, Inc. | Barrier removal at low polish pressure |
US6821881B2 (en) * | 2001-07-25 | 2004-11-23 | Applied Materials, Inc. | Method for chemical mechanical polishing of semiconductor substrates |
JP2002198333A (ja) * | 2001-10-15 | 2002-07-12 | Hitachi Chem Co Ltd | 金属用研磨液及びそれを用いた基板の研磨方法 |
JP2004296596A (ja) | 2003-03-26 | 2004-10-21 | Fujitsu Ltd | 半導体装置の製造方法 |
US6830504B1 (en) * | 2003-07-25 | 2004-12-14 | Taiwan Semiconductor Manufacturing Company | Barrier-slurry-free copper CMP process |
US6946397B2 (en) * | 2003-11-17 | 2005-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chemical mechanical polishing process with reduced defects in a copper process |
JP3897030B2 (ja) * | 2004-04-26 | 2007-03-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP3904578B2 (ja) * | 2005-04-08 | 2007-04-11 | シャープ株式会社 | 半導体装置の製造方法 |
US8129278B2 (en) * | 2005-11-14 | 2012-03-06 | United Microelectronics Corp. | Chemical mechanical polishing process |
JP2007157841A (ja) * | 2005-12-01 | 2007-06-21 | Toshiba Corp | Cmp用水系分散液、研磨方法、および半導体装置の製造方法 |
-
2007
- 2007-08-27 JP JP2007220122A patent/JP5015696B2/ja not_active Expired - Fee Related
- 2007-08-29 US US11/847,124 patent/US8334210B2/en not_active Expired - Fee Related
- 2007-08-31 KR KR1020070088449A patent/KR100870205B1/ko active IP Right Grant
- 2007-09-03 TW TW096132698A patent/TWI357102B/zh not_active IP Right Cessation
- 2007-09-04 CN CN2007101482533A patent/CN101140857B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8334210B2 (en) | 2012-12-18 |
CN101140857A (zh) | 2008-03-12 |
TWI357102B (en) | 2012-01-21 |
KR20080021556A (ko) | 2008-03-07 |
JP2008091883A (ja) | 2008-04-17 |
TW200823987A (en) | 2008-06-01 |
US20080057837A1 (en) | 2008-03-06 |
KR100870205B1 (ko) | 2008-11-24 |
CN101140857B (zh) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5015696B2 (ja) | 半導体装置の製造方法及び製造装置 | |
US7452817B2 (en) | CMP method providing reduced thickness variations | |
US20060057945A1 (en) | Chemical mechanical polishing process | |
US20110189857A1 (en) | Chemical mechanical polishing apparatus, chemical mechanical polishing method, and control program | |
CN101352844A (zh) | 用于化学机械抛光的抛光垫及应用其的化学机械抛光方法 | |
US10008391B2 (en) | Method of forming copper interconnects | |
JP5141068B2 (ja) | 研磨方法、研磨装置及び半導体装置の製造方法 | |
JP2003297812A (ja) | 半導体製造装置及び半導体素子製造方法 | |
US8846535B2 (en) | Method of fabricating a semiconductor device | |
JP2004193377A (ja) | 半導体装置の製造方法 | |
JP2008021704A (ja) | 半導体装置の製造方法 | |
JP4064943B2 (ja) | 半導体装置の製造方法 | |
KR100830744B1 (ko) | 금속 라인의 디싱을 최소화하는 화학적 기계적 폴리싱 공정 | |
JPH07221054A (ja) | 研磨方法 | |
US7799689B2 (en) | Method and apparatus for chemical mechanical polishing including first and second polishing | |
US20040043611A1 (en) | Method of reducing a defect level after chemically mechanically polishing a copper-containing substrate by rinsing the substrate with an oxidizing solution | |
US20080045014A1 (en) | Complex chemical mechanical polishing and method for manufacturing shallow trench isolation structure | |
US20070235345A1 (en) | Polishing method that suppresses hillock formation | |
JP2010182869A (ja) | 半導体装置の製造方法 | |
CN118197920B (zh) | 一种半导体晶圆的表面处理方法、装置、电子设备及介质 | |
KR100457340B1 (ko) | 반도체 소자 제조방법 | |
JP2008277495A (ja) | 半導体装置の製造方法 | |
KR100642921B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
KR100757119B1 (ko) | 상감법에 의한 구리 금속배선의 형성방법 | |
US20040147116A1 (en) | Novel method to reduce stress for copper CMP |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120521 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5015696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |