CN101140857A - 制造半导体器件的方法和设备 - Google Patents
制造半导体器件的方法和设备 Download PDFInfo
- Publication number
- CN101140857A CN101140857A CNA2007101482533A CN200710148253A CN101140857A CN 101140857 A CN101140857 A CN 101140857A CN A2007101482533 A CNA2007101482533 A CN A2007101482533A CN 200710148253 A CN200710148253 A CN 200710148253A CN 101140857 A CN101140857 A CN 101140857A
- Authority
- CN
- China
- Prior art keywords
- polishing
- semiconductor device
- metal film
- manufacturing semiconductor
- polish
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 29
- 238000005498 polishing Methods 0.000 claims abstract description 355
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 239000002184 metal Substances 0.000 claims abstract description 84
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 24
- 229910052721 tungsten Inorganic materials 0.000 claims description 24
- 239000010937 tungsten Substances 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 21
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000002002 slurry Substances 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 29
- 239000010410 layer Substances 0.000 description 20
- 238000005516 engineering process Methods 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 1
- 238000011534 incubation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种制造半导体器件的方法，包括：(a)获得抛光目标的表面，其中暴露绝缘膜和金属膜(S20)和(b)抛光具有暴露的绝缘膜和暴露的金属膜的该表面(S30、S40)。步骤(b)包括：(b1)在高摩擦力条件下抛光该表面(S30)，和(b2)在步骤(b1)之后，在比该高摩擦力低的普通摩擦力条件下，抛光该表面(S40)。
Description
技术领域
本发明涉及一种制造半导体器件的方法和设备。更具体地，本发明涉及一种具有抛光晶片工艺的制造半导体器件的方法和设备。
背景技术
在制造半导体器件的工艺中，存在进行抛光以使表面变平的情况。例如，在使层间绝缘膜变平的工艺中、在形成晶体管隔离的工艺中、在形成接触以连接晶体管和上布线层的工艺中、在形成金属布线的工艺中等等，进行抛光。存在这样的情况，不仅为了使表面变平而且还为了移除不需要的膜而进行那些工艺中的表面抛光。
例如，在形成接触的工艺和形成金属布线的工艺，在绝缘膜层中形成凹陷部分，并且通过利用溅射法、CVD法等在该凹陷部分中嵌入金属膜。这里，该金属膜甚至形成在除凹陷部分之外的表面上。形成在凹陷部分之外的部分上的金属膜需要被移除。由于该表面被抛光，所以移除了形成在不需要部分上的金属膜。
作为这种抛光的一个实例，在下面将描述在形成接触的工艺中的抛光。图1A、1B是示出抛光之前和之后的抛光目标的截面图。图1A示出了抛光之前的截面图，而图1B示出了抛光之后的截面图。如图1A所示，在衬底1上提供层间绝缘膜3。在层间绝缘膜3中形成孔4，以获得电极和源/漏区以及上布线层之间的电连接。在孔4中嵌入包括由TiN/Ti形成的叠层21和钨膜层22的金属膜2。除非采用特殊的方法，否则在通过利用溅射法或CVD法嵌入金属膜2时，除了孔4，金属膜2还形成在层间绝缘膜3上。由于形成在孔4之外的部分上的金属膜2是不需要的，所以通过抛光将其移除。通过进行抛光，移除不需要的金属膜2，如图1B中所示。
近几年，由于更加超精细和复杂的器件结构，需要通过这种抛光工艺获得优良的抛光后形状。另一方面，由于大规模生产的要求，一个重要的目的是提高生产率，例如吞吐量等。
结合上述说明，日本特开专利申请JP-P 2004-296596 A公开了一种制造半导体器件的方法。目的是获得高吞吐量。该文献公开了一种具有多个抛光台和抛光头的抛光设备，其中抛光头的数目大于抛光台的数目。该文献公开一种对于不用于抛光的抛光头贴附和分离半导体结构的工艺。
日本特开专利申请JP-P 2000-173959 A(对应US 6432825 B1，GB2344459 A)公开了一种制造半导体器件的方法。该文献公开了一种移除金属膜表面的表面层移除工艺，其中以至少两个阶段进行抛光。在抛光的第一阶段中，在高负荷下进行抛光。在抛光的第二阶段中，在比第一阶段低的负荷下进行抛光。
我们现在已经发现了下面的事实。在对抛光目标抛光时，存在为了移除由抛光不规则所导致的抛光残留物而进行过抛光的情形。也就是，在将抛光目标的表面层抛光预定值之后，进一步进行过抛光，由此移除了抛光残留物。
然而，在进行过抛光时，存在这样的情形，在没有充分进行抛光的抛光初始时间中呈现的时间(培育期(incubation time))变长。在抛光金属膜和绝缘膜都暴露于其上的表面时，这种培育期的增加是严重的。随着培育期变得越长，吞吐量就变得越低。而且，在过抛光金属膜和绝缘膜都暴露于其上的表面时，在培育期中金属材料易于被抛光溶液腐蚀。也就是说，凹陷(由化学溶液的腐蚀作用导致的布线图案的凹陷)和腐蚀(密集布线的局部凹陷)的增加成为问题。由于这些问题的原因，可以考虑到这样的事实：，绝缘膜的暴露致使在过抛光开始之后温度立即上升变得困难，并且抛光金属膜需要的热量没有增加。
JP-P 2000-173959 A公开了一种在晶片的整个表面是金属膜时减少培育期的技术。然而，在任何文献中都没有描述在过抛光金属膜和绝缘膜的表面时用来减少培育时间的技术。因此，期望在过抛光时能够减少培育时间的技术。
发明内容
本发明寻求解决一个或多个上述的问题，或着至少部分地改善上述这些问题。在一个实施例中，一种制造半导体器件的方法，包括：(a)获得抛光目标的表面，其中暴露绝缘膜和金属膜；和(b)抛光具有暴露的绝缘膜和暴露的金属膜的该表面。步骤(b)包括：(b1)在用高摩擦力的条件下抛光该表面，和(b2)在步骤(b1)之后，在比该高摩擦力低的普通摩擦力的条件下，抛光该表面。
如上所述，在过抛光步骤的步骤(b)中，在早期阶段中在例如高负荷和/或高旋转速率的高摩擦力条件下进行抛光，然后在剩余阶段中在例如低负荷和/或低旋转速率的低摩擦力条件下进行抛光。因此，在早期阶段，增加了抛光目标和抛光垫之间的摩擦力，因而增加了产生的热量。由此，能够增加加到金属膜上的热量，以使金属膜的温度相对快地升高。从而，能够减少培育时间，并且减少移除金属膜需要的时间。最终，提高了吞吐量。
附图说明
通过以下结合附图对某些优选实施例的描述，本发明的上述和其它的目的、优点和特征将变得更明显，其中：
图1A是示出抛光前晶片的截面图；
图1B是示出抛光后晶片的截面图；
图2是示出根据第一实施例的半导体器件制造设备的结构的示意图；
图3是示出第一实施例中制造半导体器件的方法的流程图；
图4A到4D是示出在第一实施例中抛光工艺中晶片的截面图；
图5是示出第一实施例中在抛光步骤中抛光时间和抛光负荷之间关系的图表；
图6是示出比较实例和第一实施例的实例的实验结果的图表；
图7是示出第二实施例中在抛光步骤中抛光时间和抛光负荷之间关系的图表；
图8是示出根据第三实施例的半导体器件制造设备的结构的示意图；
图9A和9B是示出第三实施例中在抛光步骤中抛光时间和抛光负荷之间关系的图表；
图10是示出根据第四实施例的半导体器件制造设备的结构的示意图；
图11A和11B是示出第四实施例中在抛光步骤中抛光时间和抛光负荷之间关系的图表；
图12是示出第五实施例中在抛光步骤中抛光时间、抛光负荷和旋转速率三者之间关系的图表；和
图13是示出第六实施例中在抛光步骤中抛光时间、抛光负荷和旋转速率三者之间关系的图表。
具体实施方式
这里，将参考示范性实施例描述本发明。本领域的技术人员将认识到，利用本发明的教导可以实现许多替换实施例，并且本发明不限于为说明性目的而示出的实施例。
(第一实施例)
下面将参考附图描述本发明的第一实施例。这里，关于对其中在孔中嵌入钨膜和TiN/Ti膜作为金属膜的半导体晶片抛光的情况，将描述下面的实施例，作为一个实例。然而，本发明的技术思想并不限于此。本发明可以应用到其中在形成于晶片上的凹陷部分中嵌入金属膜的类型。
图2是示出根据该实施例的半导体器件制造设备100的结构的示意图。该半导体器件制造设备100具有控制器101和抛光单元102。控制器101控制抛光单元102的操作。控制器101是例如通过安装程序获得其功能的计算机。除非另外说明，否则基于控制器101的指令进行抛光单元102的操作，具体操作将在后面描述。
如图1A所示，由根据该实施例的半导体器件制造设备100抛光的抛光目标105是，在金属膜2(由TiN/Ti形成的叠层21和钨膜层22)嵌入在形成于层间绝缘膜3(氧化物膜)上的孔4中之后的晶片。在形成金属膜2时，由于金属膜2甚至形成在孔4之外的部分上，这就是金属膜2暴露在整个表面上的情形。
在图2中，下面将说明抛光单元102。在本实施例中抛光单元102是CMP单元。抛光单元102包括三个抛光台。三个抛光台中的一个是钨膜移除台103，另一个是阻挡层移除台104，再一个是过抛光台106。在三个抛光台的每个上都粘贴有抛光垫(未示出)。抛光目标105贴附到抛光头(未示出)上，并依次被钨膜移除台103、阻挡层移除台104和过抛光台106抛光。
通过这种方式，由于使用具有多个抛光台的抛光单元102，所以可以同时抛光多个晶片。由此，与利用具有单个抛光台的抛光单元的情况相比，提高了吞吐量。
接下来，将说明根据本实施例的半导体器件的制造方法。图3是示出本实施例中半导体器件制造方法的流程图。该半导体器件制造方法包括：金属膜形成步骤(步骤S10)、初始抛光步骤(步骤S20)和过抛光步骤(步骤S30、S40)。下面将参考示出这些抛光步骤中的晶片截面图的图4A到4D，详细地描述各个步骤的操作。
(1)步骤S10：金属膜形成步骤
制备其上在层间绝缘膜3中形成孔4的半导体晶片。在该半导体晶片的表面上面形成金属膜2。该金属膜2通过利用例如CVD法和溅射法形成。当用这种方式形成金属膜2时，金属膜2嵌入孔4。而且，孔4之外的晶片的表面也被金属膜2覆盖。
(2)步骤S20：初始抛光步骤
接下来，通过抛光单元102抛光晶片表面上的金属膜2。首先，如图4A所示，使用钨膜移除台103来抛光钨膜层22。随后，使用阻挡层移除台104来抛光阻挡层21，如图4B所示。在晶片表面的至少一部分上露出层间绝缘膜3的情形被定义为终点。在晶片达到这种情形时，就完成了金属膜2的初始抛光。这里，作为检测终点的方法，可以使用众所周知的方法，例如，基于抛光台的驱动电压或驱动电流的变化的检测。
就在检测了终点之后，如图4C所示，存在金属膜2仍保留在一部分晶片表面上的情况。在本实施例中的CMP方法等中，金属膜2的抛光残留物容易产生在抛光速度相对慢的外围侧上。
(3)步骤S30到S40：过抛光步骤
随后，为了移除抛光残留物，对晶片表面进行过抛光。该过抛光步骤在过抛光台106上进行。图5是示出第一实施例中在初始抛光步骤(S20)和过抛光步骤(S30、S40)中抛光时间和抛光负荷之间关系的图表。在进行过抛光时，首先在高负荷下进行抛光(高负荷抛光；步骤S30)。随后，在普通负荷(比S30的负荷低的负荷)下进行抛光。利用步骤S30、S40的处理，如图4D所示，移除了除孔4部分外的金属膜2。从而，移除了形成在不需要部分上的金属膜2。
顺便提及，在图5示出的图表中，初始抛光步骤(S20)中的抛光负荷等于普通过抛光步骤(40)中的抛光负荷。然而，普通过抛光步骤(S40)中的抛光负荷并不总是需要等于初始抛光步骤(S20)中的抛光负荷。而且，在初始抛光步骤(S20)时，抛光钨膜层的情形和抛光阻挡层的情形并不需要在相同的负荷下抛光。
而且，关于使用钨膜移除台103来抛光钨膜层22和使用阻挡层移除台104来抛光阻挡层21的情况，说明了本实施例。然而，钨膜层22和阻挡层21并不总是需要在不同的台上抛光。例如，钨膜层22可以在一个抛光台过抛光到其中间部分，而剩余的钨膜层22和阻挡层21可以在另一个抛光台上抛光。这时，当包括在抛光设备21中的多个抛光台的各自的抛光时间设定为近似相等时，提高了吞吐量。
当金属膜2具有400nm的膜厚度时，每个步骤的抛光时间是，例如，在初始抛光步骤钨膜抛光时在20和50秒之间(钨膜移除台上的抛光)，在阻挡层抛光步骤时在20和50秒之间(阻挡层移除台上的抛光)，以及在过抛光步骤时在10和50秒之间(S30和S40的和)。
根据该实施例，与没有使用高负荷抛光步骤(S30)的情形相比，可以减少培育时间。这是由下面的原因导致的结果。
当抛光目标的表面和抛光垫之间的摩擦用来抛光时，例如CMP方法等，抛光速度趋向于依赖抛光部分的温度。当过抛光上面露出金属膜2和层间绝缘膜3的表面时，层间绝缘膜3使得由摩擦产生的热量释放掉。由此，很难将热量传向金属膜2，并且温度很难升高。因此，培育时间变长。
相反，在该实施例中，在过抛光开始时进行高负荷抛光。由此，增加了加到晶片表面的摩擦力，这能够增加产生的热量。从而，增加了施加到金属膜2上的热量，并且金属膜2的温度相对快速升高。从而，可以减少培育时间，并且还可以减少移除金属膜2所需要的时间。结果，提高了吞吐量。
此外，由于减少了培育时间，所以抑制了凹陷和腐蚀的产生。此外，减少了与浆料的接触时间，这使得抛光后的表面形状更光滑，并且因此获得理想的形状。
另外，与在相同的台上进行所有这些抛光步骤的情形相比，当在不同的抛光台上进行过抛光步骤(S30、S40)和过抛光步骤之前的步骤(S10、20)时，过抛光步骤开始时抛光部分的温度很容易被降低。由此，基于上面提到的高负荷抛光步骤(S30)的培育时间减小效应变得更有效。
顺便提及，在高负荷抛光步骤(S30)的抛光负荷优选比在普通负荷抛光步骤(S40)的抛光负荷高大约0.5到3.5psi。如果在S30、S40抛光负荷之间的差小于0.5psi，则很难充分地减少培育时间。另一方面，如果该差大于3.5psi，那么抛光负荷就变得太高，这会导致不规则抛光。
另外，执行高负荷抛光步骤(S30)的时间优选在1和15秒之间。
顺便提及，作为本发明人所进行的实验的结果，当从过抛光步骤的开始到结束在恒定负荷下进行抛光时，移除不必要部分上的金属膜2需要的时间是34秒。然而，在使用高负荷抛光步骤(S30)时的时间是28秒。在高负荷抛光步骤，抛光以3.8psi进行10秒；在普通负荷抛光步骤，抛光以2.3psi进行。另外，在高负荷抛光步骤和普通抛光步骤两者，在抛光台的旋转速率为1000rpm和抛光头的旋转速率为100rpm的条件下，进行抛光。此外，由该实验结果可以确定，高负荷抛光步骤(S30)的设置能够减少在过抛光时的培育时间，并且能够减少整个抛光时间。
图6是示出由发明人进行的另一个实验结果的图表。图6是示出了在晶片表面上抛光时间和抛光量之间关系的图表。比较实例1示出了过抛光步骤的抛光负荷设定为2.3psi，并保持恒定，并且然后进行抛光时的结果。第一实施例的实例1示出了在高负荷抛光(3.8psi)进行10秒然后在普通负荷抛光(2.3psi)下进行抛光时的结果。此外，在高负荷抛光步骤和普通负荷抛光步骤两者，在抛光台的旋转速率为100rpm和抛光头的旋转速率为100rpm的条件下进行抛光。
在第一实施例的实例1中，表面抛光基本开始时的时间大约为在该步骤开始后8秒。另一方面，在比较实例1中，表面抛光基本开始时的时间大约为在该步骤开始后12秒。通过这种方式，可以确定，与比较实例1相比，第一实施例的实例1的培育时间减少大约4秒。
这里，关于其中Ti/TiN叠层膜和钨膜嵌入金属膜中的情形(插塞形成)，说明本实施例。然而，这不限于此，并且这可以应用到不同的金属布线形成步骤，例如Cu布线或通路形成。例如，在形成Cu布线时，在绝缘膜中形成布线槽和通孔作为凹陷部分。然后，形成阻挡金属和Cu膜作为金属膜。这时，Cu膜和阻挡膜还形成在除凹陷部分之外的晶片表面上。为了移除形成在凹陷部分以外的部分上的Cu膜和阻挡膜，可以采用本实施例中描述的抛光负荷的技术思想。而且，作为另一个实施例，这可以应用到其中利用包括Cu膜和Ta/TaN的叠层膜的膜作为该金属膜的情况。
(第二实施例)
在下文中将描述本发明的第二实施例。在该实施例，对第一实施例进一步设计高负荷抛光步骤(S30)的操作。除高负荷抛光步骤(S30)之外的操作类似于第一实施例的。因此，省略了对它们的说明。
图7是示出第二实施例中在初始抛光步骤(S20)和过抛光步骤(S30、S40)抛光时间和抛光负荷之间关系的图表。在本实施例中，高负荷抛光步骤(S30)具有第一高负荷抛光步骤和第二高负荷抛光步骤。第一高抛光步骤的抛光负荷高于第二高负荷抛光步骤的抛光负荷。此外，第二高负荷抛光步骤的抛光负荷高于普通负荷抛光步骤的抛光负荷。也就是说，在过抛光步骤(S30、S40)，抛光负荷逐渐变小。
存在根据金属膜2的强度限制在高负荷下进行抛光的时间的情况。例如，在对强度相对弱的膜例如低k膜等抛光时，如果高负荷抛光步骤(S30)长时间进行，则存在损害金属膜2的情况。根据本实施例，由于抛光负荷逐渐降低，所以可以抑制对金属膜2的损害，同时可以在抛光负荷高于普通负荷抛光步骤的情况下继续抛光。也就是说，能够抑制对金属膜2的损害，并有效地减少培育时间。
(第三实施例)
下面将描述第三实施例。该实施例在抛光单元102内部的抛光台的数目方面不同于上面提到的实施例。在上面提到的实施例中抛光台的数目是三个。然而，在本实施例中该数目是两个。在本实施例中，金属膜2在一个抛光台上被移除。这里，省略了关于与上面提到的实施例相同的结构和操作的说明。
图8是示出根据本实施例的半导体器件制造设备100的结构的示意图。在本实施例中，两个抛光台布置在抛光单元102中。这两个抛光台是金属膜移除台108和过抛光台106。钨膜层22和阻挡层21在金属膜移除台108上抛光。类似于上述的实施例，在金属膜移除台108上的处理完成之后衬底移动到过抛光台106上，并且在其上进行过抛光步骤。
图9A和9B是示出第三实施例中在初始抛光步骤(S20)和过抛光步骤(S30、S40)中抛光时间和抛光负荷之间关系的图表。如图9A所示，通过第二抛光台进行过抛光。类似于上述实施例，在过抛光时进行高负荷抛光步骤。图9A示出了类似于第一实施例高负荷抛光步骤是一个阶段时的图表。图9B示出了类似于第二实施例在高负荷抛光步骤中抛光负荷逐渐降低时的实例。
通过这种方式，与上述的第一和第二实施例不同，抛光台的数目并不总是需要是三个。如果过抛光步骤具有高负荷抛光步骤和普通负荷抛光步骤，那么抛光台的数目可以是两个。
(第四实施例)
下面将描述本发明的第四实施例。图10是示出根据该实施例的半导体器件制造设备100的结构的示意图。除了第三实施例的那些之外，根据本实施例的半导体器件制造设备100进一步包括精研抛光台109。通过精研抛光台109对完成了过抛光步骤之后的晶片进行精研抛光。这里，省略了对与上述实施例相同的结构和操作的说明。
图11A和11B是示出第四实施例中在初始抛光步骤(S20)和过抛光步骤(S30、S40)中抛光时间和抛光负荷之间关系的图表。如图11A、11B所示，在过抛光步骤执行高负荷抛光步骤。图11A示出了类似于第一实施例在恒定抛光负荷下进行高负荷抛光步骤时的图表。图11B示出了类似于第二实施例在高负荷抛光步骤逐渐降低抛光负荷时的实例。
如图11A、11B所示，在完成过抛光步骤之后，进一步对晶片进行精研抛光步骤。该精研抛光步骤是在恒定抛光负荷下在精研台109上进行的。进行该精研抛光以移除在过抛光步骤完成之后遗留的微小抛光瑕疵。通常，通过利用不同于过抛光步骤情形的浆料进行精研抛光。
通过这种方式，过抛光步骤并不总是需要在最后处理晶片的抛光台上进行。在过抛光步骤之后，可以在不同的台上进行不同的步骤例如精研抛光步骤等。
(第五实施例)
下面将描述第五实施例。在本实施例中，进行高旋转速率抛光步骤(S30)而不是如上面提到的第一实施例中的高负荷抛光步骤(S30)。这里，在高旋转速率抛光步骤(S30)中，在高旋转速率下进行抛光。类似于第一实施例，可以设计其它结构和操作。由此，省略了与第一实施例相同的详细说明。
图12是示出第五实施例中在初始抛光步骤(S20)和过抛光步骤(S30、S40)中抛光时间、抛光负荷和旋转速率三者之间关系的图表。在初始抛光步骤和过抛光步骤，在其上粘贴有抛光垫的抛光台旋转的同时，将贴附到抛光头的晶片压向抛光垫，并进行抛光。在该实施例中，在进行过抛光时，首先在高旋转速率下进行抛光(高旋转速率抛光；步骤S30)。之后，在普通旋转速率(比S30的旋转速率低的旋转速率)下进行抛光(步骤S40)。这里，这种情况下的旋转速率指抛光台的旋转速率。在步骤S30、S40的那些处理中，如图4D所示，移除了除孔4的部分之外的金属膜2。从而，移除了形成在不必要部分上的金属膜2。在本实施例中，初始抛光步骤(S20)和过抛光步骤(S30、S40)的抛光负荷是恒定的。
在图12的图表中，初始抛光步骤(S20)和普通旋转速率抛光步骤(S40)的抛光负荷相等。然而，普通旋转速率抛光步骤(S40)的抛光旋转速率并不必须等于初始抛光步骤(S20)的抛光旋转速率。而且，在初始抛光步骤(S20)，钨膜抛光的旋转速率并不必须与阻挡层抛光的旋转速率相等。
在金属膜2具有400nm的膜厚度时，每个步骤的抛光时间是，例如，在初始抛光步骤中钨膜抛光时在20到50秒之间(钨膜移除台上的抛光)、在初始抛光步骤中在阻挡层抛光时在20到50秒之间(阻挡层移除台上的抛光)、以及在过抛光时在10到50秒之间(S30和S40之和)。
高旋转速率抛光步骤的抛光旋转速率优选比普通旋转速率抛光步骤的抛光旋转速率高大约10到80rpm。如果抛光旋转速率的差小于10rpm，则难以有效地减少培育时间。另一方面，如果该差大于80rpm，则返回普通旋转速率需要的时间变得非常长。在这种情况下，抛光速度可能快于期望值，并且这导致抛光量增加，这改变了抛光之后晶片形状。优选的，高旋转速率抛光步骤的执行时间在1和15秒之间。
如本实施例所述，在过抛光时，高旋转速率抛光步骤(S30)的执行还可以增加施加到晶片表面上的摩擦力，并增加了产生的热量。由此，类似于第一实施例，能够增加加到金属膜2的热量，并使金属膜2的温度相对快地升高。从而，能够减少培育时间，并减少移除金属膜2需要的时间。结果，提高了吞吐量。
此外，减少了培育时间，这抑制了凹陷和腐蚀的产生。而且，减少了与浆料的接触时间，因此这使得抛光之后的表面形状更平滑，并获得理想的形状。
此外，当在不同的抛光台上进行过抛光步骤(S30、S40)和先于过抛光步骤的步骤(S10、S20)时，与在相同台上执行相比，在过抛光步骤开始时抛光部分的温度容易降低。由此，使由上述高旋转速率抛光步骤(S30)导致的培育时间减少效应变得更有效。
因而，关于用高旋转速率抛光步骤(S30)代替第一实施例中的高负荷抛光步骤(S30)的情形，说明本实施例。然而，这可以进行以使得用高旋转速率抛光步骤(S30)代替第二到第四实施例中的高负荷抛光步骤(S30)。也就是说，如第二实施例中所述，高旋转速率抛光步骤可以分成两个阶段，以使得旋转速率逐渐降低。此外，如第三实施例所述，高旋转速率抛光步骤可以应用到抛光台的数目为两个的情形。而且，如第四实施例所述，可以在过抛光之后加入精研抛光步骤。
(第六实施例)
下面将描述第六实施例。关于在过抛光步骤开始时进行任意的高负荷抛光步骤和高旋转速率抛光步骤的情形，说明了第一到第五实施例。另一方面，在本实施例中，在高负荷下以高旋转速率进行抛光。可以类似于上面提到的实施例设计其它结构和操作。由此，省略了与上面提到的实施例相同的详细说明。
图13是示出第六实施例中在初始抛光步骤(S20)和过抛光步骤(S30、S40)中抛光时间、抛光负荷和旋转速率三者之间关系的图表。在本实施例中，在进行过抛光时，首先在高负荷下以高旋转速率进行抛光(高负荷和高旋转速率抛光；步骤S30)。随后，在普通负荷下以普通旋转速率进行抛光(普通负荷和普通旋转速率抛光；步骤S40)。这里，这种情况下的旋转速率指的是抛光台的旋转速率。在步骤S30、S40的这些工艺中，如图4D所示，移除了除孔4部分之外的金属膜2。由此，移除了形成在不需要部分上的金属膜2。
如本实施例所述，在过抛光开始时，通过在高负荷下以高旋转速率进行抛光，能够增加施加到晶片表面上的摩擦力，并且增加了产生的热量。由此，类似于第一实施例，能够增加加到金属膜2上的热量，并使金属膜2的温度相对快地升高。因而，能够减少培育时间并减少移除金属膜2需要的时间。结果，提高了吞吐量。
这时，由于设定了高负荷和高旋转速率，可以显著地增加由施加到晶片表面的摩擦力而产生的热量，这可以有效地使抛光时的温度升高。
顺便提及，关于用高负荷和高旋转速率抛光步骤(S30)代替第一和第五实施例中的高负荷抛光步骤和高旋转速率抛光步骤的情形，说明了本实施例。然而，可以这样进行以使得用高负荷和高旋转速率抛光步骤(S30)代替第二到第四实施例中的高负荷抛光步骤(S30)。
根据本发明，可以提供一种制造半导体器件的方法和设备，其能够减少在过抛光时的培育时间。
很明显，本发明并不限于上述实施例，并且在不偏离本发明的范围和精神的前提下可以进行修改和变化。
Claims (21)
1.一种制造半导体器件的方法，包括：
(a)获得抛光目标的表面，其中暴露绝缘膜和金属膜；和
(b)抛光具有所述暴露的绝缘膜和所述暴露的金属膜的所述表面，
其中所述步骤(b)包括：
(b1)在高摩擦力的条件下抛光所述表面，和
(b2)在所述步骤(b1)之后，在比所述高摩擦力低的普通摩擦力条件下，抛光所述表面。
2.根据权利要求1的制造半导体器件的方法，其中所述步骤(b1)包括：
(b11)在高负荷下抛光所述表面；
其中所述步骤(b2)包括：
(b21)在所述步骤(b11)之后，在比所述高负荷低的普通负荷下，抛光所述表面。
3.根据权利要求1的制造半导体器件的方法，其中所述步骤(a)包括：
(a1)在形成于所述抛光目标上的绝缘膜中形成凹陷部分；
(a2)形成金属膜，以使得所述金属膜覆盖所述凹陷部分和所述绝缘膜，和
(a3)抛光所述金属膜，以暴露至少一部分所述绝缘膜。
4.根据权利要求1的制造半导体器件的方法，其中执行所述步骤(a)的抛光台与执行所述步骤(b)的抛光台不同。
5.根据权利要求1的制造半导体器件的方法，其中所述金属膜包括：
包含TiN层的阻挡层，和
形成在所述阻挡层上的钨膜层。
6.根据权利要求5的制造半导体器件的方法，其中所述阻挡层是包含TiN和Ti的叠层。
7.根据权利要求5的制造半导体器件的方法，其中所述步骤(a)包括：
(a4)移除所述钨膜层，和
(a5)移除所述阻挡层，
其中执行所述步骤(a4)的抛光台与执行所述步骤(a5)的抛光台不同。
8.根据权利要求1的制造半导体器件的方法，其中所述金属膜包括铜膜。
9.根据权利要求8的制造半导体器件的方法，其中所述金属膜进一步包括：包含Ta和TaN的叠层膜。
10.根据权利要求2的制造半导体器件的方法，其中所述步骤(b11)包括：
(b111)在第一高负荷下抛光所述表面，和
(b112)在所述步骤(b111)之后，在比所述第一高负荷低且比所述普通负荷高的第二负荷下，抛光所述表面。
11.根据权利要求1的制造半导体器件的方法，其中所述步骤(b)包括：
(b3)旋转上面粘贴有抛光垫的抛光台，并将所述抛光目标推向所述抛光垫，以抛光所述表面；
其中所述步骤(b1)包括：
(b12)以所述抛光台的高旋转速率，抛光所述表面；
其中所述步骤(b2)包括：
(b22)在所述步骤(b12)之后，以比所述高旋转速率低的所述抛光台的普通旋转速率，抛光所述表面。
12.根据权利要求11的制造半导体器件的方法，其中所述步骤(b12)包括：
(b121)以第一高旋转速率抛光所述表面，和
(b122)在所述步骤(b121)之后，以比所述第一高旋转速率低且比所述普通旋转速率高的第二高旋转速率，抛光所述表面。
13.根据权利要求1到12中任一项的制造半导体器件的方法，进一步包括：
(c)在所述步骤(b)之后，改变浆料并进行精研抛光，以精研所述表面。
14.根据权利要求1的制造半导体器件的方法，其中所述抛光目标是形成于半导体晶片上的膜。
15.根据权利要求1的制造半导体器件的方法，其中所述步骤(b)是通过CMP(化学机械抛光)方法执行的。
16.一种制造半导体器件的设备，包括：
抛光单元；和
控制器，其配置来控制所述抛光单元的操作；
其中所述抛光单元包括：
初始抛光台，其配置来用于对抛光目标抛光，和
过抛光台，其配置来用于进一步抛光已利用所述初始抛光台抛光了的所述抛光目标；
其中所述控制器控制所述抛光单元的所述操作，以使得通过利用所述初始抛光台抛光所述抛光目标，以暴露所述抛光目标上的绝缘膜和金属膜，以及使得在利用所述过抛光台抛光所述抛光目标时，早期阶段作用在所述抛光目标上的摩擦力比其余阶段的高。
17.根据权利要求16的制造半导体器件的设备，其中所述控制器控制所述抛光单元的所述操作，以使得在利用所述过抛光台抛光所述抛光目标时，所述早期阶段的抛光负荷比其余阶段的高。
18.根据权利要求16的制造半导体器件的设备，其中所述控制器控制所述抛光单元的所述操作，以使得在利用所述过抛光台抛光所述抛光目标时，所述早期阶段的所述过抛光台的旋转速率比其余阶段的高。
19.根据权利要求16的制造半导体器件的设备，其中所述抛光单元进一步包括：
精研抛光台，其配置来用于精研抛光，以精研通过用所述过抛光台抛光的所述抛光目标。
20.根据权利要求16的制造半导体器件的设备，其中所述抛光单元是CMP(化学机械抛光)设备。
21.根据权利要求16到20任一项的制造半导体器件的设备，其中所述初始抛光台包括：
钨膜移除台，其配置来移除包括于所述金属膜中的钨膜；和
阻挡层移除台，其配置来移除包括于所述金属膜中的阻挡层。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006238654 | 2006-09-04 | ||
| JP2006-238654 | 2006-09-04 | ||
| JP2006238654 | 2006-09-04 | ||
| JP2007220122A JP5015696B2 (ja) | 2006-09-04 | 2007-08-27 | 半導体装置の製造方法及び製造装置 |
| JP2007220122 | 2007-08-27 | ||
| JP2007-220122 | 2007-08-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101140857A true CN101140857A (zh) | 2008-03-12 |
| CN101140857B CN101140857B (zh) | 2012-07-18 |
Family
ID=39152287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101482533A Expired - Fee Related CN101140857B (zh) | 2006-09-04 | 2007-09-04 | 制造半导体器件的方法和设备 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8334210B2 (zh) |
| JP (1) | JP5015696B2 (zh) |
| KR (1) | KR100870205B1 (zh) |
| CN (1) | CN101140857B (zh) |
| TW (1) | TWI357102B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5149020B2 (ja) * | 2008-01-23 | 2013-02-20 | 株式会社ディスコ | ウエーハの研削方法 |
| JP5572979B2 (ja) * | 2009-03-30 | 2014-08-20 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2014011408A (ja) * | 2012-07-02 | 2014-01-20 | Toshiba Corp | 半導体装置の製造方法および研磨装置 |
| US9646894B2 (en) | 2013-03-15 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
| US9070644B2 (en) | 2013-03-15 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
| US9227294B2 (en) * | 2013-12-31 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Apparatus and method for chemical mechanical polishing |
| CN105631106B (zh) * | 2015-12-25 | 2018-11-20 | 北京航天微电科技有限公司 | 一种高频声表面波器件声电协同全波仿真方法 |
| US20240033878A1 (en) * | 2022-07-27 | 2024-02-01 | Applied Materials, Inc. | Minimizing substrate bow during polishing |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5340370A (en) * | 1993-11-03 | 1994-08-23 | Intel Corporation | Slurries for chemical mechanical polishing |
| KR19990048787A (ko) * | 1997-12-10 | 1999-07-05 | 김영환 | 반도체소자의 연마방법 |
| JP3206654B2 (ja) | 1998-12-03 | 2001-09-10 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR20010020818A (ko) | 1999-05-05 | 2001-03-15 | 조셉 제이. 스위니 | 마찰-기초 제어를 가진 화학 기계 연마 |
| US7041599B1 (en) * | 1999-12-21 | 2006-05-09 | Applied Materials Inc. | High through-put Cu CMP with significantly reduced erosion and dishing |
| US6790768B2 (en) * | 2001-07-11 | 2004-09-14 | Applied Materials Inc. | Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects |
| US7104869B2 (en) * | 2001-07-13 | 2006-09-12 | Applied Materials, Inc. | Barrier removal at low polish pressure |
| US6821881B2 (en) * | 2001-07-25 | 2004-11-23 | Applied Materials, Inc. | Method for chemical mechanical polishing of semiconductor substrates |
| JP2002198333A (ja) * | 2001-10-15 | 2002-07-12 | Hitachi Chem Co Ltd | 金属用研磨液及びそれを用いた基板の研磨方法 |
| JP2004296596A (ja) | 2003-03-26 | 2004-10-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6830504B1 (en) * | 2003-07-25 | 2004-12-14 | Taiwan Semiconductor Manufacturing Company | Barrier-slurry-free copper CMP process |
| US6946397B2 (en) * | 2003-11-17 | 2005-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chemical mechanical polishing process with reduced defects in a copper process |
| JP3897030B2 (ja) * | 2004-04-26 | 2007-03-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3904578B2 (ja) * | 2005-04-08 | 2007-04-11 | シャープ株式会社 | 半導体装置の製造方法 |
| US8129278B2 (en) * | 2005-11-14 | 2012-03-06 | United Microelectronics Corp. | Chemical mechanical polishing process |
| JP2007157841A (ja) * | 2005-12-01 | 2007-06-21 | Toshiba Corp | Ｃｍｐ用水系分散液、研磨方法、および半導体装置の製造方法 |
-
2007
- 2007-08-27 JP JP2007220122A patent/JP5015696B2/ja not_active Expired - Fee Related
- 2007-08-29 US US11/847,124 patent/US8334210B2/en not_active Expired - Fee Related
- 2007-08-31 KR KR1020070088449A patent/KR100870205B1/ko active IP Right Grant
- 2007-09-03 TW TW096132698A patent/TWI357102B/zh not_active IP Right Cessation
- 2007-09-04 CN CN2007101482533A patent/CN101140857B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008091883A (ja) | 2008-04-17 |
| TWI357102B (en) | 2012-01-21 |
| TW200823987A (en) | 2008-06-01 |
| JP5015696B2 (ja) | 2012-08-29 |
| CN101140857B (zh) | 2012-07-18 |
| KR100870205B1 (ko) | 2008-11-24 |
| KR20080021556A (ko) | 2008-03-07 |
| US8334210B2 (en) | 2012-12-18 |
| US20080057837A1 (en) | 2008-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101140857B (zh) | 制造半导体器件的方法和设备 | |
| TW200901308A (en) | Bevel clean device | |
| CN101352844A (zh) | 用于化学机械抛光的抛光垫及应用其的化学机械抛光方法 | |
| CN101456153A (zh) | 钨化学机械研磨方法及钨插塞的制造方法 | |
| DE102005004384A1 (de) | Verfahren zur Herstellung einer definierten Vertiefung in einer Damaszener-Struktur unter Verwendung eines CMP Prozesses und eine Damaszener-Struktur | |
| JP3033574B1 (ja) | 研磨方法 | |
| US6984582B2 (en) | Method of making semiconductor device by polishing with intermediate clean polishing | |
| CN101590615A (zh) | 钨化学机械研磨方法 | |
| CN101097859B (zh) | 闪速存储器件的栅极的形成方法 | |
| CN101728317A (zh) | 导电结构及焊盘的形成方法 | |
| US20070145012A1 (en) | Slurry and method for chemical-mechanical polishing | |
| US6746958B1 (en) | Method of controlling the duration of an endpoint polishing process in a multistage polishing process | |
| US20060226014A1 (en) | Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing | |
| CN102371534B (zh) | 晶圆表面的化学机械研磨方法 | |
| CN101065218B (zh) | Cmp工艺中的灵活冲洗步骤 | |
| CN109887880B (zh) | 一种半导体连接结构及其制作方法 | |
| US20040043611A1 (en) | Method of reducing a defect level after chemically mechanically polishing a copper-containing substrate by rinsing the substrate with an oxidizing solution | |
| US6395636B1 (en) | Methods for improved planarization post CMP processing | |
| KR100557916B1 (ko) | 금속막 화학적기계연마 방법 | |
| Pancharatnam et al. | Process Co-Optimization of CVD and CMP for Tungsten Metallization | |
| KR100881484B1 (ko) | 지역 영역간 패턴밀도 조절을 통한 금속 ｃｍｐ 공정의균일도 향상 방법 | |
| JP4209287B2 (ja) | 半導体装置の製造方法 | |
| CN1870244A (zh) | 一种在化学机械研磨中减少导体结构碟陷与侵蚀的方法 | |
| DeBear et al. | Spin-etch planarization for dual damascene interconnect structures | |
| Gupta et al. | The Copper Damascene Process and Chemical Mechanical Polishing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120718 Termination date: 20140904 |
|
| EXPY | Termination of patent right or utility model |