KR100881484B1 - 지역 영역간 패턴밀도 조절을 통한 금속 cmp 공정의균일도 향상 방법 - Google Patents

지역 영역간 패턴밀도 조절을 통한 금속 cmp 공정의균일도 향상 방법 Download PDF

Info

Publication number
KR100881484B1
KR100881484B1 KR1020060083903A KR20060083903A KR100881484B1 KR 100881484 B1 KR100881484 B1 KR 100881484B1 KR 1020060083903 A KR1020060083903 A KR 1020060083903A KR 20060083903 A KR20060083903 A KR 20060083903A KR 100881484 B1 KR100881484 B1 KR 100881484B1
Authority
KR
South Korea
Prior art keywords
pattern density
regions
region
uniformity
metal
Prior art date
Application number
KR1020060083903A
Other languages
English (en)
Other versions
KR20080020413A (ko
Inventor
정영석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060083903A priority Critical patent/KR100881484B1/ko
Publication of KR20080020413A publication Critical patent/KR20080020413A/ko
Application granted granted Critical
Publication of KR100881484B1 publication Critical patent/KR100881484B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers

Abstract

본 발명은 지역 영역간 패턴밀도 조절을 통한 금속 CMP 공정의 균일도 향상 방법에 관한 것이다.
본 발명은, 금속 CMP 공정의 실시전에 금속물질 및 층간절연막상에 서로 다른 크기를 갖는 두 종류 이상의 더미패턴을 삽입하는 제 1 단계; 일정면적을 갖는 영역씩 스캔하여 각 지역 영역별 패턴밀도를 전체적으로 구하는 제 2 단계; 구해진 인접 지역 영역간의 패턴밀도 편차가 소정 % 이상으로 큰 차이가 나는 지역을 확인하는 제 3 단계; 큰 차이가 나는 지역에 삽입된 두 종류 이상의 상기 더미패턴을 첨가 또는 제거하여 인접 지역 영역간의 패턴밀도 편차를 감소시키는 제 4 단계를 포함하게 된다.
따라서, 이웃하는 지역 영역간의 패턴밀도 편차를 감소시키는 것에 의해 이후 금속 CMP 공정에서의 연마 균일도를 확보할 수 있게 되므로, 제조되는 반도체 소자의 특성을 대폭 향상시킬 수 있는 효과가 있게 된다.
CMP, 균일도, 디싱, 이로젼, 패턴밀도, 더미, 금속, 배선, 반도체, 소자

Description

지역 영역간 패턴밀도 조절을 통한 금속 CMP 공정의 균일도 향상 방법{CMP UNIFORMITY IMPROVEMENT METHOD BY USE OF LOCAL DENSITY CONTROL}
도 1은 종래에 콘택홀에 금속물질 매립후 금속 CMP(화학적 기계적 연마)하는 공정을 설명하는 도면,
도 2는 종래에 금속 CMP에 따라 발생되는 디싱 및 이로전 현상을 설명하는 도면,
도 3은 본 발명에 따라 서로 다른 크기를 갖는 두 종류의 더미패턴을 보여주는 도면,
도 4는 본 발명에 따라 지역 영역간 패턴밀도 편차를 감소시키기 위해 스캔 영역(scan area)을 설정하는 방법을 설명하는 도면이다.
본 발명은 지역 영역간 패턴밀도 조절을 통한 금속 CMP 공정의 균일도 향상 방법에 관한 것으로서, 더욱 상세하게는 서로 다른 크기를 갖는 두 종류의 이상의 더미패턴을 이용하여 지역 영역간 패턴밀도를 보다 정확하게 균일화시킴으로써 이후 금속 CMP 공정에 따른 균일도가 대폭 향상되도록 하게 되는 지역 영역간 패턴밀 도 조절을 통한 금속 CMP 공정의 균일도 향상 방법에 관한 것이다.
일반적으로, 반도체 소자의 평탄화를 위한 화학적 기계적 연마(CMP ; Chemical Mechanical Polishing) 공정은 소자의 사이즈 감소 및 집적도의 증가에 따라 필수적으로 사용되는 반도체 공정중의 하나로서, 웨이퍼 전면에 대한 광역 평탄화를 수행하여 후속 포토 리소그래피(photo-lithography) 공정의 마진(margin)을 확보하게 된다.
특히, CMP 공정은 반도체 제조 과정에서 다양하게 사용되는데, 일 예로서, 콘택 플러그(contact plug)를 형성하기 위하여 콘택홀(contact hole)에 구리(Cu)와 같은 금속물질을 매립한 후에, 그 상부면을 평탄화하기 위해 금속물질과 산화절연막의 선택비가 큰 슬러리(slurry)를 이용하여 산화절연막 표면에 금속 잔류물이 남지 않도록 도 1에 도시한 바와 같은 금속 CMP 공정이 수행되게 된다.
그러나, 이와 같이 금속물질과 산화절연막의 이종 물질에 대해 평탄화를 실시하게 됨에 따라 도 2에 나타낸 바와 같이, 불가피하게 디싱(dishing) 현상 및 이로전(erosion) 현상이 발생되게 된다.
이와 같은 디싱 및 이로전 현상에 따른 금속 CMP 공정의 균일도(uniformity) 저하는 금속배선의 두께에 변화를 야기함으로써, 결과적으로 Rs값 변화를 초래하여, 제조되는 반도체 소자의 특성을 대폭 저하시키게 된다.
전술한 디싱 및 이로전 현상은 금속배선의 패턴밀도(pattern density)에 큰 영향을 받아 발생되게 되는데, 전체적인 모든 칩(chip)내에서의 패턴밀도의 요소도 그 발생에 중요한 영향을 미치게 되나 무엇보다도 직접 인접하는 지역 영역간 패턴 밀도의 편차가 더욱 중요한 영향을 미치게 된다.
그러나, 현재에는 금속배선의 패턴밀도를 보상하기 위해 별도로 더미패턴(dummy pattern)을 삽입하여 이용하되, 삽입되는 더미패턴이 지역 영역간의 패턴밀도의 편차를 전혀 고려하지 않고 일률적으로 동일한 크기를 갖는 것들을 이용하고 있어, 여전히 금속 CMP 공정에 따른 디싱 및 이로전 현상의 발생으로 제조되는 반도체 소자의 특성을 대폭 저하시키고 있는 실정이다.
본 발명은 상기와 같은 제반 문제점을 해결하기 위하여 창안된 것으로서, 서로 다른 크기를 갖는 두 종류 이상의 더미패턴을 이용하여 인접 지역 영역간의 패턴밀도의 편차를 더욱 정밀하게 보상함으로써 이후 금속 CMP 공정에 따른 균일도를 확보하게 되는 지역 영역간 패턴밀도 조절을 통한 금속 CMP 공정의 균일도 향상 방법을 제공하는데 그 목적이 있다.
본 발명의 상기 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
상술한 목적을 달성하기 위한 본 발명의 지역 영역간 패턴밀도 조절을 통한 금속 CMP 공정의 균일도 향상 방법은, 금속 CMP 공정의 실시전에 금속물질 및 층간절연막상에 서로 다른 크기를 갖는 두 종류 이상의 더미패턴을 삽입하는 제 1 단계; 일정면적을 갖는 영역씩 스캔하여 각 지역 영역별 패턴밀도를 전체적으로 구하 는 제 2 단계; 구해진 인접 지역 영역간의 패턴밀도 편차가 소정 % 이상으로 큰 차이가 나는 지역을 확인하는 제 3 단계; 큰 차이가 나는 지역에 삽입된 두 종류 이상의 상기 더미패턴을 첨가 또는 제거하여 인접 지역 영역간의 패턴밀도 편차를 감소시키는 제 4 단계를 포함하게 된다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
금속 CMP 공정은 콘택 플러그(contact plug)를 형성하기 위해 산화절연막의 사이에 형성되는 콘택홀(contact hole)에 구리(Cu)와 같은 금속물질을 매립한 후에 그 상부면을 평탄화하는 공정이다.
이때, 금속물질과 산화절연막의 이종재료에 대해 연마하게 됨에 따라 도 2에 나타낸 바와 같은 디싱(dishing) 및 이로전(erosion) 현상이 필수 불가결하게 발생되게 되며, 이러한 디싱 및 이로전 현상은 금속배선의 두께에 변화를 야기하여 결과적으로 Rs값 변화를 초래하게 됨으로써 제조되는 반도체 소자의 특성을 대폭 저하시키게 된다.
이에, 디싱 및 이로전 현상의 발생을 방지하여 금속 CMP 공정에서의 균일도(uniformity)를 확보하는 것에 의해 제조되는 반도체 소자의 특성을 향상시킬 필요가 있게 되는데, 전술한 디싱 및 이로전 현상은 무엇보다도 모든 칩(whole chip)내에서의 인접 지역 영역간 패턴밀도의 편차에 크게 영향받아 발생되게 된다.
따라서, 본 발명에서는 인접 지역 영역간 패턴밀도의 편차를 줄이는 방법을 통해 금속 CMP 공정의 균일도가 확보되도록 하게 되며, 이하 그 방법에 대해 설명 한다.
먼저, 금속 CMP 공정 실시전에 도 2에 예시적으로 나타낸 바와 같이, 서로 다른 크기를 갖는 두 종류 이상의 더미패턴을 삽입한다.
그 후, 도 3에 나타낸 바와 같이, 일정면적(예컨대, 20㎛×20㎛)을 갖는 영역씩 스캔하여 각 지역 영역별 패턴밀도를 전체적으로 구한다.
다음으로, 구해진 인접 지역 영역간의 패턴밀도 편차가 소정 %(예컨대, 10~30%) 이상으로 큰 차이가 나는 지역을 확인하고 표시한다.
마지막으로, 이렇게 큰 차이가 나는 지역에 삽입된 두 종류 이상의 더미패턴을 첨가 또는 제거하여 인접 지역 영역간의 패턴밀도 편차가 감소되도록 한다.
물론, 이어서 보다 패턴밀도 편차를 감소시키고자 하는 경우에는 위에서 설정한 일정면적보다 보다 작은 면적(예컨대, 10㎛×10㎛)씩에 대해 이상의 과정을 반복하게 된다.
이로써, 이웃하는 지역 영역간의 패턴밀도 편차를 감소시키는 것에 의해 이후 CMP 공정에서의 연마 균일도를 확보할 수 있게 되고, 따라서 제조되는 반도체 소자의 특성을 대폭 향상시킬 수 있게 되는 것이다.
이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정과 변경을 가할 수 있음을 인지해야 한다.
본 발명에 따르면, 이웃하는 지역 영역간의 패턴밀도 편차를 감소시키는 것 에 의해 이후 금속 CMP 공정에서의 연마 균일도를 확보할 수 있게 되므로, 제조되는 반도체 소자의 특성을 대폭 향상시킬 수 있는 효과가 달성될 수 있다.

Claims (2)

  1. 금속 CMP 공정의 실시전에 금속물질 및 층간절연막상에 서로 다른 크기를 갖는 두 종류 이상의 더미패턴을 삽입하는 제 1 단계;
    일정면적을 갖는 영역씩 스캔하여 각 지역 영역별 패턴밀도를 전체적으로 구하는 제 2 단계;
    구해진 인접 지역 영역별 패턴밀도 중, 인접하는 지역 영역간의 패턴밀도 편차가 10-30 % 이상으로 큰 차이가 나는 지역을 확인하는 제 3 단계;
    큰 차이가 나는 지역에 삽입된 두 종류 이상의 상기 더미패턴을 첨가 또는 제거하여 인접 지역 영역간의 패턴밀도 편차를 감소시키는 제 4 단계를 포함하는 지역 영역간 패턴밀도 조절을 통한 화학적 기계적 연마 공정의 균일도 향상 방법.
  2. 제 1 항에 있어서,
    팬턴 밀도 편차를 보다 감소시키고자 하는 경우, 상기 일정면적보다 작은 면적에 대해 상기 제 2 단계 내지 상기 제 4 단계를 실행하는 것을 특징으로 하는 지역 영역간 패턴밀도 조절을 통한 화학적 기계적 연마 공정의 균일도 향상 방법.
KR1020060083903A 2006-08-31 2006-08-31 지역 영역간 패턴밀도 조절을 통한 금속 cmp 공정의균일도 향상 방법 KR100881484B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083903A KR100881484B1 (ko) 2006-08-31 2006-08-31 지역 영역간 패턴밀도 조절을 통한 금속 cmp 공정의균일도 향상 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083903A KR100881484B1 (ko) 2006-08-31 2006-08-31 지역 영역간 패턴밀도 조절을 통한 금속 cmp 공정의균일도 향상 방법

Publications (2)

Publication Number Publication Date
KR20080020413A KR20080020413A (ko) 2008-03-05
KR100881484B1 true KR100881484B1 (ko) 2009-02-05

Family

ID=39395440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083903A KR100881484B1 (ko) 2006-08-31 2006-08-31 지역 영역간 패턴밀도 조절을 통한 금속 cmp 공정의균일도 향상 방법

Country Status (1)

Country Link
KR (1) KR100881484B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11765880B2 (en) 2020-10-14 2023-09-19 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000037768A (ko) * 1998-12-02 2000-07-05 윤종용 다마신 금속배선 및 그 형성방법
KR20020052960A (ko) * 2000-12-26 2002-07-04 가네꼬 히사시 반도체장치의 제조방법 및 반도체장치의 설계방법
KR20030092520A (ko) * 2002-05-30 2003-12-06 주식회사 하이닉스반도체 반도체 소자의 배선 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000037768A (ko) * 1998-12-02 2000-07-05 윤종용 다마신 금속배선 및 그 형성방법
KR20020052960A (ko) * 2000-12-26 2002-07-04 가네꼬 히사시 반도체장치의 제조방법 및 반도체장치의 설계방법
KR20030092520A (ko) * 2002-05-30 2003-12-06 주식회사 하이닉스반도체 반도체 소자의 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11765880B2 (en) 2020-10-14 2023-09-19 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20080020413A (ko) 2008-03-05

Similar Documents

Publication Publication Date Title
US10504846B2 (en) Semiconductor device
KR100750409B1 (ko) 게이트 층을 더미 충진 패턴으로 충진하는 방법 및 게이트 층 내의 더미 충진 위치를 식별하는 자동화된 방법
CN1897247B (zh) 半导体元件的制造方法
KR100383504B1 (ko) 반도체 장치 및 그 제조 방법
US8756560B2 (en) Method for designing dummy pattern, exposure mask, semiconductor device, method for semiconductor device, and storage medium
KR100881484B1 (ko) 지역 영역간 패턴밀도 조절을 통한 금속 cmp 공정의균일도 향상 방법
US6854095B2 (en) Designing method and a manufacturing method of an electronic device
US20090079095A1 (en) Semiconductor wafer, semiconductor chip cut from the semiconductor wafer, and method of manufacturing semiconductor wafer
US6759345B2 (en) Method of manufacturing a semiconductor device including etching of a peripheral area before chemical-mechanical polishing
KR100676606B1 (ko) Cmp 공정을 위한 더미 패턴을 형성하는 방법
KR20030092520A (ko) 반도체 소자의 배선 형성 방법
JP2005072403A (ja) 半導体装置および半導体装置の製造方法
KR100681679B1 (ko) 반도체 소자 제조 방법
KR100799068B1 (ko) 반도체 소자 제조 방법
CN104851838A (zh) 一种半导体器件表面厚度均一化方法
KR100850066B1 (ko) 패턴 밀도 제어 방법
CN108231599A (zh) 改善晶片表面平坦均匀性的方法
KR100967202B1 (ko) 반도체소자의 금속패드
US20140349440A1 (en) Planarization method
KR100675874B1 (ko) 반도체장치의 층간절연막 평탄화방법
KR100635872B1 (ko) 반도체소자의 금속배선 형성방법
KR100960887B1 (ko) 반도체 소자의 마스크 제조 방법
KR100800667B1 (ko) 반도체 소자 제조 방법
KR100587601B1 (ko) 반도체소자의 평탄화방법
TW548735B (en) Dummy pattern for application on CMP process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee