KR100850066B1 - 패턴 밀도 제어 방법 - Google Patents

패턴 밀도 제어 방법 Download PDF

Info

Publication number
KR100850066B1
KR100850066B1 KR1020060134538A KR20060134538A KR100850066B1 KR 100850066 B1 KR100850066 B1 KR 100850066B1 KR 1020060134538 A KR1020060134538 A KR 1020060134538A KR 20060134538 A KR20060134538 A KR 20060134538A KR 100850066 B1 KR100850066 B1 KR 100850066B1
Authority
KR
South Korea
Prior art keywords
area
pattern
target area
pattern density
scan
Prior art date
Application number
KR1020060134538A
Other languages
English (en)
Other versions
KR20080060452A (ko
Inventor
정영석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060134538A priority Critical patent/KR100850066B1/ko
Publication of KR20080060452A publication Critical patent/KR20080060452A/ko
Application granted granted Critical
Publication of KR100850066B1 publication Critical patent/KR100850066B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명에 따른 패턴 밀도 제어 방법은, 화학적 기계적 연마 공정을 진행하기 위한 웨이퍼 전체 영역을 n×n 스캔 영역으로 설정하는 단계와, 각 스캔 영역에 더미 패턴을 삽입하는 단계와, 각 스캔 영역을 스캐닝하여 각 스캔 영역에 대한 패턴 밀도를 산출하는 단계와, 각 스캔 영역을 순차적으로 타켓 영역으로 설정한 후 타켓 영역의 주변 영역들에 대한 패턴 밀도의 평균값을 산출하는 단계와, 산출된 평균값을 토대로 타켓 영역에 삽입된 더미 패턴의 수를 변경시키거나 타켓 영역에 삽입된 더미 패턴의 크기를 변경시켜 타켓 영역의 패턴 밀도를 조절하는 단계를 포함한다.
이와 같이, 본 발명은 웨이퍼 칩 전체 영역의 패턴 밀도를 균일하게 하여 금속 배선을 형성하기 위한 화학적 기계적 연마 공정에서 발생되는 디싱 및 침식 등을 방지하여 반도체 소자의 특성을 향상시킬 수 있을 뿐만 아니라 반도체 수율을 향상시킬 수 있다.
반도체, 패턴 밀도, CMP, 더미 패턴

Description

패턴 밀도 제어 방법{METHOD FOR CONTROLLING A PATTERN DENSITY}
도 1은 지역간 패턴 밀도의 차이에 따른 금속 배선 형성 시 화학적 기계적 연마 공정 후 디싱 및 침식량을 도시한 도면이며,
도 2는 지역간 패턴 밀도 차이에 의한 디싱 및 침식양의 차이에 따라 후속 공정에서의 구리 잔존량을 설명하기 위한 도면이며,
도 3은 본 발명의 일 실시 예에 따른 패턴 밀도 제어 과정을 도시한 흐름도이며,
도 4는 본 발명에 적용될 웨이퍼 칩 영역을 도시한 도면이며,
도 5는 본 발명의 다른 실시 예에 따른 패턴 밀도 제어 과정을 도시한 흐름도이다.
본 발명은 반도체 제조 방법에 관한 것으로, 특히 화학적 기계적 연마 공정 시 패턴 밀도에 따른 공정의 불안정함을 해소하기 위한 패턴 밀도 제어 방법에 관한 것이다.
반도체 기술의 비역적인 발전에 따라 손톱 만한 칩 크기에 십억 개 이상의 회로 소자가 집적되고 있으며, 소자의 동작 속도 또한 기하급수적으로 증가하고 있다. 반도체 소자가 나날이 고집적화, 고속화되면서 칩의 구조적, 재료적 특면에서도 많은 변화가 일어나고 있다. 그러한 예로, 구조적 측면에서는 금속 배선층이 증가하고 있으며, 소자 분리막으로 얕은 트렌치 분리(STI) 기술이 사용되고 있다. 또한 재료적 측면에서는 금속 배선과 층간 절연막의 소재로 각각 구리와 저유전율 물질이 사용되고 있다.
구리를 배선 물질로 사용하는 기술은 구리의 낮은 식각률 때문에 다마신 이라는 새로운 공법을 적용하고 있다. 이러한 공정에서는 화학적 기계적 연마 공정이 반드시 필요로 하는데, 이러한 연마 공정은 피 연마막의 패턴 밀도에 민감하게 영향을 받는다. 즉, 주변보다 패턴 밀도가 낮은 지역의 피연마막은 상대적으로 과도하게 연마가 이루어져 디싱(dishing), 침식(erosion) 등의 현상이 나타난다. 이러한 현상은 후속공정의 상층부에도 계속 영향을 주기 때문에 심각한 문제로 대두되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술의 문제점을 설명한다.
도 1에 도시된 바와 같이, 금속 배선을 형성하기 위한 연마 공정에 있어서 지역간 밀도 차이가 금속 배선의 신뢰성에 가장 큰 영향을 미치게 된다. 즉, 패턴 밀도가 낮은 지역(A)과 패턴 밀도가 높은 밀도가 높은 지역(B) 간에는, 도 1에 도시된 바와 같이, 밀도 차이로 인하여 연마 공정 후 디싱과 침식량의 차이가 난다.
또한, 도 2에 도시된 바와 같이, 지역간 밀도 차이로 인해 화학적 기계적 연 마 공정에서 많은 양의 디싱과 침식이 발생되면, 이로 인하여 금속 배선 물질, 예컨대 구리가 잔류물들이 후속 공정에서의 상층부에 남게 되어, 반도체 소자의 결함을 유발시켜 신뢰성을 떨어뜨리는 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 각 스캔 영역에 더미 패턴을 삽입한 후 각 스캔 영역을 순차적으로 타켓 영역으로 설정한 후 타켓 영역의 주변 영역들의 패턴 밀도값에 대한 평균값을 토대로 타켓 영역에 삽입된 더미 패턴을 조절함으로서, 웨이퍼 칩 전체 영역의 패턴 밀도를 균일하게 하여 금속 배선을 형성하기 위한 화학적 기계적 연마 공정에서 발생되는 디싱 및 침식 등을 방지할 수 있는 패턴 밀도 제어 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은, 각 스캔 영역의 패턴 밀도를 산출하고, 각 스캔 영역을 순차적으로 타켓 영역으로 설정한 후 타켓 영역의 주변 영역들의 패턴 밀도값에 대한 평균값을 토대로 타켓 영역에 삽입될 더미 패턴을 조절함으로서, 웨이퍼 칩 전체 영역의 패턴 밀도를 균일하게 하여 금속 배선을 형성하기 위한 화학적 기계적 연마 공정에서 발생되는 디싱 및 침식 등을 방지할 수 있는 패턴 밀도 제어 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은, (a) 화학적 기계적 연마 공정을 진행하기 위한 웨이퍼 전체 영역을 n×n 스캔 영역으로 설정하는 단계와, (b) 상기 각 스캔 영역에 더미 패턴을 삽입하는 단계와, (c) 상기 각 스캔 영역을 스캐닝하여 상기 각 스캔 영역에 대한 패턴 밀도를 산출하는 단계와, (d) 상기 각 스캔 영역을 순차적으로 타켓 영역으로 설정한 후 상기 타켓 영역의 주변 영역들에 대한 패턴 밀도의 평균값을 산출하는 단계와, (e) 상기 산출된 평균값을 토대로 상기 타켓 영역에 삽입된 더미 패턴의 수를 변경시키거나 상기 타켓 영역에 삽입된 더미 패턴의 크기를 변경시켜 상기 타켓 영역의 패턴 밀도를 조절하는 단계를 포함한다.
삭제
상기와 같은 다른 목적을 달성하기 위하여 본 발명은, (a) 화학적 기계적 연마 공정을 진행하기 위한 웨이퍼 전체 영역을 n×n 스캔 영역으로 설정하는 단계와, (b) 상기 각 스캔 영역을 스캐닝하여 상기 각 스캔 영역에 대한 패턴 밀도를 산출하는 단계와, (c) 상기 각 스캔 영역을 순차적으로 타켓 영역으로 설정한 후 상기 타켓 영역의 주변 영역들에 대한 패턴 밀도의 평균값을 산출하는 단계와, (d) 상기 산출된 평균값을 토대로 상기 타켓 영역에 삽입될 더미 패턴의 크기를 설정한 후 상기 설정된 크기를 갖는 더미 패턴을 상기 타켓 영역에 삽입하여 상기 타켓 영역의 패턴 밀도를 조절하는 단계를 포함한다.
여기서, 상기 타켓 영역의 패턴 밀도를 조절하는 단계는, 상기 산출된 평균값을 토대로 상기 타켓 영역에 삽입될 더미 패턴의 수를 설정한 후 상기 설정된 수만큼 더미 패턴을 상기 타켓 영역에 삽입하여 상기 타켓 영역의 패턴 밀도를 조절하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명한다.
도 3은 본 발명의 일 실시 예에 따른 패턴 밀도 제어 과정을 도시한 흐름도이고, 도 4는 본 발명에 적용될 웨이퍼 칩 영역을 도시한 도면이다.
도 3 및 도 4에 도시된 바와 같이, 먼저 웨이퍼 칩의 전체 영역을 nㅧn 스캔 영역으로 분할함으로서, n×n 개의 스캔 영역을 설정한다(S300). 여기서 사용되는 스캔 영역의 크기, 예컨대 스캔 영역의 X, Y값을 작게 하면 할수록 영역간 패턴 밀도 차이를 감소시킬 수 있으나, 더미 패턴의 사이즈와 더미 패턴을 삽입하기 위한 공정 효율을 위해 각 스캔 영역의 크기(X×Y)는 5×5㎛∼10×10㎛ 범위가 바람직하다.
웨이퍼 칩의 각 스캔 영역에는 금속 배선을 형성하기 위한 금속 물질이 형성되어 있으며, 본 발명의 과정을 통해 화학적 기계적 연마 공정을 형성하기 전 단계의 웨이퍼 칩이다.
그런 다음, 각 스캔 영역에 일정 간격으로 더미 패턴을 삽입한 후(S302), 각 스캔 영역별로 스캐닝을 실시하여 각 스캔 영역의 패턴 밀도값을 구한다(S304).
그리고 나서, 스캔 영역들 중 어느 한 영역을 타켓 영역으로 설정하고(S306), 타켓 영역을 기준으로 하여 타켓 영역의 주변 영역들에 대한 패턴 밀도의 평균값을 산출한다(S308).
주변 영역들의 패턴 밀도의 평균값을 토대로 타켓 영역에 대한 패턴 밀도를 절하는데, 그 방법으로는 타켓 영역에 삽입된 더미 패턴을 조절하여 타켓 영역의 패턴 밀도를 조절한다(S310). 여기서, 더미 패턴의 조절 방법으로는 더미 패턴의 개수를 조절하거나 더미 패턴의 크기를 조절하는 방법 등을 들 수 있다.
즉, 도 4에 도시된 바와 같이, 스캔 영역 중 E의 영역을 타켓 영역으로 설정한 경우 그 주변 영역인 A, B, C, D, F, G, H, I 영역의 패턴 밀도값들에 대한 평균값을 토대로 타켓 영역의 패턴 밀도를 산출하며, 산출된 패턴 밀도를 근거하여 타켓 영역(E)에 삽입된 더미 패턴을 조절한다.
상기와 같은 과정에서 각 스캔 영역에 일정한 더미 패턴을 삽입한 후 각 스캔 영역을 순차적으로 타켓 영역으로 설정하고, 타켓 영역을 기준으로 하여 주변 영역들의 패턴 밀도에 대한 평균값을 토대로 타켓 영역의 더미 패턴을 조절함으로서, 각 스캔 영역간의 패턴 밀도 차이를 최소화시킬 수 있다.
본 발명의 일 실시 예에 따르면, 각 스캔 영역에 더미 패턴을 삽입한 후 각 스캔 영역을 순차적으로 타켓 영역으로 설정한 후 타켓 영역의 주변 영역들의 패턴 밀도값에 대한 평균값을 토대로 타켓 영역에 삽입된 더미 패턴을 조절함으로서, 웨이퍼 칩 전체 영역의 패턴 밀도를 균일하게 하여 금속 배선을 형성하기 위한 화학적 기계적 연마 공정에서 발생되는 디싱 및 침식 등을 방지할 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 패턴 밀도 제어 과정을 도시한 흐름도이다.
먼저, 도 4 및 도 5에 도시된 바와 같이, 웨이퍼 칩의 전체 영역을 n×n 스캔 영역으로 분할함으로서, n×n 개의 스캔 영역을 설정한다(S500). 여기서 사용되는 스캔 영역의 크기, 예컨대 스캔 영역의 X, Y값을 작게 하면 할수록 영역간 패턴 밀도 차이를 감소시킬 수 있으나, 더미 패턴의 사이즈와 더미 패턴을 삽입하기 위한 공정 효율을 위해 각 스캔 영역의 크기(X×Y)는 5×5㎛∼10×10㎛ 범위가 바람직하다.
그런 다음, 각 스캔 영역별로 스캐닝을 실시하여 각 스캔 영역의 패턴 밀도값을 구한다(S502).
이후, 스캔 영역들 중 어느 한 영역을 타켓 영역으로 설정하고(S504), 설정된 을 타켓 영역을 기준으로 하여 주변 영역들에 대한 패턴 밀도의 평균값을 산출한다(S506).
그리고 나서, 산출된 주변 영역들에 대한 평균값을 토대로 타켓 영역에 삽입될 더미 패턴의 수 또는 크기를 결정한 후 결정된 수 또는 크기에 따른 더미 패턴을 타켓 영역에 삽입한다(S508).
상기와 같은 과정에서 각 스캔 영역을 순차적으로 타켓 영역으로 설정하고, 타켓 영역을 기준으로 하여 주변 영역들의 패턴 밀도에 대한 평균값을 토대로 타켓 영역의 삽입될 더미 패턴을 조절함으로서, 각 스캔 영역간의 패턴 밀도 차이를 최소화시킬 수 있다.
본 발명의 다른 실시 예에 따르면, 각 스캔 영역의 패턴 밀도를 산출하고, 각 스캔 영역을 순차적으로 타켓 영역으로 설정한 후 타켓 영역의 주변 영역들의 패턴 밀도값에 대한 평균값을 토대로 타켓 영역에 삽입될 더미 패턴을 조절함으로서, 웨이퍼 칩 전체 영역의 패턴 밀도를 균일하게 하여 금속 배선을 형성하기 위한 화학적 기계적 연마 공정에서 발생되는 디싱 및 침식 등을 방지할 수 있다.
본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위 에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위내에 있게 된다.
이상 설명한 바와 같이, 본 발명은 각 스캔 영역에 더미 패턴을 삽입한 후 각 스캔 영역을 순차적으로 타켓 영역으로 설정한 후 타켓 영역의 주변 영역들의 패턴 밀도값에 대한 평균값을 토대로 타켓 영역에 삽입된 더미 패턴을 조절함으로서, 웨이퍼 칩 전체 영역의 패턴 밀도를 균일하게 하여 금속 배선을 형성하기 위한 화학적 기계적 연마 공정에서 발생되는 디싱 및 침식 등을 방지하여 반도체 제조 공정 중 화학적 기계적 연마 공정 특성을 향상시킬 수 있을 뿐만 아니라 반도체 수율을 향상시킬 수 있다.
또한, 본 발명은 각 스캔 영역의 패턴 밀도를 산출하고, 각 스캔 영역을 순차적으로 타켓 영역으로 설정한 후 타켓 영역의 주변 영역들의 패턴 밀도값에 대한 평균값을 토대로 타켓 영역에 삽입될 더미 패턴을 조절함으로서, 웨이퍼 칩 전체 영역의 패턴 밀도를 균일하게 하여 금속 배선을 형성하기 위한 화학적 기계적 연마 공정에서 발생되는 디싱 및 침식 등을 방지하여 반도체 제조 공정 중 화학적 기계적 연마 공정 특성을 향상시킬 수 있을 뿐만 아니라 반도체 수율을 향상시킬 수 있다.

Claims (5)

  1. 삭제
  2. (a) 화학적 기계적 연마 공정을 진행하기 위한 웨이퍼 전체 영역을 n×n 스캔 영역으로 설정하는 단계와,
    (b) 상기 각 스캔 영역에 더미 패턴을 삽입하는 단계와,
    (c) 상기 각 스캔 영역을 스캐닝하여 상기 각 스캔 영역에 대한 패턴 밀도를 산출하는 단계와,
    (d) 상기 각 스캔 영역을 순차적으로 타켓 영역으로 설정한 후 상기 타켓 영역의 주변 영역들에 대한 패턴 밀도의 평균값을 산출하는 단계와,
    (e) 상기 산출된 평균값을 토대로 상기 타켓 영역에 삽입된 더미 패턴의 수를 변경시키거나 상기 타켓 영역에 삽입된 더미 패턴의 크기를 변경시켜 상기 타켓 영역의 패턴 밀도를 조절하는 단계
    를 포함하는 패턴 밀도 제어 방법.
  3. 삭제
  4. (a) 화학적 기계적 연마 공정을 진행하기 위한 웨이퍼 전체 영역을 n×n 스캔 영역으로 설정하는 단계와,
    (b) 상기 각 스캔 영역을 스캐닝하여 상기 각 스캔 영역에 대한 패턴 밀도를 산출하는 단계와,
    (c) 상기 각 스캔 영역을 순차적으로 타켓 영역으로 설정한 후 상기 타켓 영역의 주변 영역들에 대한 패턴 밀도의 평균값을 산출하는 단계와,
    (d) 상기 산출된 평균값을 토대로 상기 타켓 영역에 삽입될 더미 패턴의 크기를 설정한 후 상기 설정된 크기를 갖는 더미 패턴을 상기 타켓 영역에 삽입하여 상기 타켓 영역의 패턴 밀도를 조절하는 단계
    를 포함하는 패턴 밀도 제어 방법.
  5. 제 4 항에 있어서,
    상기 타켓 영역의 패턴 밀도를 조절하는 단계는,
    상기 산출된 평균값을 토대로 상기 타켓 영역에 삽입될 더미 패턴의 수를 설정한 후 상기 설정된 수만큼 더미 패턴을 상기 타켓 영역에 삽입하여 상기 타켓 영역의 패턴 밀도를 조절하는 것을 특징으로 하는 패턴 밀도 제어 방법.
KR1020060134538A 2006-12-27 2006-12-27 패턴 밀도 제어 방법 KR100850066B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134538A KR100850066B1 (ko) 2006-12-27 2006-12-27 패턴 밀도 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134538A KR100850066B1 (ko) 2006-12-27 2006-12-27 패턴 밀도 제어 방법

Publications (2)

Publication Number Publication Date
KR20080060452A KR20080060452A (ko) 2008-07-02
KR100850066B1 true KR100850066B1 (ko) 2008-08-04

Family

ID=39812974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134538A KR100850066B1 (ko) 2006-12-27 2006-12-27 패턴 밀도 제어 방법

Country Status (1)

Country Link
KR (1) KR100850066B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970012976A (ko) * 1995-08-30 1997-03-29 김주용 반도체 소자의 셀 영역과 주변 영역 패턴의 현상률 차이 조정방법
KR19990067786A (ko) * 1998-01-15 1999-08-25 포만 제프리 엘 알루미늄의 화학적 폴리싱을 위한 유사 패턴
KR20030092520A (ko) * 2002-05-30 2003-12-06 주식회사 하이닉스반도체 반도체 소자의 배선 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970012976A (ko) * 1995-08-30 1997-03-29 김주용 반도체 소자의 셀 영역과 주변 영역 패턴의 현상률 차이 조정방법
KR19990067786A (ko) * 1998-01-15 1999-08-25 포만 제프리 엘 알루미늄의 화학적 폴리싱을 위한 유사 패턴
KR20030092520A (ko) * 2002-05-30 2003-12-06 주식회사 하이닉스반도체 반도체 소자의 배선 형성 방법

Also Published As

Publication number Publication date
KR20080060452A (ko) 2008-07-02

Similar Documents

Publication Publication Date Title
KR100750409B1 (ko) 게이트 층을 더미 충진 패턴으로 충진하는 방법 및 게이트 층 내의 더미 충진 위치를 식별하는 자동화된 방법
US10474027B2 (en) Method for forming an aligned mask
US7061068B2 (en) Shallow trench isolation structures having uniform and smooth topography
KR100850066B1 (ko) 패턴 밀도 제어 방법
JP2007201481A (ja) 半導体装置及びその製造方法
US20030070149A1 (en) Semiconductor integrated circuit having a plurality of circuit regions where different power supply voltages are used and method of manufacturing the same
KR100676606B1 (ko) Ｃｍｐ 공정을 위한 더미 패턴을 형성하는 방법
US6348736B1 (en) In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
KR100881484B1 (ko) 지역 영역간 패턴밀도 조절을 통한 금속 ｃｍｐ 공정의균일도 향상 방법
JP2005072403A (ja) 半導体装置および半導体装置の製造方法
KR100862851B1 (ko) 반도체 칩에 더미 패턴을 삽입하는 방법
KR100681679B1 (ko) 반도체 소자 제조 방법
US20020151131A1 (en) Method of forming minute pattern and method of manufacturing semiconductor device
JP2005197707A (ja) 半導体素子のダミー層及びその製造方法
US7094687B1 (en) Reduced dry etching lag
US7504326B2 (en) Use of scanning theme implanters and annealers for selective implantation and annealing
CN117995665A (zh) 改善晶圆翘曲的方法
KR20190032615A (ko) 스트레스 감소를 위한 라운드형 금속 트레이스 모서리
KR101199436B1 (ko) 반도체 소자의 제조방법
KR100654048B1 (ko) 더미 산화막 블록을 구비한 다이 구분 마크
KR100935245B1 (ko) 더미 폴리를 이용한 층간 절연막 평탄화 균일도 개선 방법
KR100557916B1 (ko) 금속막 화학적기계연마 방법
KR100660340B1 (ko) 반도체 소자의 평탄화 방법
KR100562317B1 (ko) 반도체 소자의 트렌치 프로파일 모니터링 방법
KR100967202B1 (ko) 반도체소자의 금속패드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee