CN108231599A - 改善晶片表面平坦均匀性的方法 - Google Patents
改善晶片表面平坦均匀性的方法 Download PDFInfo
- Publication number
- CN108231599A CN108231599A CN201611197856.8A CN201611197856A CN108231599A CN 108231599 A CN108231599 A CN 108231599A CN 201611197856 A CN201611197856 A CN 201611197856A CN 108231599 A CN108231599 A CN 108231599A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- wafer surface
- layer
- surface flatness
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 15
- 238000005240 physical vapour deposition Methods 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- -1 tungsten metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种改善晶片表面平坦均匀性的方法。首先提供一晶片，其上具有一第一区域及一第二区域。第一区域与第二区域具有不同的图案密度。再于晶片上形成一导电层，然后于导电层上形成一缓冲层。接着，对缓冲层进行一研磨制作工艺，直到显露出导电层。再进行一蚀刻制作工艺，蚀刻掉部分的导电层与剩余的缓冲层。
Description
技术领域
本发明涉及半导体制作工艺技术，特别是涉及一种改善晶片表面平坦均匀性的方法。
背景技术
随着半导体集成电路技术不断地改进，半导体芯片具有更小且更复杂的电路设计。由于产品创新的要求，每个芯片区域中的功能器件的数量和密度不断增加。
半导体芯片中包括许多的半导体电子元件，例如，晶体管，通过内连线结构进行互连，构成完整的功能电路。
由于晶片表面上有许多不同的结构图案，图案密度的差异使得沉积于晶片表面上的材料层产生表面平坦均匀性不佳的问题，进而影响到元件的电性表现。因此，该技术领域仍需要一种改良的方法，可以解决上述问题。
发明内容
本发明的主要目的在于提供一种改善晶片表面平坦均匀性的方法，以解决先前技术的不足与缺点。
本发明公开一种改善晶片表面平坦均匀性的方法。首先提供一晶片，其上具有一第一区域及一第二区域。第一区域与第二区域具有不同的图案密度。再于晶片上形成一导电层，例如钨，然后于导电层上形成一缓冲层，例如氮化钛。接着，对缓冲层进行一研磨制作工艺，直到显露出导电层。再进行一蚀刻制作工艺，蚀刻掉部分的导电层与剩余的缓冲层。接着，图案化导电层，在第一区域形成多个接触垫图案。
根据本发明一实施例，上述蚀刻制作工艺对导电层与剩余的缓冲层有相同的蚀刻速率。
附图说明
图1至图5为根据本发明一实施例所绘示的一种改善晶片表面平坦均匀性的方法。
其中，附图标记说明如下：
10 半导体晶片
101 第一区域
102 第二区域
110 间隙
112 间隙
120 导电层
120a 第一导电层
120b 第二导电层
121 凹陷结构
122 凹陷结构
130 缓冲层
130a 剩下的缓冲层
130b 剩下的缓冲层
220 接触垫图案
230 线路图案
具体实施方式
在本发明的以下详细描述中，所参考的附图也构成说明书的一部分，其例示出可具体实践本发明的实施例。这些实施例已描述足够的细节以使本领域的技术人员能够实践本发明。其它实施例可以被利用，并且可以做出结构，逻辑和电性上的变化而不脱离本发明的范围。下面的详细说明，因此，不被视为具有限制意义，并且本发明的范围是由所附权利要求而定。
在进一步的描述优选实施例之前，以下先针对全文中使用的特定用语进行说明。
用语“蚀刻”在本文中通常用来描述图案化材料的制作工艺，使得在蚀刻完成后的材料的至少一部分能被留下。举例来说，蚀刻硅的方法通常包括在硅上面图案化一光致抗蚀剂层，然后从不被光致抗蚀剂层保护的区域去除硅。因此，在蚀刻过程完成，由光致抗蚀剂保护的区域的硅会留下。然而，在另一实例中，蚀刻也可以指不使用光致抗蚀剂的方法，但在蚀刻过程完成后仍留下至少一部分的材料。
上面的说明用来从区分“蚀刻”及“去除”。当“蚀刻”一材料，该材料的至少一部分在处理结束后被保留。与此相反，“去除”材料时，基本上所有的材料是在过程中除去。然而，在一些实施例中，“去除”被认为是一个广义的用语，可以包括蚀刻。
全文中所描述的“基底”、“半导体晶片”或“晶片”，最常见的应该是硅基底或硅晶片。然而，“基底”或“晶片”也可以是指任何半导体材料，例如锗、砷化镓、磷化铟等。在其它实施例的，“基底”或“晶片”可以是不导电的，例如玻璃或蓝宝石晶片。
全文中所描述的“晶片表面”可以指制作工艺过程中的晶片表面，其上已形成半导体元件或半导体材料。然而，“晶片表面”可以指任何阶段的晶片表面，例如已完成所有集成电路制作工艺(包括封装)的晶片。
本发明公开一种改善晶片表面平坦均匀性的方法。在现代集成电路设计中，应用了许多先进技术以实现纳米级特征尺寸，其中平坦化技术扮演着关键的角色。平坦化制作工艺是在制造多层IC期间，在形成各连续层后随之进行的步骤。平坦化制作工艺可以确保晶片表面的平坦，如此才能够以高良率精确的制造出所要的IC芯片。
请参阅图1至图5，其为根据本发明一实施例所绘示的一种改善晶片表面平坦均匀性的方法。首先，如图1所示，提供一晶片10，其上具有至少一第一区域101及一第二区域102，其中第一区域101与第二区域102具有不同的图案密度。
根据本发明一实施例，晶片10可以包含一硅基底(图未示)，其上可以形成有电路元件，例如晶体管或存储器元件等等。为简化说明，这些电路元件并未被绘示出来。
根据本发明一实施例，在第一区域101可以形成有多个间隙110，而在第二区域102形成有多个间隙112。举例来说，第一区域101可以是一高密度动态随机存取存储器(DRAM)阵列区，而第二区域102可以是一周边电路(peripheral circuit)区。其中，间隙110可以是存储节点(storage node)接触洞。
接着，在晶片10上全面沉积一导电层120。根据本发明一实施例，导电层120可以包含钨，但不限于此。根据本发明一实施例，导电层120可以利用化学气相沉积(chemicalvapor deposition,CVD)制作工艺形成，或者，可以利用物理气相沉积(physical vapordeposition,PVD)制作工艺形成。
举例来说，可以先以CVD制作工艺形成一第一导电层120a，例如CVD钨金属层，填入间隙110及112中，再以PVD制作工艺沉积一第二导电层120b，例如PVD钨金属，其中第二导电层120b的阻值小于第一导电层120a的阻值。
根据本发明一实施例，由于第一区域101与第二区域102具有不同的图案密度，导电层120的表面会在第一区域101与第二区域102分别有凹陷结构121及122。根据本发明一实施例，导电层120的厚度可以约略介于550埃至600埃之间，但不限于此。
如图2所示，接着于导电层120上形成一缓冲层130。根据本发明一实施例，缓冲层130可以是一氮化钛层，根据本发明一实施例，缓冲层130可以利用化学气相沉积(CVD)制作工艺形成，或者，可以利用物理气相沉积(PVD)制作工艺形成。
根据本发明一实施例，缓冲层130的厚度可以约略介于200埃至300埃之间，但不限于此。
如图3所示，接着对缓冲层130进行一研磨制作工艺，例如，化学机械研磨(chemical mechanical polishing,CMP)制作工艺。根据本发明一实施例，上述研磨制作工艺对缓冲层130具有较高的研磨速率，而对下方的导电层120具有较低的研磨速率。研磨制作工艺可以继续进行直到显露出导电层120的表面才停止，换言之，导电层120于化学机械研磨制作工艺是作为一研磨停止层。
根据本发明一实施例，上述研磨制作工艺中，导电层120对缓冲层130的选择比可以是至少30，使得研磨可以停止在导电层120表面，而不会明显研磨掉导电层120。剩下的缓冲层130a填入在凹陷结构121中，而剩下的缓冲层130a填入在凹陷结构122中，此时构成一高平坦度的表面。
如图4所示，接着进行一蚀刻制作工艺，蚀刻掉部分的导电层120与剩余的缓冲层130a及130b。根据本发明一实施例，上述蚀刻制作工艺对导电层120与剩余的缓冲层130a及130b有相同的蚀刻速率。经过上述蚀刻制作工艺后，剩余的导电层120具有相当均匀且均一的厚度，且表面平坦度高。
如图5所示，接着进行一图案化制作工艺，例如，光刻制作工艺及蚀刻制作工艺，将导电层120图案化，例如，在第一区域101中形成接触垫图案220，在第二区域102中形成线路图案230。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种改善晶片表面平坦均匀性的方法，包含有：
提供一晶片，其上具有第一区域及第二区域，其中该第一区域与该第二区域具有不同的图案密度；
在该晶片上形成一导电层；
在该导电层上形成一缓冲层；
对该缓冲层进行一研磨制作工艺，直到显露出该导电层；以及
进行一蚀刻制作工艺，蚀刻掉部分的该导电层与剩余的该缓冲层。
2.如权利要求1所述的改善晶片表面平坦均匀性的方法，其中该缓冲层包含氮化钛。
3.如权利要求2所述的改善晶片表面平坦均匀性的方法，其中该导电层包含钨。
4.如权利要求3所述的改善晶片表面平坦均匀性的方法，其中该蚀刻制作工艺对该导电层与该剩余的该缓冲层有相同的蚀刻速率。
5.如权利要求1所述的改善晶片表面平坦均匀性的方法，其中该研磨制作工艺为一化学机械研磨制作工艺。
6.如权利要求5所述的改善晶片表面平坦均匀性的方法，其中该导电层于该化学机械研磨制作工艺作为一研磨停止层。
7.如权利要求1所述的改善晶片表面平坦均匀性的方法，其中于该晶片上形成该导电层包含以下步骤：
在该晶片上沉积一第一导电层；以及
在该第一导电层上沉积一第二导电层，其中该第二导电层的阻值小于该第一导电层的阻值。
8.如权利要求1所述的改善晶片表面平坦均匀性的方法，其中该第一导电层为化学气相沉积钨金属层，该第二导电层为物理气相沉积钨金属层。
9.如权利要求1所述的改善晶片表面平坦均匀性的方法，其中在进行该蚀刻制作工艺之后，另包含：
图案化该导电层，在该第一区域形成多个接触垫图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611197856.8A CN108231599B (zh) | 2016-12-22 | 2016-12-22 | 改善晶片表面平坦均匀性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611197856.8A CN108231599B (zh) | 2016-12-22 | 2016-12-22 | 改善晶片表面平坦均匀性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108231599A true CN108231599A (zh) | 2018-06-29 |
| CN108231599B CN108231599B (zh) | 2021-10-08 |
Family
ID=62656946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611197856.8A Active CN108231599B (zh) | 2016-12-22 | 2016-12-22 | 改善晶片表面平坦均匀性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108231599B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021056984A1 (zh) * | 2019-09-27 | 2021-04-01 | 福建省晋华集成电路有限公司 | 电接触结构、接触垫版图及结构、掩模板组合及制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1543668A (zh) * | 2001-08-17 | 2004-11-03 | Acm研究公司 | 使用平面化方法和电解抛光相结合的方法形成半导体结构 |
| CN1617323A (zh) * | 2003-11-13 | 2005-05-18 | 海力士半导体有限公司 | 用于形成半导体器件中的金属布线的方法 |
| CN101447427A (zh) * | 2007-11-30 | 2009-06-03 | 海力士半导体有限公司 | 钨膜的形成方法及使用其的半导体装置的布线的形成方法 |
| CN102412140A (zh) * | 2010-09-17 | 2012-04-11 | 台湾积体电路制造股份有限公司 | 半导体平坦化中降低非均匀性 |
| CN103972149A (zh) * | 2013-01-30 | 2014-08-06 | 中芯国际集成电路制造(上海)有限公司 | 金属填充沟槽的方法 |
| US20160148816A1 (en) * | 2014-11-20 | 2016-05-26 | United Microelectronics Corp. | Method for fabricating semiconductor device |
-
2016
- 2016-12-22 CN CN201611197856.8A patent/CN108231599B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1543668A (zh) * | 2001-08-17 | 2004-11-03 | Acm研究公司 | 使用平面化方法和电解抛光相结合的方法形成半导体结构 |
| CN1617323A (zh) * | 2003-11-13 | 2005-05-18 | 海力士半导体有限公司 | 用于形成半导体器件中的金属布线的方法 |
| CN101447427A (zh) * | 2007-11-30 | 2009-06-03 | 海力士半导体有限公司 | 钨膜的形成方法及使用其的半导体装置的布线的形成方法 |
| CN102412140A (zh) * | 2010-09-17 | 2012-04-11 | 台湾积体电路制造股份有限公司 | 半导体平坦化中降低非均匀性 |
| CN103972149A (zh) * | 2013-01-30 | 2014-08-06 | 中芯国际集成电路制造(上海)有限公司 | 金属填充沟槽的方法 |
| US20160148816A1 (en) * | 2014-11-20 | 2016-05-26 | United Microelectronics Corp. | Method for fabricating semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021056984A1 (zh) * | 2019-09-27 | 2021-04-01 | 福建省晋华集成电路有限公司 | 电接触结构、接触垫版图及结构、掩模板组合及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108231599B (zh) | 2021-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7223612B2 (en) | Alignment of MTJ stack to conductive lines in the absence of topography | |
| US9768031B2 (en) | Semiconductor device manufacturing methods | |
| US11043451B2 (en) | Electrical fuse and/or resistor structures | |
| US10636698B2 (en) | Skip via structures | |
| CN110391133A (zh) | 图案化方法 | |
| CN108231599A (zh) | 改善晶片表面平坦均匀性的方法 | |
| US11889772B2 (en) | Methods for forming memory devices, and associated devices and systems | |
| US20230080438A1 (en) | Beol etch stop layer without capacitance penalty | |
| US20070049008A1 (en) | Method for forming a capping layer on a semiconductor device | |
| US9831124B1 (en) | Interconnect structures | |
| TWI774311B (zh) | 用於半導體元件的鈍化層及其製造方法 | |
| CN108054137B (zh) | 金属互连结构及其制作方法 | |
| US10276367B1 (en) | Method for improving wafer surface uniformity | |
| US9780031B2 (en) | Wiring structures | |
| US11804378B2 (en) | Surface conversion in chemical mechanical polishing | |
| US20230197511A1 (en) | Double patterning with selectively deposited spacer | |
| KR100859634B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
| KR100312647B1 (ko) | 반도체 소자의 평탄화방법 | |
| US20080153178A1 (en) | Method for Fabricating MRAM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Hsinchu City, Taiwan, China Applicant after: UNITED MICROELECTRONICS Corp. Applicant after: FUJIAN JINHUA INTEGRATED CIRCUIT Co.,Ltd. Address before: Hsinchu Science Industrial Park, Hsinchu City, Taiwan, China Applicant before: UNITED MICROELECTRONICS Corp. Applicant before: FUJIAN JINHUA INTEGRATED CIRCUIT Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |