KR100870205B1 - 반도체 소자를 제조하는 방법 및 장치 - Google Patents

반도체 소자를 제조하는 방법 및 장치 Download PDF

Info

Publication number
KR100870205B1
KR100870205B1 KR1020070088449A KR20070088449A KR100870205B1 KR 100870205 B1 KR100870205 B1 KR 100870205B1 KR 1020070088449 A KR1020070088449 A KR 1020070088449A KR 20070088449 A KR20070088449 A KR 20070088449A KR 100870205 B1 KR100870205 B1 KR 100870205B1
Authority
KR
South Korea
Prior art keywords
polishing
metal film
film
rotational speed
target
Prior art date
Application number
KR1020070088449A
Other languages
English (en)
Other versions
KR20080021556A (ko
Inventor
마사후미 시라타니
도모타케 모리타
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20080021556A publication Critical patent/KR20080021556A/ko
Application granted granted Critical
Publication of KR100870205B1 publication Critical patent/KR100870205B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체소자를 제조하는 방법은 다음을 포함한다: (a) 절연 필름 및 금속 필름이 노출되어 있는 연마 표적의 표면을 얻는 단계; 및 (b) 노출된 절연 필름 및 노출된 금속 필름을 갖는 표면을 연마하는 단계. 단계 (b)는 다음을 포함한다: (b1) 높은 마찰력을 갖는 조건에서 표면을 연마하는 단계; 및 (b2) 단계 (b1) 후 상기 높은 마찰력보다 낮은 통상의 마찰력의 조건에서 표면을 마찰시키는 단계.
반도체 소자

Description

반도체 소자를 제조하는 방법 및 장치{METHOD AND APPARATUS OF MANUFACTURING SEMICONDUCTOR DEVICE}
본발명은 반도체 소자를 제조하는 방법 및 장치에 관한 것이다. 더욱 상세하게는, 본발명은 웨이퍼를 연마하는 공정을 갖는, 반도체 소자를 제조하는 방법 및 장치에 관한 것이다.
반도체 소자의 제조 공정에서, 표면을 평탄화하는 하는 연마를 수행하는 경우가 있다. 연마는 예를 들면, 층간 절연 필름을 평탄화하는 공정, 트랜지스터의 분리를 형성하는 공정, 트랜지스터 및 상부 배선층을 접속시키는 접촉부를 형성하는 공정, 금속 배선을 형성하는 공정 등에서 수행된다. 이들 공정들에서 그러한 표면 연마는 표면을 평탄화하기 위해서 뿐만 아니라 불필요한 필름을 제거하기 위해 수행되는 경우가 있다.
예를 들면, 접촉부를 형성하는 공정 및 금속 배선을 형성하는 공정에서, 오목부가 절연필름층 내에 형성되고, 금속 필름은 스퍼터링법, CVD법 등을 사용하여 이 오목부 내에 매립된다. 여기서, 금속 필름은 오목부를 제외하고 표면 상에 균등하게 형성된다. 오목부를 제외한 부분 상에 형성된 금속 필름은 제거될 필요가 있 다. 표면이 연마되기 때문에, 불필요한 부분 상에 형성된 금속 필름은 제거된다.
그러한 연마의 한 예로서, 접촉부를 형성하는 공정에서의 연마를 이하에서 기술한다. 도 1A, 1B는 연마 이전 및 이후의 연마 표적을 나타내는 단면도이다. 도 1A는 연마 이전의 단면도를 나타내고, 도 1B는 연마 이후의 단면도를 나타낸다. 도 1A에 나타낸 바와 같이, 층간 절연 필름(3)이 기판(1) 상에 제공된다. 홀(4)은 층간 절연 필름(3) 내에 형성되어 전극 및 소소/드레인 영역 및 상부 배선층 사이의 전기적 접속을 달성한다. TiN/Ti으로 제조된 적층(21) 및 텅스텐 필름층(22)을 포함하는 금속 필름(2)이 홀(4) 내에 매립된다. 금속 필름(2)이 스퍼터링법 또는 CVD법을 사용하여 매립될 때, 특별한 아이디어가 적용되지 않는다면, 홀(4)에 부가하여, 금속 필름(2)이 층간 절연 필름(3) 상에 형성된다. 홀(4)을 제외한 부분 상에 형성된 금속 필름(2)은 불필요하기 때문에, 이 부분은 연마에 의해 제거된다. 연마를 실행함으로써, 불필요한 금속 필름(2)은 도 1B에 나타낸 바와 같이 제거된다.
근년, 더욱 초미세하고 복합적 장치 구조로 인해 그러한 연마 공정에 의해 우수한 후-연마 형상이 얻어진다. 한편, 대량 생산에 대한 요구로 인해, 쓰루풋(throughput) 등과 같은 생산성을 향상시키는 것은 중요한 목적이다.
상기 설명과 관련하여, 일본공개특허출원 JP-P 2004-296596A는 반도체소자를 제조하는 방법을 개시한다. 높은 쓰루풋을 얻는 것이 목적이다. 이 문헌은 복수의 연마 테이블 및 연마 헤드를 갖고, 여기서 연마 헤드의 수는 연마 테이블의 수보다 큰 연마 장치를 개시한다. 이 문헌은 연마에 사용되지 않은 연마 헤드에 대해 반도체소자를 탈부착시키는 공정을 개시한다.
일본공개특허출원 JP-P 2000-173959A(US 6432825B1, GB2344459A에 대응됨)는 반도체소자를 제조하는 방법을 개시한다. 이 문헌은 연마가 최소한 두 단계로 수행되는, 금속 필름 표면을 제거하는 표면층 제거 공정을 개시한다. 이 연마의 제 1 단계에서, 고부하 하에 연마가 실행된다. 이 연마의 제 2 단계에서, 제 1 단계에서의 부하보다 낮은 부하 하에 연마가 실행된다.
이제 본발명자들은 다음 사실을 발견하였다. 연마 표적이 연마될 때, 연마에서의 불규칙성으로 인한 연마 잔류물을 제거하기 위해 과-연마가 수행되는 경우가 있다. 즉, 연마 표적의 표면층이 미리 결정된 값에 의해 연마된 후, 과-연마는 더욱 실행되어, 이에 의해 연마 잔류물을 제거한다.
그렇지만, 과-연마가 수행될 때, 연마가 실질적으로 진행하지 않는, 연마 초기시간에 보이는 시간(인큐베이션 시간)이 길어지는 경우가 있다. 그러한 인큐베이션 시간의 증가는 금속 필름 및 절연 필름이 노출되어 있는 표면이 연마될 때 심하다. 인큐베이션 시간이 길어짐에 따라, 쓰루풋은 낮아진다. 또한, 금속 필름 및 절연 필름이 노출되어 있는 표면이 과-연마될 때, 금속 재료는 인큐베이션 시간에서의 연마 용액에 의해 부식되기 쉽다. 즉, 리세스(화학 용액의 부식 작용에 의해 야기된 배선패턴의 리세션) 및 부식(밀한 배선의 국지적 리세션)의 증가가 문제가 된다. 그러한 문제의 원인으로서, 절연 필름의 노출은 과-연마가 시작되자마자 온도 증가를 어렵게 만들어, 금속 필름을 연마하는데 필요한 열이 부가되지 않는다는 사실이 고려될 수 있다.
JP-P 2000-173959A는 웨이퍼의 전체 표면이 금속 필름일 때, 인큐베이션 시 간을 줄이는 기술을 개시한다. 그렇지만, 금속 필름 및 절연 필름 모두가 노출되어 있는 표면이 과-연마될 때 인큐베이션 시간을 줄이는 기술은 어떠한 문헌에도 기술되지 않았다. 따라서, 과-연마시에 인큐베이션 시간을 줄이는 기술이 요망된다.
발명의 요약
본발명은 하나 이상의 상기한 문제들을 해결하거나, 또는 최소한 부분적으로 이러한 문제들을 향상시키는 것을 추구한다.
한 구체예에서, 반도체소자를 제조하는 방법은 다음을 포함한다: (a) 절연 필름 및 금속 필름이 노출되어 있는 연마 표적의 표면을 얻는 단계; 및 (b) 노출된 절연 필름 및 노출된 금속 필름을 갖는 표면을 연마하는 단계. 단계 (b)는 다음을 포함한다: (b1) 높은 마찰력을 갖는 조건에서 표면을 연마하는 단계; 및 (b2) 단계 (b1) 후 상기 높은 마찰력보다 낮은 통상의 마찰력을 갖는 조건에서 표면을 마찰시키는 단계.
상기에서 언급된 바와 같이, 과-연마 단계의 단계 (b)에서, 연마는 초기 단계에서의 고부하 및/또는 높은 회전속도와 같은 높은 마찰 조건, 및 이후 유지 단계에서 낮은 부하 및/또는 낮은 회전속도와 같은 낮은 마찰 조건에서 실행된다. 따라서, 초기 단계에서, 마찰 표적 및 마찰 패드 사이의 마찰은 증가되고, 따라서 발생된 열의 양이 증가된다. 따라서, 금속 필름에 부가되는 열의 양을 증가시켜 금속 필름의 온도를 비교적 빨리 상승시키는 것이 가능하다. 따라서, 인큐베이션 시간을 감소시키고 금속 필름을 제거하는데 필요한 시간을 감소시킬 수 있다. 결과로서, 쓰루풋이 향상된다.
바람직한 구체예의 설명
본발명은 예시적 구체예를 참고하여 이제 기술된다. 본업계의 숙련자라면 본발명의 교시를 사용하여 수많은 대체적인 구체예를 달성할 수 있고, 본발명은 설명의 목적으로 예시된 구체예에 제한되는 것이 아님을 이해한다.
제 1 구체예
본발명의 제 1 구체예는 도면들을 참조하여 아래에 기술된다. 여기서, 다음 구체예는 하나의 예로서, 텅스텐 필름 및 TiN/Ti 필름이 홀 내에 금속 필름으로서 매립되는 반도체 웨이퍼를 연마하는 경우에 대해 설명된다. 그렇지만, 본발명의 사상은 이에 제한되는 것이 아니다. 본발명은 금속 필름이 웨이퍼 상에 형성된 오목부 내에 매립된 타입에 적용될 수 있다.
도 2는 이 구체예에 따른 반도체소자 제조 장치(100)의 구성을 나타내는 모식도이다. 이 반도체소자 제조 장치(100)는 컨트롤러(101) 및 연마 유닛(102)을 갖는다. 컨트롤러(101)는 연마 유닛(102)의 작동을 제어한다. 컨트롤러(101)는 예를 들면 설치된 프로그램에 의해 그 기능을 달성하는 컴퓨터이다. 연마 유닛(102)의 작동은 이하에 언급되는데, 달리 언급되지 않는 한, 컨트롤러(101)의 지시에 기초 하여 수행된다.
이 구체예에 따른 반도체소자 제조 장치(100)에 의해 연마된 연마 표적(105)은 금속 필름(2)(TiN/Ti로 만들어진 적층(21) 및 텅스텐 필름층(22))이 도 1A에 나타낸 바와 같이, 층간 절연 필름(3)(옥사이드 필름) 상에 형성된 홀(4) 내에 매립된 후의 웨이퍼이다. 금속 필름(2)이 형성될 때, 금속 필름(2)이 홀(4) 외의 부분 상에서 균등하게 형성됨에 따라, 이는 금속 필름(2)이 전체 표면 상에 노출되는 상황에 있다.
도 2에서, 연마 유닛(102)은 이하에 설명된다. 연마 유닛(102)은 이 구체예에서 CMP 유닛이다. 연마 유닛(102)은 세 개의 연마 테이블을 포함한다. 세 개의 연마 테이블 중 하나는 텅스텐 필름 제거 테이블(103)이고, 다른 하나는 장벽층 제거 테이블(104)이고, 나머지 하나는 과-연마 테이블(106)이다. 연마 패드(미도시됨)는 세 개의 연마 테이블 각각 상에 부착된다. 연마 표적(105)은 연마 헤드(미도시됨)에 부착되고, 텅스텐 필름 제거 테이블(103), 장벽층 제거 테이블(104) 및-연마 테이블(106)에 의해 이 순서대로 연마된다.
이런 식으로, 다수의 연마 테이블을 갖는 연마 유닛(102)이 사용되기 때문에, 다수의 웨이퍼가 한번에 연마될 수 있다. 따라서, 단일연마 테이블을 갖는 연마 유닛을 사용하는 경우와 비교하여 쓰루풋이 향상될 수 있다.
연이어, 이 구체예에 따른 반도체소자를 제조하는 방법이 설명된다. 도 3은 이 구체예에서 반도체소자를 제조하는 방법을 나타내는 흐름도이다. 이 반도체소자를 제조하는 방법은 다음을 포함한다: 금속 필름 형성 단계 (S10 단계), 초기 연마 단계 (S20 단계), 및 과-연마 단계 (S30, S40 단계). 각 단계의 작동은 이들 연마 단계에서의 웨이퍼를 나타내는 단면도들인 도 4A 내지 4D를 참조하여 아래에서 상세히 설명한다.
(1) S10 단계: 금속 필름 형성 단계
홀(4)이 층간 절연 필름(3) 내에 형성되는 반도체 웨이퍼가 제조된다. 금속 필름(2)은 이 반도체 웨이퍼의 표면에 걸쳐 형성된다. 금속 필름(2)은 예를 들면 CVD법 및 스퍼터링법을 사용하여 형성된다. 금속 필름(2)이 이런 식으로 형성될 때, 홀(4)은 금속 필름(2)으로 매립된다. 또한, 홀(4) 이외의 웨이퍼의 표면은 금속 필름(2)으로 커버된다.
(2) S20 단계: 초기 연마 단계
다음, 웨이퍼의 표면 상의 금속 필름(2)이 연마 유닛(102)에 의해 연마된다. 일단, 텅스텐 필름 제거 테이블(103)이 도 4A에 나타낸 바와 같이 텅스텐 필름층(22)을 연마하는데 사용된다. 연이어, 도 4B에 나타낸 바와 같이, 장벽층 제거 테이블(104)이 장벽층(21)을 연마하는데 사용된다. 층간 절연 필름(3)이 웨이퍼 표면의 최소한 일부 상에서 노출되는 상황을 최종점으로서 정의한다. 웨이퍼가 이 상황에 도달하면, 금속 필름(2)의 초기 연마는 완성된다. 여기서, 최종점을 검출하는 방법으로서, 널리 공지된 방법, 예를 들면, 연마 테이블의 구동 전압 또는 구동 전류의 변화에 기초한 검출을 사용할 수 있다.
도 4C에 나타낸 바와 같이, 최종점의 검출 직후, 금속 필름(2)이 웨이퍼 표면의 일부 상에 남아 있는 경우가 있다. 이 구체예에서 CMP법 등에서, 금속 필 름(2)의 연마 잔류물은 연마 속도가 비교적 낮은 외부 주변측 상에서 쉽게 발생된다.
(3) S30 내지 S40 단계: 과-연마 단계
연이어, 웨이퍼 표면은 연마된 잔류물을 제거하기 위해 과-연마된다. 이 과-연마 단계는 과-연마 테이블(106) 상에서 수행된다. 도 5는 제 1 구체예에서 초기 연마 단계 (S20) 및 과-연마 단계 (S30, S40)에서, 연마 시간 및 연마 부하 사이의 관계를 나타내는 그래프이다. 과-연마가 수행될 때, 고부하 하에서 연마가 일단 실행된다(고부하 연마: S30 단계). 연이어, 통상의 부하(S30의 부하보다 낮은 부하) 하에서 연마가 실행된다. 도 4D에서 나타낸 바와 같이, 단계 S30, S40에서의 공정으로, 금속 필름(2)은 홀(4)의 부분을 제외하고 제거된다. 결과적으로, 불필요한 부분 상에 형성된 금속 필름(2)이 제거된다.
한편, 도 5에 나타낸 그래프에서, 초기 연마 단계(S20)에서의 연마 부하는 통상의 과연마 단계(S40)에서의 부하와 같다. 그렇지만, 과연마 단계(S40)에서의 연마 부하는 초기 연마 단계(S20)에서의 연마 부하와 항상 같을 필요는 없다. 또한, 초기 연마 단계(S20)에서, 텅스텐 필름층에 대한 염마의 경우 및 장벽층에 대한 연마의 경우는 동일한 부하 하에서 연마될 필요가 없다.
또한, 이 구체예는 텅스텐 필름 제거 테이블(103)이 텅스텐 필름층(22)을 연마하는데 사용되고, 장벽층 제거 테이블(104)이 장벽층(21)을 연마하는데 사용되는 경우에 대해 설명된다. 그렇지만, 텅스텐 필름층(22) 및 장벽층(21)은 서로 다른 테이블 상에서 연마되는 것이 항상 필요한 것은 아니다. 예를 들면, 텅스텐 필름 층(22)은 그 중간부분까지 하나의 염마 테이블 상에서 연마될 수 있고, 텅스텐 필름층(22)의 나머지 부분 및 장벽층(21)은 다른 연마 테이블 상에서 연마될 수 있다. 이 때, 연마 장치(21) 내에 포함된 다수의 연마 테이블의 각각의 연마 시간들이 대략 같도록 설정될 때 쓰루풋이 향상된다.
금속 필름(2)이 400 nm의 필름 두께를 가질 때, 각 단계의 연마 시간은, 예를 들면, 초기 연마 단계 (텅스텐 필름 제거 테이블 상의 연마)에서 텅스텐 필름 연마 시간에서 20 및 50초 사이, 장벽층 연마 단계시(장벽층 제거 테이블 상의 연마)에 20 및 50초 사이, 및 과-연마 단계 (S30 및 S40의 합)에서 10 및 50초 사이이다.
이 구체예에 따르면, 고부하 연마 단계 (S30)가 사용되지 않은 경우와 비교하여, 인큐베이션 시간이 감소될 수 있다. 이는 다음 이유로 인한다.
연마 표적의 표면 및 연마 패드 사이의 마찰력이 CMP법 등과 같이 연마하는데 사용될 때, 연마 속도는 연마 부분의 온도에 의존하는 경향이 있다. 금속 필름(2) 및 층간 절연 필름(3) 모두가 노출된 표면은 과-연마될 때, 층간 절연 필름(3)은 마찰로부터 발생된 열이 빠져나가는 것을 유발한다. 따라서, 열을 금속 필름(2)으로 전도하기 어렵고, 온도는 상승하기 어렵다. 따라서, 인큐베이션 시간이 길어진다.
반대로, 이 구체예에서는, 고부하 연마가 과-연마의 초기에 실행된다. 따라서, 웨이퍼 표면에 더해지는 마찰은 증가되고, 이는 발생된 열의 양을 증가시킨다. 따라서, 금속 필름(2)에 가해지는 열의 양은 증가되고, 금속 필름(2)의 온도는 비 교적 빠르게 상승된다. 따라서, 인큐베이션 시간은 감소될 수 있고, 금속 필름(2)을 제거하는데 필요한 시간도 또한 감소될 수 있다. 결과로서, 쓰루풋이 향상된다.
또한, 인큐베이션 시간이 감소되기 때문에, 리세스 및 부식의 발생이 억제된다. 또한, 슬러리와의 접촉 시간이 감소되고, 이는 연마 후의 표면 형상을 더욱 매끄럽게 만들고, 따라서 이상적인 형상을 달성한다.
또한, 과-연마 단계 (S30, S40) 및 과-연마 단계 이전의 단계 (S10, 20)가 서로 다른 연마 테이블 상에서 실행될 때, 과-연마 단계의 초기에서 연마부의 온도는, 모든 연마 단계가 동일한 테이블 상에서 실행될 때와 비교하여 감소되기 쉽다. 따라서, 상기한 바와 같이 고부하 연마 단계 (S30)에 기초한 인큐베이션 시간의 감소 효과는 더욱 효과적으로 된다.
한편, 고부하 연마 단계 (S30)에서 연마 부하는 약 0.5 내지 3.5 psi만큼 통상의 부하 연마 단계 (S40)에서의 연마 로드보다 높은 것이 바람직하다. 만약 S30, S40에서 연마 로드의 차이가 0.5 psi 이하이면, 인큐베이션 시간을 충분히 감소시키는 것이 어렵다. 한편, 이 차이가 3.5 psi이상이면, 연마 로드는 너무 높아져서, 불규칙인 연마를 유발할 수 있다.
또한, 고부하 연마 단계 (S30)가 실행될 때의 시간은 1 및 15초 사이인 것이 바람직하다.
한편, 본발명자들에 의해 실행된 실험의 결과로서, 연마가 과-연마 단계의 처음부터 끝까지 일정한 로드 하에서 수행될 때, 불필요한 부분 상의 금속 필름(2)을 제거하는데 필요한 시간이 34초였다. 그렇지만, 고부하 연마 단계 (S30)가 사용 된 때의 시간은 28초였다. 고부하 연마 단계에서, 연마는 3.8 psi에서 10초간 실행되고, 통상의 부하 연마 단계에서, 연마는 2.3 psi에서 실행되었다. 또한, 고부하 연마 단계 및 통상의 부하 연마 단계 모두에서, 연마는, 연마 테이블의 회전속도가 1000 rpm이고, 연마 헤드의 회전속도가 100 rpm일 때의 조건 하에서 수행되었다. 또한, 이 실험 결과로부터, 고부하 연마 단계(S30)의 설치는 과부하시에 인큐베이션 시간을 감소시킬 수 있고, 전체적인 연마 시간을 감소시킬 수 있음을 확인하였다.
도 6은 본발명자들에 의해 실행된 또다른 실험 결과를 나타내는 그래프이다. 도 6은 웨이퍼 표면 상의 연마 시간 및 연마 양 사이의 관계를 나타내는 그래프이다. 비교예 1은 과-연마 단계에서 연마 부하가 2.3 psi로 설정되고 일정하게 만든 후 연마를 실행하였을 때의 결과를 나타낸다. 제 1 구체예의 실시예 1은 고부하 연마(3.8 psi)가 10초가 실행되고, 이후 통상의 부하 연마(2.3 psi) 하의 연마가 실행되었을 때의 결과를 나타낸다. 또한, 고부하 연마 단계 및 통상의 부하 연마 단계 모두에서, 연마는 연마 테이블의 회전속도가 100 rpm이고 연마 헤드의 회전속도가 100 rpm인 조건 하에서 실행되었다.
제 1 구체예의 실시예 1에서, 표면 연마가 실질적으로 시작되는 시간은 이 단계가 시작된 이후 약 8초였다. 한편, 비교예 1에서, 표면 연마가 실질적으로 시작되는 시간은 이 단계가 시작된 이후 약 12초였다. 이런 식으로, 제 1 구체예의 실시예 1의 인큐베이션 시간은 비교예 1과 비교하여, 약 4초만큼 감소되었음을 확인하였다.
여기서, 이 구체예는 Ti/TiN 적층 필름 및 텅스텐 필름이 금속 필름 내에 매립된 경우(플러그 형성)에 대해 설명된다. 그렇지만, 거기에 한정되는 것은 아니고, Cu 배선 또는 비아(via) 형성과 같은 다른 금속 배선 형성에도 적용될 수 있다. 예를 들면, Cu 배선이 형성될 때, 배선 트렌치 및 비아홀이 절연 필름 내 오목부로서 형성된다. 이후, 장벽 금속 및 Cu 필름이 금속 필름으로서 형성된다. 이때, Cu 필름 및 장벽 필름은 또한 오목부를 제외한 웨이퍼 표면 상에서 형성된다. 오목부를 제외한 부분 상에 형성된 Cu 필름 및 장벽 필름을 제거하기 위해, 이 구체예에서 기술된 바와 같은 연마 부하의 개념이 적용될 수 있다. 또한, 다른 예시로서, 이 구체예는 Cu 필름 및 금속 필름으로서의 Ta/TaN의 적층 필름을 포함하는 필름을 사용하는 경우에 적용될 수 있다.
제 2 구체예
본발명의 제 2 구체예를 이하에서 기술한다. 이 구체예에서, 고부하 연마 단계 (S30)의 작동은 제 1 구체예에 대해 더욱 고안되었다. 고부하 연마 단계 (S30)를 제외한 작동들은 제 1 구체예의 작동들과 유사하다. 따라서, 그 설명은 생략된다.
도 7은 제 2 구체예에서 초기 연마 단계 (S20) 및 과-연마 단계 (S30, S40)에서 연마 시간 및 연마 부하 사이의 관계를 나타내는 그래프이다. 이 구체예에서, 고부하 연마 단계 (S30)는 제 1 고부하 연마 단계 및 제 2 고부하 연마 단계를 갖는다. 제 1 고부하 연마 단계의 연마 부하는 제 2 고부하 연마 단계의 연마 부하 보다 더 높다. 또한, 제 2 고부하 연마 단계의 연마 부하는 통상의 부하 연마 단계 의 연마 부하보다 높다. 즉, 과-연마 단계들(S30, S40)에서, 연마 부하는 점차적으로 작아진다.
고부하 하에서 연마가 수행되는 동안의 시간은 금속 필름(2)의 강도에 따라 제한되는 경우가 있다. 예를 들면, 낮은-k 필름 등과 같이 그 강도가 비교적 약한 필름이 연마될 때, 만약 고부하 연마 단계 (S30)가 장시간 실행된다면, 금속 필름(2)이 손상되는 경우가 있다. 이 구체예에 따르면, 연마 부하가 점차로 감소되기 때문에, 금속 필름(2) 상의 손상은 통상의 부하 연마 단계의 부하보다 더 높은 연마 부하 하에서 연마가 계속되는 동안에 억제될 수 있다. 즉, 금속 필름(2)에 대한 손상을 억제하고 인큐베이션 시간을 충분히 감소시키는 것이 가능하다.
제 3 구체예
제 3 구체예를 이하에서 기술한다. 이 구체예는 연마 유닛(102) 내의 연마 테이블의 개수에서 상기 구체예들과 다르다. 연마 테이블의 개수는 상기한 구체예에서 세 개이다. 그렇지만, 이 구체예에서는 그 개수가 두 개이다. 이 구체예에서, 금속 필름(2)은 단일 연마 테이블 상에서 제거된다. 여기서, 상기 구체예와 동일한 구성 및 동작에 대한 설명은 생략된다.
도 8은 이 구체예에 따른 반도체소자 제조 장치(100)의 구성을 나타내는 모식도이다. 이 구체예에서, 두 개의 연마 테이블이 연마 유닛(102) 내에 배치된다. 두 개의 연마 테이블은 금속 필름 제거 테이블(108) 및 과-연마 테이블(106)이다. 텅스텐 필름층(22) 및 장벽층(21)은 금속 필름 제거 테이블(108) 상에서 연마된다. 금속 필름 제거 테이블(108) 상의 공정을 완료한 후의 기판은 과-연마 테이블(106) 로 이동되고, 상기한 구체예와 유사하게 과-연마 단계는 거기서 수행된다.
도 9A 및 9B는 제 3 구체예에서 초기 연마 단계 (S20) 및 과-연마 단계 (S30, S40)에서 연마 시간 및 연마 부하 사이의 관계를 나타내는 그래프이다. 도 9A에 나타낸 바와 같이, 과부하는 제 2 연마 테이블에 의해 실행된다. 상기 구체예들과 유사하게, 고부하 연마 단계는 과-연마시에 실행된다. 도 9A는 고부하 연마 단계가, 제 1 구체예와 유사하게, 한 단계일 때 그래프를 나타낸다. 도 9B는 연마 로드가, 제 2 구체예와 유사하게, 고부하 연마 단계에서 점차적으로 감소될 때의 예시이다.
이런 식으로, 연마 테이블의 개수는 상기 제 1 및 제 2 구체예들과 달리, 항상 세 개일 필요는 없다. 만약 과-연마 단계가 고부하 연마 단계 및 통상의 부하 연마 단계를 갖는다면, 연마 테이블의 개수는 두 개일 수 있다.
제 4 구체예
본발명의 제 4 구체예를 이하에서 기술한다. 도 10은 이 구체예에 따른 반도체소자 제조 장치(100)의 구성을 나타내는 모식도이다. 이 구체예에 따른 반도체소자 제조 장치(100)는 제 3 구체예의 연마 테이블들에 부가하여 마감(finish) 연마 테이블(109)를 추가로 포함한다. 마감 연마는 마감 연마 테이블(109)에 의해 과-연마 단계의 완료 이후 웨이퍼 상에서 수행된다. 여기서, 상기 구체예와 동일한 구성 및 동작의 설명은 생략된다.
도 11A 및 11B는 제 4 구체예에서 초기 연마 단계 (S20) 및 과-연마 단계 (S30, S40)에서 연마 시간 및 연마 부하 사이의 관계를 나타내는 그래프이다. 도 11A, 11B에 나타낸 바와 같이, 고부하 연마 단계는 과-연마 단계에서 실행된다. 도 11A는 고부하 연마 단계가 제 1 구체예와 유사하게, 일정한 연마 부하 하에서 실행될 때의 그래프를 나타낸다. 도 11B는 제 2 구체예와 유사하게, 고부하 연마 단계에서 연마 부하가 점차적으로 감소될 때의 예시를 나타낸다.
도 11A, 11B에 나타낸 바와 같이, 마감 연마 단계는 과-연마 단계의 완료 이후 웨이퍼 상에서 추가로 수행된다. 마감 연마 단계는 마감 연마 테이블(109) 상에서, 일정한 연마 로드 하에서 수행된다. 이 마감 연마는 과-연마 완료 후 남아 있는 미세 연마 결점을 제거하기 위해 수행된다. 통상, 이는 과-연마 단계의 경우와 달리 슬러리를 사용하여 실행된다.
이런 식으로, 과-연마 단계는 웨이퍼가 최종적으로 처리된 연마 테이블 상에서 실행되는 것이 항상 필요한 것은 아니다. 과-연마 단계 이후, 마감 연마 단계 등과 같이 다른 단계를 다른 테이블 상에서 실행할 수 있다.
제 5 구체예
제 5 구체예를 이하에서 기술한다. 이 구체예에서, 고회전속도 연마 단계 (S30)는 상기한 제 1 구체예에서의 고부하 연마 단계 (S30) 대신 실행된다. 여기서, 고회전속도 연마 단계 (S30)에서, 연마는 고회전속도에서 수행된다. 다른 구성 및 작동들은 제 1 구체예와 유사하게 설계될 수 있다. 따라서, 제 1 구체예와 같은 상세한 설명은 생략된다.
도 12는 제 5 구체예에서 초기 연마 단계 (S20) 및 과-연마 단계 (S30, S40)에서 연마 시간, 연마 부하 및 회전속도 사이의 관계를 나타내는 그래프이다. 초기 연마 단계 및 과-연마 단계에서, 연마 패드가 부착된 연마 테이블이 회전하는 동안, 연마 헤드에 부착된 웨이퍼는 연마 패드를 향해 푸시되고, 연마가 실행된다. 이 구체예에서, 과-연마가 실행될 때, 연마는 고회전속도(고회전속도 연마; S30 단계)에서 일단 실행된다. 이후, 연마는 통상의 회전속도(S30의 회전율보다 낮은 회전속도)(S40 단계)에서 실행된다. 여기서, 이 경우 회전속도은 연마 테이블의 회전속도을 나타낸다. 단계 S30, S40의 공정들에서, 금속 필름(2)은 도 4D에 나타낸 바와 같이, 홀(4)의 부분을 제외하고 제거된다. 따라서, 불필요한 부분 상에서 형성된 금속 필름(2)은 제거된다. 이 구체예에서, 초기 연마 단계 (S20) 및 과-연마 단계 (S30, S40)의 연마 로드는 일정하다.
도 12에 나타낸 그래프에서, 초기 연마 단계 (S20) 및 통상의 회전속도 연마 단계 (S40)에서의 연마 로드들은 서로 같다. 그렇지만, 통상의 회전속도 연마 단계 (S40)의 연마 회전속도은 초기 연마 단계 (S20)의 연마 회전속도와 같다. 또한, 초기 연마 단계 (S20)에서, 텅스텐 필름 연마에서의 회전속도이 장벽층 연마에서의 회전속도와 같을 필요는 없다.
금속 필름(2)이 400 nm의 필름 두께를 가질 때, 각 단계의 연마 시간은, 예를 들면, 초기 연마 단계 (텅스텐 필름 제거 테이블) 상의 연마)에서 텅스텐 필름 연마 시간에 20 및 50초 사이, 초기 연마 단계(장벽층 제거 테이블 상의 연마)에서 장벽층 연마시(장벽층 제거 테이블 상의 연마)에 20 및 50초 사이, 및 과-연마 단계시(S30 및 S40의 합)에 10 및 50초 사이이다.
고회전속도 연마 단계의 연마 회전속도은 통상의 회전속도 연마 단계의 연마 회전속도보다 약 10 내지 80 rpm만큼 더 높은 것이 바람직하다. 만약 연마 회전속도의 차이가 10 rpm보다 작으면, 인큐베이션 시간을 충분히 감소시키기 어렵다. 한편, 만약 이 차이가 80 rpm보다 크면, 통상의 회전속도로 돌아가는데 소요되는 시간이 매우 길어진다. 이 경우, 연마 속도는 요망되는 값보다 더 빠를 수 있고, 이는 연마된 양을 증가시켜, 연마 후 웨이퍼 형상을 변화시킨다. 바람직하게는, 고회전속도 연마 단계의 실행 시간은 1 및 15초 사이이다.
이 구체예에서 기술된 바와 같이, 과-연마시에, 고회전속도 연마 단계 (S30)의 실행은 또한 웨이퍼 표면에 인가되는 마찰을 증가시키고 발생되는 열의 양을 증가시킬 수 있다. 따라서, 제 1 구체예와 유사하게, 금속 필름(2)에 부가되는 열의 양을 증가시키고 금속 필름(2)의 온도를 상대적으로 빠르게 증가시킬 수 있다. 따라서, 인큐베이션 시간을 감소시키고, 금속 필름(2)을 제거하는데 필요한 시간을 감소시킬 수 있다. 결과로서, 쓰루풋은 향상된다.
또한, 인큐베이션 시간이 감소되어, 이는 리세스 및 부식의 발생을 억제시킨다. 또한, 슬러리와의 접촉 시간이 감소되고, 이는 결과적으로 연마 이후의 표면 형상을 더욱 매끄럽게 만들고, 이상적인 형상을 얻는다.
또한, 과-연마 단계들(S30, S40) 및 과-연마 단계 이전의 단계들(S10, S20)이 서로 다른 연마 테이블들 상에서 실행될 때, 과-연마 단계의 초기에서의 연마부의 온도는, 동일한 테이블 상의 실행과 비교하여, 쉽게 떨어진다. 따라서, 상기한 바와 같은 고회전속도 연마 단계 (S30)로부터 얻어지는 인큐베이션 시간의 감소효과는 더욱 효과적으로 된다.
한편, 이 구체예는 제 1 구체예에서 고부하 연마 단계 (S30)가 고회전속도 연마 단계 (S30)로 대체된 경우에 대해 설명된다. 그렇지만, 제 2 내지 제 4 구체예들에서의 고부하 연마 단계 (S30)가 고회전속도 연마 단계 (S30)로 대체되도록 실행될 수 있다. 즉, 제 2 구체예에서 기술된 바와 같이, 고회전속도 연마 단계는 두 개의 단계로 나누어질 수 있어서 회전속도은 점차적으로 감소된다. 또한, 제 3 구체예에서 기술된 바와 같이, 고회전속도 연마 단계는 연마 테이블의 개수가 두 개인 경우에 적용될 수 있다. 또한, 제 4 구체예에서 기술된 바와 같이, 마감 연마 단계를 과-연마 이후에 부가할 수 있다.
제 6 구체예
제 6 구체예를 이하에서 기술한다. 제 1 내지 제 5 구체예는 고부하 연마 단계 및 고회전속도 연마 단계 중 어느 것이 과-연마 단계의 초기에 실행된다. 한편, 이 구체예에서는, 연마는 고부하 하의 고회전속도에서 실행된다. 다른 구성 및 작동들은 상기 구체예와 유사하게 설계될 수 있다. 따라서, 상기 구체예와 같은 상세한 설명은 생략된다.
도 13은 제 6 구체예에서 초기 연마 단계 (S20) 및 과-연마 단계 (S30, S40)에서 연마 시간, 연마 부하 및 회전속도 사이의 관계를 나타내는 그래프이다. 이 구체예에서, 과-연마가 실행될 때, 연마는 고부하 하의 고회전속도(고부하 및 고회전속도 연마: S30 단계)에서 일단 실행된다. 연이어, 연마는 통상의 부하 하의 통상의 회전속도(통상의 부하 및 통상의 회전속도 연마: S40 단계)에서 실행된다. 여기서, 이 경우 회전속도은 연마 테이블의 회전속도을 나타낸다. 단계 S30, S40의 공정에서, 금속 필름(2)은 도 4D에 나타낸 바와 같이, 홀(4)의 부분을 제외하고 제거된다. 따라서, 불필요한 부분 상에 형성된 금속 필름(2)은 제거된다.
이 구체예에서 기술된 바와 같이, 과-연마의 초기에, 고부하 하의 고회전속도에서 연마를 실행함으로써, 웨이퍼 표면에 인가되는 마찰력을 증가시키고 발생된 열의 양을 증가시키는 것이 가능하다. 따라서, 제 1 구체예에 유사하게, 금속 필름(2)에 부가되는 열의 양을 증가시키고 금속 필름(2)의 온도를 비교적 빠르게 증가시키는 것이 가능하다. 결과로서, 쓰루풋이 향상된다.
이 때, 고부하 및 고회전속도이 설정되기 때문에, 웨이퍼 표면에 인가되는 마찰력으로부터 얻어지는 열의 양은 상승적으로 증가될 수 있고, 이는 연마시 온도를 효율적으로 증가시킬 수 있다.
한편, 이 구체예는 제 1 및 제 5 구체예들에서 고부하 연마 단계 및 고회전속도 연마 단계가 고부하 및 고회전속도 연마단계 (S30)로 대체되는 경우에 대해 설명된다. 그렇지만, 이는 제 2 내지 제 4 구체예에서 고부하 연마 단계 (S30)가 고부하 및 고회전속도 연마단계 (S30)로 대체되도록 실행될 수 있다.
본발명에 따라서, 과-연마시 인큐베이션 시간을 감소시킬 수 있는 반도체소자의 제조 방법 및 장치가 제공될 수 있다.
본발명은 상기한 구체예에 제한되지 않고, 본발명의 범위 및 사상을 벗어남이 없이, 변조 및 변형될 수 있음은 명백하다.
본발명의 상기 및 기타 목적, 장점 및 특징은 첨부된 도면과 관련하여 취해진 특정의 바람직한 구체예의 다음 기술로부터 더욱 명백해지는데, 여기서:
도 1A는 연마 이전의 웨이퍼를 나타내는 단면도이고;
도 1B는 연마 이후의 웨이퍼를 나타내는 단면도이고;
도 2는 제 1 구체예에 따른 반도체소자 제조 장치의 구성을 나타내는 모식도이고;
도 3은 제 1 구체예에서 반도체소자를 제조하는 방법을 나타내는 흐름도이고;
도 4A 내지 4D는 제 1 구체예에서 연마 공정에서 웨이퍼를 나타내는 단면도이고;
도 5는 제 1 구체예에서 연마 단계에서 연마 시간 및 연마 부하 사이의 관계를 나타내는 그래프이고;
도 6은 비교예와 제 1 구체예의 실험 결과를 나타내는 그래프이고;
도 7은 제 2 구체예에서 연마 단계에서 연마 시간 및 연마 부하 사이의 관계를 나타내는 그래프이고;
도 8은 제 3 구체예에 따른 반도체소자 제조 장치의 구성을 나타내는 모식도이고;
도 9A 및 9B는 제 3 구체예에서 연마 단계에서 연마 시간 및 연마 부하 사이의 관계를 나타내는 그래프이고;
도 10은 제 4 구체예에 따른 반도체소자 제조 장치의 구성을 나타내는 모식도이고;
도 11A 및 11B는 제 4 구체예에서 연마 단계에서 연마 시간 및 연마 부하 사이의 관계를 나타내는 그래프이고;
도 12는 제 5 구체예에서 연마 단계에서 연마 시간, 연마 부하 및 회전속도 사이의 관계를 나타내는 그래프이고;
도 13는 제 6 구체예에서 연마 단계에서 연마 시간, 연마 부하 및 회전속도 사이의 관계를 나타내는 그래프이다.

Claims (21)

  1. 다음을 포함하는 반도체소자를 제조하는 방법:
    (a) 절연 필름 및 금속 필름이 노출되어 있는 연마 표적의 표면을 얻는 단계; 및
    (b) 노출된 절연 필름 및 노출된 금속 필름을 갖는 표면을 연마하는 단계, 여기서 단계 (b)는 다음을 포함함:
    (b1) 단계 (b2)에서의 통상의 마찰력보다 높은 마찰력을 갖는 조건에서 표면을 연마하는 단계; 및
    (b2) 단계 (b1) 후 단계 (b1)에서의 마찰력보다 낮은 통상의 마찰력의 조건에서 표면을 마찰시키는 단계.
  2. 제 1항에 있어서, 상기 단계 (b1)은:
    (b11) 고부하 하에서 상기 표면을 연마하는 단계를 포함하고, 상기 단계 (b2)는:
    (b21) 상기 단계 (b11) 후 상기 고부하보다 낮은 통상의 부하하에서 상기 표면을 연마하는 단계를 포함하는, 반도체소자를 제조하는 방법.
  3. 제 1항에 있어서, 상기 단계 (a)은:
    (a1) 상기 연마 표적 상에 형성된 절연 필름 내에 오목부를 형성하는 단계,
    (a2) 상기 금속 필름이 상기 오목부 및 상기 절연필름을 커버하도록 금속 필름을 형성하는 단계, 및
    (a3) 상기 절연필름의 최소한 일부를 노출시키도록 상기 금속 필름을 연마하는 단계를 포함하는, 반도체소자를 제조하는 방법.
  4. 제 1항에 있어서, 상기 단계 (a)가 실행되는 연마 테이블은 상기 (b)가 실행되는 연마 테이블과 다른, 반도체소자를 제조하는 방법.
  5. 제 1항에 있어서, 상기 금속 필름은:
    TiN층을 포함하는 장벽층, 및
    상기 장벽층 상에 형성된 텅스텐 필름층을 포함하는, 반도체소자를 제조하는 방법.
  6. 제 5항에 있어서, 상기 장벽층은 TiN 및 Ti를 포함하는 적층인 반도체소자를 제조하는 방법.
  7. 제 5항에 있어서, 상기 단계 (a)는:
    (a4) 상기 텅스텐 필름층을 제거하는 단계, 및
    (a5) 상기 장벽층을 제거하는 단계를 포함하고,
    여기서 상기 단계 (a4)가 실행되는 연마 테이블은 상기 (a5)가 실행되는 연마 테이블과 다른, 반도체소자를 제조하는 방법.
  8. 제 1항에 있어서, 상기 금속 필름은 Cu 필름을 포함하는, 반도체소자를 제조하는 방법.
  9. 제 1항에 있어서, 상기 금속 필름은: Ta 및 TaN을 포함하는 적층 필름을 추가로 포함하는, 반도체소자를 제조하는 방법.
  10. 제 2항에 있어서, 상기 단계 (b11)은 다음을 포함하는, 반도체소자를 제조하는 방법:
    (b111) 제 1 고부하 하에서 상기 표면을 연마하는 단계, 및
    (b112) 상기 단계 (b111) 후, 상기 제 1 고부하보다 낮고 상기 통상의 부하보다 더 높은 제 2 고부하 하에서 상기 표면을 연마하는 단계.
  11. 제 1항에 있어서, 상기 단계 (b)은 다음을 포함하는, 반도체소자를 제조하는 방법:
    (b3) 연마 패드가 부착된 연마 테이블을 회전하고 상기 연마 패드를 향해 상기 연마 표적을 푸시해서 상기 표면을 연마하는 단계,
    여기서 상기 단계 (b1)은 다음을 포함하고:
    (b12) 상기 연마 테이블의 고회전속도에서 상기 표면을 연마하는 단계,
    상기 단계 (b2)는 다음을 포함함:
    (b22) 상기 단계 (b12) 후 상기 고회전속도보다 낮은 상기 연마 테이블의 통상의 회전속도에서 상기 표면을 연마하는 단계.
  12. 제 11항에 있어서, 상기 단계 (b12)은 다음을 포함하는, 반도체소자를 제조하는 방법:
    (b121) 제 1 고회전속도에서 상기 표면을 연마하는 단계, 및
    (b122) 상기 단계 (b121) 이후, 상기 제 1 고회전속도보다 낮고 상기 통상의 회전속도보다 더 높은 제 2 고회전속도에서 상기 표면을 연마하는 단계.
  13. 제 1항 내지 제 12항 중 어느 한 항에 있어서,
    (c) 상기 단계 (b) 후, 상기 표면을 마감하기 위해 슬러리를 바꾸고 마감 연마를 실행하는 단계를 추가로 포함하는, 반도체소자를 제조하는 방법.
  14. 제 1항에 있어서, 상기 연마 표적은 반도체 웨이퍼인, 반도체소자를 제조하는 방법.
  15. 제 1항에 있어서, 상기 단계 (b)는 CMP(화학적 기계적 연마, Chemical Mechanical Polishing)법에 의해 실행되는, 반도체소자를 제조하는 방법.
  16. 다음을 포함하는, 반도체소자를 제조하는 장치:
    연마 유닛; 및
    상기 연마 유닛의 작동을 제어하도록 구성된 컨트롤러,
    여기서, 상기 연마 유닛은:
    연마 표적을 연마하기 위해 사용되도록 구성된 초기 연마 테이블들, 및
    상기 초기 연마 테이블을 사용함으로써 연마된 상기 연마 표적을 더욱 연마하기 위해 사용되도록 구성된 과-연마 테이블을 포함하고,
    여기서 상기 컨트롤러는, 상기 초기 연마 테이블들을 사용하여 상기 연마 표적이 연마되어 상기 연마 표적 상에 절연 필름 및 금속 필름을 노출시키고, 또한, 상기 과-연마 테이블을 사용하여 상기 연마 표적을 연마시킬 때, 초기 단계의 상기 연마 표적에 작용하는 마찰력이 남은 단계의 마찰력보다 크도록, 상기 작동을 제어하는, 반도체소자를 제조하는 장치.
  17. 제 16항에 있어서, 상기 컨트롤러는, 상기 초기 단계의 연마 로드가, 상기 과-연마 테이블을 사용하여 상기 연마 표적을 연마시킬 때, 남은 단계의 로드보다 더 높도록 상기 연마 유닛의 상기 작동을 제어하는, 반도체소자를 제조하는 장치.
  18. 제 16항에 있어서, 상기 컨트롤러는, 상기 과-연마 테이블을 사용하여 상기 연마 표적을 연마시킬 때 상기 초기 단계의 상기 과-연마 테이블의 회전속도이, 남은 단계의 회전속도보다 더 높도록 상기 연마 유닛의 상기 작동을 제어하는, 반도체소자를 제조하는 장치.
  19. 제 16항에 있어서, 상기 연마 유닛은:
    상기 과-연마 테이블을 사용하여 연마된 상기 연마 표적을 마감하기 위해 마감 연마용으로 사용되도록 구성된 마감 연마 테이블을 포함하는, 반도체소자를 제조하는 장치.
  20. 제 16항에 있어서, 상기 연마 유닛은 CMP(화학적 기계적 연마, Chemical Mechanical Polishing) 장치에 의해 실행되는, 반도체소자를 제조하는 장치.
  21. 제 16항 내지 제 20항 중 어느 한 항에 있어서, 상기 초기 연마 테이블들은:
    상기 금속 필름 내에 포함된 텅스텐 필름을 제거하도록 구성된 텅스텐 필름 제거 테이블, 및
    상기 금속 필름 내에 포함된 장벽층을 제거하도록 구성된 장벽층 제거 테이블
    을 포함하는, 반도체소자를 제조하는 장치.
KR1020070088449A 2006-09-04 2007-08-31 반도체 소자를 제조하는 방법 및 장치 KR100870205B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00238654 2006-09-04
JP2006238654 2006-09-04
JPJP-P-2007-00220122 2007-08-27
JP2007220122A JP5015696B2 (ja) 2006-09-04 2007-08-27 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
KR20080021556A KR20080021556A (ko) 2008-03-07
KR100870205B1 true KR100870205B1 (ko) 2008-11-24

Family

ID=39152287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088449A KR100870205B1 (ko) 2006-09-04 2007-08-31 반도체 소자를 제조하는 방법 및 장치

Country Status (5)

Country Link
US (1) US8334210B2 (ko)
JP (1) JP5015696B2 (ko)
KR (1) KR100870205B1 (ko)
CN (1) CN101140857B (ko)
TW (1) TWI357102B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5149020B2 (ja) * 2008-01-23 2013-02-20 株式会社ディスコ ウエーハの研削方法
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
JP2014011408A (ja) * 2012-07-02 2014-01-20 Toshiba Corp 半導体装置の製造方法および研磨装置
US9070644B2 (en) 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9646894B2 (en) 2013-03-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9227294B2 (en) * 2013-12-31 2016-01-05 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method for chemical mechanical polishing
CN105631106B (zh) * 2015-12-25 2018-11-20 北京航天微电科技有限公司 一种高频声表面波器件声电协同全波仿真方法
US20240033878A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Minimizing substrate bow during polishing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990048787A (ko) * 1997-12-10 1999-07-05 김영환 반도체소자의 연마방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340370A (en) * 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
JP3206654B2 (ja) 1998-12-03 2001-09-10 日本電気株式会社 半導体装置の製造方法
KR20010020818A (ko) 1999-05-05 2001-03-15 조셉 제이. 스위니 마찰-기초 제어를 가진 화학 기계 연마
US7041599B1 (en) * 1999-12-21 2006-05-09 Applied Materials Inc. High through-put Cu CMP with significantly reduced erosion and dishing
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US7104869B2 (en) * 2001-07-13 2006-09-12 Applied Materials, Inc. Barrier removal at low polish pressure
US6821881B2 (en) * 2001-07-25 2004-11-23 Applied Materials, Inc. Method for chemical mechanical polishing of semiconductor substrates
JP2002198333A (ja) * 2001-10-15 2002-07-12 Hitachi Chem Co Ltd 金属用研磨液及びそれを用いた基板の研磨方法
JP2004296596A (ja) 2003-03-26 2004-10-21 Fujitsu Ltd 半導体装置の製造方法
US6830504B1 (en) * 2003-07-25 2004-12-14 Taiwan Semiconductor Manufacturing Company Barrier-slurry-free copper CMP process
US6946397B2 (en) * 2003-11-17 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing process with reduced defects in a copper process
JP3897030B2 (ja) * 2004-04-26 2007-03-22 セイコーエプソン株式会社 半導体装置の製造方法
JP3904578B2 (ja) * 2005-04-08 2007-04-11 シャープ株式会社 半導体装置の製造方法
US8129278B2 (en) * 2005-11-14 2012-03-06 United Microelectronics Corp. Chemical mechanical polishing process
JP2007157841A (ja) * 2005-12-01 2007-06-21 Toshiba Corp Ｃｍｐ用水系分散液、研磨方法、および半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990048787A (ko) * 1997-12-10 1999-07-05 김영환 반도체소자의 연마방법

Also Published As

Publication number Publication date
CN101140857A (zh) 2008-03-12
JP5015696B2 (ja) 2012-08-29
KR20080021556A (ko) 2008-03-07
US20080057837A1 (en) 2008-03-06
JP2008091883A (ja) 2008-04-17
TWI357102B (en) 2012-01-21
US8334210B2 (en) 2012-12-18
TW200823987A (en) 2008-06-01
CN101140857B (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
KR100870205B1 (ko) 반도체 소자를 제조하는 방법 및 장치
US20110189857A1 (en) Chemical mechanical polishing apparatus, chemical mechanical polishing method, and control program
CN101352844A (zh) 用于化学机械抛光的抛光垫及应用其的化学机械抛光方法
US20060172527A1 (en) Method for forming a defined recess in a damascene structure using a CMP process and a damascene structure
US6736701B1 (en) Eliminate broken line damage of copper after CMP
WO2015172442A1 (zh) 铜互连的制备方法
JP5141068B2 (ja) 研磨方法、研磨装置及び半導体装置の製造方法
KR100390204B1 (ko) 연마방법 및 연마액
TWI234799B (en) Polishing method and semiconductor device manufacturing method
JP2003297812A (ja) 半導体製造装置及び半導体素子製造方法
Khan et al. Damascene process and chemical mechanical planarization
JP2008021704A (ja) 半導体装置の製造方法
US7344987B2 (en) Method for CMP with variable down-force adjustment
JP2001135601A (ja) 半導体デバイス平坦化の研磨方法
US20060205217A1 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
JP4064943B2 (ja) 半導体装置の製造方法
US6380069B1 (en) Method of removing micro-scratch on metal layer
KR102269454B1 (ko) 구역 기반 cmp 타겟 제어
US20070235345A1 (en) Polishing method that suppresses hillock formation
KR100830744B1 (ko) 금속 라인의 디싱을 최소화하는 화학적 기계적 폴리싱 공정
JP2008515182A (ja) Ｃｍｐプロセスにおけるフレキシブル洗浄ステップ
US20040043611A1 (en) Method of reducing a defect level after chemically mechanically polishing a copper-containing substrate by rinsing the substrate with an oxidizing solution
US6777807B1 (en) Interconnect integration
Gotkis et al. Cu CMP ON ORBITAL TOOL: PHILOSOPHY, CONCEPTS AND IMPLEMENTATION.
KR100607763B1 (ko) 두 단계의 절연막 연마 공정을 포함하는 반도체 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 10