CN101097859B - 闪速存储器件的栅极的形成方法 - Google Patents

闪速存储器件的栅极的形成方法 Download PDF

Info

Publication number
CN101097859B
CN101097859B CN2007100077319A CN200710007731A CN101097859B CN 101097859 B CN101097859 B CN 101097859B CN 2007100077319 A CN2007100077319 A CN 2007100077319A CN 200710007731 A CN200710007731 A CN 200710007731A CN 101097859 B CN101097859 B CN 101097859B
Authority
CN
China
Prior art keywords
layer
nitride layer
coating
grid
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100077319A
Other languages
English (en)
Other versions
CN101097859A (zh
Inventor
郑哲谟
赵挥元
金正根
明成桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101097859A publication Critical patent/CN101097859A/zh
Application granted granted Critical
Publication of CN101097859B publication Critical patent/CN101097859B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种形成闪速存储器件的栅极的方法，包括的步骤有：在半导体衬底上形成以第一氮化物层为顶层的栅极以及在所述栅极的整个表面上形成氧化物层，在所述氧化物层的侧壁上以间隔体的形式形成第二氮化物层，执行抛光工艺，以暴露所述栅极的顶面，之后去除所述第一氮化物层以形成开口，在所述开口的侧壁上形成阻挡金属层，以及在所述开口内形成钨层。

Description

闪速存储器件的栅极的形成方法
技术领域
本发明总体上涉及闪速存储器件，更具体而言，涉及闪速存储器件的栅极的形成方法。
背景技术
随着闪速存储器件的集成度的提高，替代常规反应离子蚀刻(RIE)的采用金属镶嵌法的金属线形成法得到了越来越多的使用。这是因为在60nm或更小的存储器中，钨栅极具有小于等于60nm的窄宽度，难以采用常规RIE方法构图。在采用硅化钨(WSi)的情况下，难以确保栅极线。在将目标提高到确保电阻的情况下，其导致了内电容的增大。此外，在进行栅极蚀刻时，必须同时蚀刻硬掩模层、硅化钨层、多晶硅层和氧化物层。在采用RIE法形成钨栅极的情况下，由于钨氧化的原因难以形成间隔体，并且在热预算的影响下栅极的可靠性低。此外，在采用常规钨(W)单金属镶嵌法的情况下，必须以ISO水平形成第一多晶硅层图案，而且在位错的影响下降低了耦合率(coupling ratio)。
发明内容
相应地，本发明提供了一种闪速存储器件的栅极的形成方法，其中，能够提高栅极图案的裕量，并且能够降低栅极之间的电容。
根据一个方面，本发明提供了一种形成闪速存储器件的栅极的方法，其包括的步骤有：在半导体衬底上形成以第一氮化物层为顶层的栅极以及在所述栅极的整个表面上形成氧化物层，在所述氧化物层的侧壁上以间隔体的形式形成第二氮化物层，执行抛光工艺，以暴露所述栅极的顶面，之后去除所述第一氮化物层以形成开口，在所述开口的侧壁上形成阻挡金属层，以及在所述开口内形成钨层。
附图说明
图1到图11是说明根据本发明实施例的形成闪速存储器件的栅极的方法的截面图。
具体实施方式
在下文中将参考附图描述根据本发明的具体实施例。
图1到11是示出了根据本发明的实施例的形成闪速存储器件的栅极的方法的截面图。
参考图1，在限定了单元区域和选择线区域的半导体衬底101上依次层压隧道氧化物层102、用于浮置栅极的第一多晶硅层103、电介质层104、用于控制栅极的第二多晶硅层105、第一氮化物层106、硬掩模层107、SiON层108和光致抗蚀剂109。对光致抗蚀剂109构图。优选将第一氮化物层106形成为具有到
Figure G2007100077319D00022
的厚度。优选采用α-碳形成硬掩模层107，并使之具有到
Figure G2007100077319D00024
的厚度。优选将SiON层108形成为具有
Figure G2007100077319D00025
到
Figure G2007100077319D00026
Figure G2007100077319D00027
的厚度。
参考图2，采用已构图光致抗蚀剂109作为掩模蚀刻SiON层108和硬掩模层107。去除已构图光致抗蚀剂109和SiON层108，由此形成硬掩模层图案107a。
参考图3，采用硬掩模层图案107a作为掩模，依次蚀刻第一氮化物层106、第二多晶硅层105、电介质层104、第一多晶硅层103和隧道氧化物层102，之后剥除硬掩模层图案107a。相应地，形成了栅极图案。
参考图4，在所得物上执行清洁工艺和离子注入工艺，之后在整个表面上形成氧化物层110。相应地，在栅极之间形成了氧化物层间隔体。
参考图5，通过蚀刻工艺使氧化物层110具有预定厚度。优选通过对氧化物层110的蚀刻使第一氮化物层106与氧化物层110之间的高度为
Figure G2007100077319D00028
到
Figure G2007100077319D00029
参考图6，在整个表面上形成第二氮化物层111。优选将第二氮化物层111形成为具有
Figure G2007100077319D000210
到
Figure G2007100077319D000211
的厚度。
参考图7，蚀刻第二氮化物层111，使用于自对准触点(SAC)的第二氮化物层111以间隔体的形式保留在选择线区域的氧化物层110的侧壁上。
参考图8，如果保留在选择线区域的氧化物层110的侧壁上的用于SAC的第二氮化物层111所处位置高于栅极图案的第一氮化物层106，那么在后续的蚀刻过程中存在暴露第二氮化物层111的可能性。因此，蚀刻第二氮化物层111，使其位置低于第一氮化物层106。第二氮化物层111的顶面与第一氮化物层106的顶面之间的高度优选处于
Figure G2007100077319D00031
到
Figure G2007100077319D00032
的范围内。
参考图9，在整个表面上形成作为氧化物层的层间电介质(ILD)112。在形成ILD 112之后，优选在所得表面上执行化学机械抛光(CMP)。这时，采用第一氮化物层106作为蚀刻停止层执行CMP工艺，直到暴露第一氮化物层106为止。
参考图10，采用湿法蚀刻工艺去除第一氮化物层106在这种情况下，优选采用磷酸溶液，通过湿法蚀刻工艺仅去除(dip out)第一氮化物层106。如果通过去除第一氮化物层106形成了开口(CH)，那么可以通过保留CH的内部或在CH的侧壁上形成作为间隔体Ox的氧化物层或氮化物层的形式控制临界尺寸(CD)。将间隔体Ox形成为具有
Figure G2007100077319D00033
到的厚度。(当间隔体Ox的厚度为时，是指未形成间隔体Ox。)
参考图11，在CH的侧壁上形成阻挡金属层113。在整个表面上淀积钨。采用CMP对钨抛光，直到暴露阻挡金属层113为止，由此形成钨层114。优选采用Ti和TiN、Ta和TaN以及WN中的任何一种形成阻挡金属层113。可以采用铝(Al)或铜(Cu)替代钨层114。接下来形成帽盖层，由此完成线工艺。
如上所述，根据本发明的闪速存储器件的栅极的形成方法具有如下优点。
第一，在第二多晶硅层上形成钨层。相应地，能够提高栅极图案裕量。
第二，能够提高第一和第二多晶硅层的界面之间的耦合比。
第三，无需在形成间隔体之前形成钨层。因此，能够降低后续的热预算。
第四，由于采用α-碳作为硬掩模，因此能够使钨层的电阻保持恒定。
第五，由于对SAC氮化物层部分蚀刻，因此能够防止SAC氮化物层暴露。
第六，可以通过在开口的侧壁上形成氧化物层或氮化物层控制栅极之间的CD。
第七，可以通过降低第二多晶硅层和钨层的高度控制栅极之间的电容。
第八，由于降低了栅极的高度，因此在形成开口时能够确保蚀刻工艺裕量。
尽管已经参考各实施例做出了上述说明，但是在不背离本发明的精神和范围的情况下，本领域的普通技术人员可以对本发明做出变化和修改。

Claims (12)

1.一种形成闪速存储器件的栅极的方法，所述方法包括的步骤有：
在半导体衬底上形成以第一氮化物层为顶层的栅极；
在所述栅极的整个表面上形成具有侧壁的氧化物层；
在所述氧化物层的侧壁上以间隔体的形式形成第二氮化物层；
执行抛光工艺，以暴露所述栅极的顶面；
剥离所述第一氮化物层，以形成具有侧壁的开口；
在所述开口的侧壁上形成阻挡金属层；以及
在所述开口内形成钨层。
2.根据权利要求1所述的方法，其中，所述的栅极的形成包括：
在所述半导体衬底上依次层压隧道氧化物层、第一多晶硅层、电介质层、第二多晶硅层、第一氮化物层、硬掩模层、SiON层和光致抗蚀剂；
对所述光致抗蚀剂构图；
采用所述已构图光致抗蚀剂作为掩模蚀刻所述SiON层和所述硬掩模层；
去除所述已构图光致抗蚀剂和所述SiON层，由此形成硬掩模层图案；
采用所述硬掩模层图案作为掩模蚀刻所述第一氮化物层、第二多晶硅层、电介质层、第一多晶硅层和隧道氧化物层；以及
剥离所述硬掩模层图案。
3.根据权利要求2所述的方法，其包括将所述第一氮化物层形成为具有到
Figure F2007100077319C00012
的厚度。
4.根据权利要求2所述的方法，其包括采用a-碳将所述硬掩模层形成为具有
Figure F2007100077319C00013
到
Figure F2007100077319C00014
的厚度。
5.根据权利要求2所述的方法，其包括将所述SiON层形成为具有
Figure F2007100077319C00015
到
Figure F2007100077319C00016
的厚度。
6.根据权利要求1所述的方法，其中，在所述氧化物层形成之后及所述第二氮化物层形成之前，所述氧化物层蚀刻为使得所述第一氮化物层的顶面与所述氧化物层之间的高度差为
Figure F2007100077319C00017
到
Figure F2007100077319C00018
7.根据权利要求1所述的方法，其包括将所述第二氮化物层形成为具有
Figure F2007100077319C00019
到的厚度。
8.根据权利要求1所述的方法，其中，将所述第一氮化物层的顶面与所述第二氮化物层的顶面之间的高度差设为处于
Figure F2007100077319C00021
到
Figure F2007100077319C00022
的范围内。
9.根据权利要求2所述的方法，其中，将所述第一氮化物层的顶面与所述第二氮化物层的顶面之间的高度差设为处于
Figure F2007100077319C00023
到
Figure F2007100077319C00024
的范围内。
10.根据权利要求2所述的方法，其包括采用磷酸在所述第一氮化物层上执行湿法蚀刻工艺，以形成开口。
11.根据权利要求1所述的方法，其包括采用Ti和TiN、Ta和TaN以及WN之一形成所述阻挡金属层。
12.根据权利要求1所述的方法，还包括在形成所述阻挡金属层之前在所述开口的所述侧壁上形成氧化物层或氮化物层的步骤。
CN2007100077319A 2006-06-28 2007-01-29 闪速存储器件的栅极的形成方法 Expired - Fee Related CN101097859B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR58779/06 2006-06-28
KR1020060058779A KR100843054B1 (ko) 2006-06-28 2006-06-28 플래쉬 메모리 소자의 게이트 형성방법

Publications (2)

Publication Number Publication Date
CN101097859A CN101097859A (zh) 2008-01-02
CN101097859B true CN101097859B (zh) 2010-05-19

Family

ID=38877202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100077319A Expired - Fee Related CN101097859B (zh) 2006-06-28 2007-01-29 闪速存储器件的栅极的形成方法

Country Status (3)

Country Link
US (1) US7521319B2 (zh)
KR (1) KR100843054B1 (zh)
CN (1) CN101097859B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7476588B2 (en) * 2007-01-12 2009-01-13 Micron Technology, Inc. Methods of forming NAND cell units with string gates of various widths
KR100941865B1 (ko) 2008-03-10 2010-02-11 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN106601749A (zh) * 2016-12-15 2017-04-26 武汉新芯集成电路制造有限公司 一种闪存单元结构及分立栅快闪存储器
US10522557B2 (en) 2017-10-30 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Surface topography by forming spacer-like components
CN108560030B (zh) * 2018-06-01 2019-11-19 上海华力集成电路制造有限公司 金属钨的沉积方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239827A (zh) * 1998-06-24 1999-12-29 世大积体电路股份有限公司 快闪存储单元的制造方法
US6873019B2 (en) * 2000-04-19 2005-03-29 Oki Electric Industry Co., Ltd. Semiconductor device including memory cells and manufacturing method thereof
US7052972B2 (en) * 2003-12-19 2006-05-30 Micron Technology, Inc. Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368321B1 (ko) * 2000-12-29 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100807075B1 (ko) * 2001-12-29 2008-02-25 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
KR100501464B1 (ko) * 2003-02-04 2005-07-18 동부아남반도체 주식회사 비휘발성 메모리 장치 제조 방법
KR20040098106A (ko) * 2003-05-13 2004-11-20 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US7262093B2 (en) * 2004-07-15 2007-08-28 Promos Technologies, Inc. Structure of a non-volatile memory cell and method of forming the same
KR100609578B1 (ko) * 2004-12-28 2006-08-08 주식회사 하이닉스반도체 플래쉬 메모리소자의 플로팅 게이트전극 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239827A (zh) * 1998-06-24 1999-12-29 世大积体电路股份有限公司 快闪存储单元的制造方法
US6873019B2 (en) * 2000-04-19 2005-03-29 Oki Electric Industry Co., Ltd. Semiconductor device including memory cells and manufacturing method thereof
US7052972B2 (en) * 2003-12-19 2006-05-30 Micron Technology, Inc. Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus

Also Published As

Publication number Publication date
KR20080000900A (ko) 2008-01-03
KR100843054B1 (ko) 2008-07-01
US20080003754A1 (en) 2008-01-03
US7521319B2 (en) 2009-04-21
CN101097859A (zh) 2008-01-02

Similar Documents

Publication Publication Date Title
CN110010609A (zh) 包含梯级结构的半导体装置和相关方法
US9570452B2 (en) Flash memory
EP1677359A1 (en) Semiconductor device and method for manufacturing semiconductor device
US8377820B2 (en) Method of forming a metallization system of a semiconductor device by using a hard mask for defining the via size
US20060148177A1 (en) Method for forming split gate flash nonvolatile memory devices
CN101097859B (zh) 闪速存储器件的栅极的形成方法
CN100492605C (zh) 制造具有钨栅电极的半导体器件的方法
US20220139773A1 (en) Self-aligned barrier for metal vias
US8120113B2 (en) Metal line in semiconductor device
US20090026525A1 (en) Memory and method for fabricating the same
JP2004104125A (ja) 不揮発性メモリ装置の製造方法
CN107481995B (zh) 被金属覆盖层覆盖的钴互连
US9972493B2 (en) Method of forming low height split gate memory cells
US9842766B2 (en) Semiconductor device and method for fabricating semiconductor device
US7300844B2 (en) Method of forming gate of flash memory device
JP2006253643A (ja) 半導体素子のゲート電極パターン形成方法
US8216932B2 (en) Method of manufacturing semiconductor devices having metal lines
CN101030559B (zh) 制造快闪存储器件的方法
JP5213316B2 (ja) 障壁金属スペーサを備える半導体素子及びその製造方法
KR100673225B1 (ko) 플래시 메모리 소자의 제조 방법
KR100877255B1 (ko) 반도체 소자의 금속 배선 제조 방법
US20040192023A1 (en) Methods of forming conductive patterns using barrier layers
KR100559996B1 (ko) 플래시 메모리 제조 방법
KR20110108546A (ko) 다마신 공정을 이용한 반도체장치 제조 방법
JP2005150336A (ja) 不揮発性半導体記憶装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20140129