KR100807075B1 - 플래쉬 메모리 소자의 제조 방법 - Google Patents
플래쉬 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100807075B1 KR100807075B1 KR1020010087981A KR20010087981A KR100807075B1 KR 100807075 B1 KR100807075 B1 KR 100807075B1 KR 1020010087981 A KR1020010087981 A KR 1020010087981A KR 20010087981 A KR20010087981 A KR 20010087981A KR 100807075 B1 KR100807075 B1 KR 100807075B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- contact
- forming
- film
- self
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 66
- 238000005530 etching Methods 0.000 claims abstract description 26
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 239000010410 layer Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 238000004904 shortening Methods 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Abstract
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 자기정렬 소오스 마스크를 이용한 자기정렬 소오스 공정에서 게이트 콘택을 정의하고, 드레인 콘택 마스크를 이용한 드레인 콘택 형성 공정에서 게이트 콘택을 형성함으로써 게이트 콘택을 별도로 형성하기 위해 필요한 사진, 식각 및 감광제 제거 공정을 단축하여 공정을 단순화할 수 있어 생산 원가를 절감할 수 있는 플래쉬 메모리 소자의 제조 방법이 제시된다.
플래쉬 메모리 소자, 자기정렬 소오스 마스크, 드레인 콘택 마스크, 공정수
Description
도 1(a) 내지 도 1(c)는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 터널 산화막
13 : 제 1 폴리실리콘막 14 : 유전체막
15 : 제 2 폴리실리콘막 16 : 텅스텐 실리사이드막
17 : 절연막 18 : 접합 영역
19 : 스페이서 20 : 층간 절연막
21 : 드레인 콘택 22 : 게이트 콘택
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 특히 자기정렬 소오스 마스크를 이용한 자기정렬 소오스 공정에서 게이트 콘택을 정의하고, 드레인 콘택 마스크를 이용한 드레인 콘택 형성 공정에서 게이트 콘택을 형성함으로써 게이트 콘택을 별도로 형성하기 위해 필요한 사진, 식각 및 감광제 제거 공정을 단축하여 공정을 단순화할 수 있어 생산 원가를 절감할 수 있는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
반도체 메모리 소자의 제조 기술이 발달함에 따라 디자인 룰은 지속적으로 감소하고 있다. 따라서, 플래쉬 메모리 소자를 제조할 때 소오스와 드레인 콘택과 게이트 사이의 간격을 최대한 줄임으로써 셀의 크기를 최소화하는 기술로 발전하고 있다. 이를 위해서 자기정렬 콘택 식각 공정이 개발되었다. 그러나, 자기정렬 콘택 식각 공정을 실시하기 위해서는 게이트 콘택 형성 공정과 드레인 콘택 형성 공정을 별도로 실시해야 하는데, 이는 각각의 콘택이 형성되는 위치에 적층된 물질이 서로 다르기 때문이다.
종래의 게이트를 노출시키는 콘택 형성 공정은 층간 절연막으로 형성된 산화막과 게이트를 형성하기 위한 식각 공정 이후 게이트 상부에 잔류하는 질화막을 두 물질의 식각 선택비가 없는 조건으로 식각하는 공정이다. 드레인 콘택 형성 공정은 게이트를 보호하기 위해 게이트 측벽에 형성된 스페이서를 유지하면서 식각하는 공정이다. 드레인 콘택 형성 공정은 산화막을 식각 선택비가 없는 조건으로 제거하 고, 이후 질화막부터는 산화막과 질화막의 식각 선택비가 매우 높은 조건으로 실시하여 게이트 상부에 잔류하는 질화막을 보호하면서 산화막만을 제거한다.
게이트 콘택 형성 조건을 이용하여 게이트 콘택과 드레인 콘택을 동시에 형성할 경우에는 질화막을 식각하는 조건으로 공정이 실시되기 때문에 게이트 측벽의 스페이서까지 제거되고, 드레인 콘택 형성 조건을 이용하여 두 콘택을 동시에 형성할 경우에는 게이트 상부에 형성된 질화막이 제거되지 않기 때문에 두 콘택을 동시에 형성할 수 없다.
상기한 바와 같이 종래의 플래쉬 메모리 소자의 제조 공정에서는 게이트와 드레인에 전계를 인가하기 위한 게이트 콘택 형성 공정과 드레인 콘택 형성 공정이 별도로 실시되어야 한다. 이를 위해서는 별도의 사진 공정, 식각 공정 및 감광제 제거 공정등의 공정을 요구하게 되어 매우 많은 공정 수를 갖게 되는 단점이 있다.
본 발명의 목적은 자기정렬 소오스 식각 공정 및 드레인 콘택 형성 공정중에 게이트 콘택을 형성함으로써 공정수를 줄일 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 있다.
본 발명에서는 게이트 상부에 형성된 물질과 자기정렬 소오스 형성 공정에서 제거되는 물질이 유사한 특성을 이용하여 자기정렬 소오스 식각 공정과 게이트를 노출시키기 위해 게이트 상부에 형성된 물질의 일부를 식각하는 공정을 동시에 실 시하여 공정을 단순화시킨다. 즉, 자기정렬 소오스 영역을 형성하기 위한 자기정렬 소오스 마스크 공정에서 자기정렬 소오스 영역과 게이트 콘택 영역을 동시에 개방하여 자기정렬 소오스 식각 공정에서 선택비가 없는 조건으로 게이트 상부의 절연막을 식각한다. 이에 따라 자기정렬 소오스 영역과 게이트 콘택 영역이 동시에 형성된다. 그리고, 전체 구조 상부에 층간 절연막을 형성한 후 드레인 콘택 형성 공정에서 게이트 콘택이 완전히 형성되도록 공정을 진행한다. 따라서, 본 발명에서는 종래에 실시하였던 자기정렬 소오스 식각, 게이트 콘택 형성 공정 및 드레인 콘택 형성 공정에서 게이트 콘택 형성 공정을 실시하지 않기 때문에 공정 단순화와 원가 절감을 동시에 이룰 수 있다.
본 발명에 따른 플래쉬 메모리 소자의 제조 방법은 소자 분리막이 형성되어 액티브 영역 및 필드 영역이 확정된 반도체 기판 상부의 소정 영역에 터널 산화막, 플로팅 게이트, 유전체막, 콘트롤 게이트 및 제 1 절연막이 적층된 스택 게이트를 형성하는 단계와, 불순물 이온 주입 공정을 실시하여 상기 반도체 기판상의 소정 영역에 소오스 및 드레인 영역을 형성하는 단계와, 자기정렬 소오스 마스크를 이용한 자기정렬 소오스 공정으로 소오스 라인을 형성하는 공정에서 상기 절연막의 소정 영역을 식각하여 게이트 콘택을 확정하는 단계와, 전체 구조 상부에 제 2 절연막을 형성한 후 식각 공정을 실시하여 스택 게이트 측벽 및 상기 게이트 콘택이 형성될 부분이 패터닝된 제 1 질화막의 측벽에 스페이서를 형성하는 단계와, 전체 구 조 상부에 층간 절연막을 형성한 후 드레인 콘택 마스크를 이용한 식각 공정으로 드레인 콘택을 형성하는 동시에 게이트 콘택 부분의 층간 절연막을 완전히 제거하여 게이트 콘택을 형성하는 단계와, 상기 드레인 콘택 및 게이트 콘택이 매립되도록 금속층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 소정 영역에 소자 분리막이 형성되어 액티브 영역와 필드 영역이 확정된 반도체 기판(11) 상부에 터널 산화막(12), 제 1 폴리실리콘막 (13), 유전체막(14), 제 2 폴리실리콘막(15), 텅스텐 실리사이드막(16) 및 절연막(17)이 적층된 스택 게이트를 형성한다. 여기서, 제 1 폴리실리콘막(13)은 플로팅 게이트로 사용되며, 제 2 폴리실리콘막(15) 및 텅스텐 실리사이드막(16)은 콘트롤 게이트로 사용된다. 또한, 절연막(17)은 산화막, 질화막 또는 산화질화막을 이용하여 1000∼4000Å의 두께로 형성한다. 이후 불순물 이온 주입 공정을 실시하여 반도체 기판(11)상의 소정 영역에 소오스 및 드레인으로 작용하는 접합 영역(18)을 형성한다. 그리고, 자기정렬 소오스 마스크를 이용한 자기정렬 소오스 공정으로 소자 분리막의 일부를 식각하여 소오스 라인을 형성하는 공정에서 게이트 콘택이 형성될 부분의 절연막(17)을 식각한다. 즉, 소오스 라인을 형성하는 동시에 게이트 콘택이 형성될 부분을 노출시키도록 자기정렬 소오스 마스크를 일부 변형한 다.
도 1(b)를 참조하면, 전체 구조 상부에 절연막을 형성한 후 식각 공정을 실시하여 스택 게이트 측벽에 스페이서(19)를 형성한다. 이때, 게이트 콘택이 형성될 부분이 패터닝된 절연막(17)의 측벽에도 스페이서(19)가 형성된다. 스페이서(19)는 이후 드레인 콘택 형성 공정에서 게이트 콘택이 형성될 부분이 완전히 노출될 수 있고, 게이트와 이후 배선 물질로 사용되는 금속이 완전히 절연될 수 있는 두께로 형성되어야 하는데, 바람직하게는 100∼1000Å의 두께로 형성한다. 또한, 스페이서(19)는 산화막, 질화막 또는 산화질화막의 단일막을 사용하거나 이들 막을 두가지 이상 사용하여 적층 구조로 형성한다. 이후 자기정렬 소오스 공정에 의해 소오스 라인을 형성하기 위해 제거된 소자 분리막 부분에 불순물을 주입한다.
도 1(c)를 참조하면, 전체 구조 상부에 층간 절연막(20)을 형성하는데, 이에 의해 게이트를 노출시키기 위한 콘택을 형성하기 위해 패터닝한 질화막(17)이 매립된다. 이후 드레인 콘택 마스크를 이용한 식각 공정으로 드레인 콘택(21)을 형성하는 동시에 게이트 콘택 부분의 층간 절연막(20)을 완전히 제거하여 게이트 콘택(22)을 형성한다. 즉, 드레인 콘택을 형성하는 동시에 게이트 콘택이 형성되도록 변형된 드레인 콘택 마스크를 사용한다.
상기한 바와 같이 게이트 콘택의 크기 확보를 위해서는 자기정렬 소오스 마스크에 의해 패터닝되는 게이트 콘택 지역의 크기를 고려하여 드레인 콘택 공정에서 마스크 크기를 결정하여야 한다. 이를 위해서는 3가지 방법이 있는데, 우선 자 기정렬 소오스 마스크의 게이트 콘택 영역의 크기가 드레인 콘택 마스크의 게이트 콘택 영역의 크기보다 큰 경우, 이들이 크기가 동일한 경우, 그리고 자기정렬 마스크의 게이트 콘택 영역의 크기가 드레인 콘택 마스크의 게이트 콘택 영역의 크기보다 작은 경우이다.
상술한 바와 같이 본 발명에 의하면 자기정렬 소오스 마스크를 이용한 자기정렬 소오스 공정에서 게이트 콘택을 정의하고, 드레인 콘택 마스크를 이용한 드레인 콘택 형성 공정에서 게이트 콘택을 형성함으로써 게이트 콘택을 별도로 형성하기 위해 필요한 사진, 식각 및 감광제 제거 공정을 단축하여 공정을 단순화할 수 있어 생산 원가를 절감할 수 있다.
Claims (7)
- 소자 분리막이 형성되어 액티브 영역 및 필드 영역이 확정된 반도체 기판 상부의 소정 영역에 터널 산화막, 플로팅 게이트, 유전체막, 콘트롤 게이트 및 제 1 절연막이 적층된 스택 게이트를 형성하는 단계와,불순물 이온 주입 공정을 실시하여 상기 반도체 기판의 상기 액티브 영역에 소오스 및 드레인 영역을 형성하는 단계와,자기정렬 소오스 마스크를 이용한 자기정렬 소오스 공정으로 소오스 라인을 형성하기 위하여 소자 분리막을 식각하면서 상기 콘트롤 게이트가 노출되도록 상기 제1 절연막에 콘택홀을 형성하는 단계와,상기 스택 게이트 측벽 및 상기 콘택홀의 측벽에 스페이서를 형성하는 단계와,상기 스페이서를 포함한 상기 반도체 기판 상에 층간 절연막을 형성한 후 드레인 콘택 마스크를 이용한 식각 공정으로 드레인 콘택을 형성하는 동시에 상기 스페이서 사이의 상기 콘트롤 게이트를 노출시키는 게이트 콘택을 형성하는 단계와,상기 드레인 콘택 및 게이트 콘택이 매립되도록 금속층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 절연막은 산화막, 질화막 또는 산화질화막을 이용하여 1000 내지 4000Å의 두께로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 스페이서는 상기 드레인 콘택 형성 공정에서 게이트 콘택이 형성될 부분이 완전히 노출될 수 있고, 상기 게이트와 이후 배선 물질로 사용되는 금속이 완전히 절연될 수 있는 두께로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 스페이서는 산화막, 질화막 또는 산화질화막의 단일막을 또는 이들막을 두가지 이상 적층하여 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 콘택홀의 사이즈가 상기 게이트 콘택의 사이즈보다 큰 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 콘택홀의 사이즈가 상기 게이트 콘택의 사이즈와 동일한 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서, 상기 콘택홀의 사이즈가 상기 게이트 콘택의 사이즈보다 작은 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010087981A KR100807075B1 (ko) | 2001-12-29 | 2001-12-29 | 플래쉬 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010087981A KR100807075B1 (ko) | 2001-12-29 | 2001-12-29 | 플래쉬 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030057879A KR20030057879A (ko) | 2003-07-07 |
| KR100807075B1 true KR100807075B1 (ko) | 2008-02-25 |
Family
ID=32215641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010087981A KR100807075B1 (ko) | 2001-12-29 | 2001-12-29 | 플래쉬 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100807075B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843054B1 (ko) * | 2006-06-28 | 2008-07-01 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 게이트 형성방법 |
| US9214349B2 (en) | 2012-10-12 | 2015-12-15 | Samsung Electronics Co., Ltd. | Method for manufacturing semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990005978A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 콘택 제조방법 |
| KR19990061007A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체소자의 제조방법 |
| KR20010002132A (ko) * | 1999-06-11 | 2001-01-05 | 김영환 | 반도체소자의 제조방법 |
-
2001
- 2001-12-29 KR KR1020010087981A patent/KR100807075B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990005978A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 콘택 제조방법 |
| KR19990061007A (ko) * | 1997-12-31 | 1999-07-26 | 김영환 | 반도체소자의 제조방법 |
| KR20010002132A (ko) * | 1999-06-11 | 2001-01-05 | 김영환 | 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030057879A (ko) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100407570B1 (ko) | 게이트 콘택 구조체 및 그 형성 방법 | |
| US7696074B2 (en) | Method of manufacturing NAND flash memory device | |
| KR100807075B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20010065285A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| US20060284311A1 (en) | Method of manufacturing self-aligned contact openings and semiconductor device | |
| KR100567879B1 (ko) | 살리사이드를 갖는 반도체 소자 제조 방법 | |
| JP3921484B2 (ja) | モス電界効果トランジスタの製造方法 | |
| KR20070059324A (ko) | Ｎａｎｄ형 플래쉬 메모리 소자의 제조 방법 | |
| KR100344825B1 (ko) | 반도체소자의 제조방법 | |
| KR100339420B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| US6855993B2 (en) | Semiconductor devices and methods for fabricating the same | |
| KR100519163B1 (ko) | 플래쉬 메모리 소자의 제조 방법_ | |
| KR100356480B1 (ko) | 플래시 메모리 셀 제조 방법 | |
| KR100418090B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100246784B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR20020058512A (ko) | 반도체 소자의 제조 방법 | |
| KR0156787B1 (ko) | 반도체 소자 제조방법 | |
| KR100231731B1 (ko) | 반도체 소자의 제조방법 | |
| KR100361512B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100358140B1 (ko) | 플래쉬메모리제조방법 | |
| KR19990020389A (ko) | 플래쉬 메모리 셀 어레이 및 그 제조 방법 | |
| KR100376270B1 (ko) | 스플리트 게이트형 플래쉬 메모리 소자의 제조방법 | |
| KR20030056607A (ko) | 반도체 소자의 제조 방법 | |
| KR20040048455A (ko) | 반도체 소자의 제조방법 | |
| KR20020085072A (ko) | 게이트 스페이서 구조체 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |