KR100361512B1 - 반도체장치의 콘택홀 형성방법 - Google Patents

Abstract

본 발명은 반도체장치의 콘택홀 형성방법에 관한 것으로서, 특히, 반도체장치 제조공정중 감소된 디자인 룰과 증가된 소자의 집적도에 기인한 활성영역위에 형성되는 콘택홀의 공정 마진을 확보하기 위하여 종래의 식각방지막을 트렌치에 먼저 형성한 후 트렌치를 매립하는 소자격리막을 형성한 다음 층간절연층의 소정 부위를 제거하여 콘택홀을 형성하므로서 무경계 콘택홀의 형성공정을 단순화하고 공정마진 및 소자 신뢰성을 개선하도록 한 반도체장치의 무경계 콘택홀 형성방법에 관한 것이다. 본 발명에 따른 반도체장치의 콘택홀 형성방법은 소자격리영역과 활성영역이 정의된 반도체 기판의 상기 소자격리영역을 제거하여 트렌치를 형성하는 단계와, 상기 트렌치 내부 표면에 식각방지막을 소정 두께로 형성하는 단계와, 상기 식각방지막 상에 상기 트렌치를 완전히 매립하는 소자격리막을 형성하는 단계와, 상기 소자격리막, 상기 식각방지막을 포함하는 상기 기판상에 상기 식각방지막과 식각선택비가 큰 물질로 층간절연막을 형성하는 단계와, 상기 층간절연막의 소정 부위를 제거하여 상기 트렌치에 인접한 상기 기판의 상기 활성영역 일부 표면과 상기 식각방지막 일부 표면을 노출시키는 개구부를 형성하는 단계를 포함하여 이루어진다.

Description

반도체장치의 콘택홀 형성방법{Method of forming contact holes}

본 발명은 반도체장치의 콘택홀 형성방법에 관한 것으로서, 특히, 반도체장치 제조공정중 감소된 디자인 룰과 증가된 소자의 집적도에 기인한 활성영역위에 형성되는 콘택홀의 공정 마진을 확보하기 위하여 종래의 식각방지막을 트렌치에 먼저 형성한 후 트렌치를 매립하는 소자격리막을 형성한 다음 층간절연층의 소정 부위를 제거하여 콘택홀을 형성하므로써 무경계 콘택홀의 형성공정을 단순화하고 공정마진 및 소자 신뢰성을 개선하도록 한 반도체장치의 무경계 콘택홀 형성방법에 관한 것이다.

일반적인 PGI(profiled groove isolation) 또는 STI(shallow trench isolation) 등의 트렌치형 소자격리방법에 있어서, 트렌치 내지는 그루브(groove)는 상호 격리될 필요가 있는 활성영역 사이에 전기적 절연을 위한 산화막 등으로 채워져서 형성된다. 이후, 트랜지스터 등을 포함하는 소자들이 소정의 활성영역 또는 트렌치 상부에 걸쳐서 형성된다.

이러한 소자격리방법에 있어서의 문제점은 트렌치 영역위에 보더리스 콘택을 형성하는 것이다. 이때, 보더리스 콘택(borderless contact)이란 반도체기판 위에 형성된 활성영역과 격리영역에 걸쳐서 형성되는 콘택을 말한다. 이러한 문제점은 층간절연층을 식각하여 콘택홀을 형성할 때 트렌치 격리영역의 소자격리막이 손상되지 않도록 유지하기 곤란한데 있다.

일반적인 콘택홀 형성시, 활성영역 상에 형성되는 콘택홀의 싸이즈가 게이트와 필드산화막 사이의 활성영역상에 충분히 위치할 수 있는 공간에 적합하면 다이렉트 콘택(direct contact)을 형성하므로서, 필드산화막의 손실을 전혀 고려할 필요가 없다. 따라서 콘택홀은 필드산화막과 오버랩(overlap)되는 부위가 전혀 없이 단지 활성영역상에만 위치하게 된다. 실제로, 활성영역이 실리콘 졍션이거나 Co, Ti 등의 실리사이드일 경우에도 활성영역과 필드산화막의 경계부가 콘택홀 형성을 위한 식각시 식각제로 부터 공격을 받지 않으므로 필드산화막의 손실이 없으며 활성영역과 필드영역의 경계부위에서도 누설전류가 발생하지 않게 된다.

그러나, 보더리스 콘택 형성공정에서, 콘택홀의 싸이즈와 비교하여 필드영역과 게이트 라인 사이의 활성영역의 크기가 상대적으로 작은 경우와 콘택홀이 소자격리막인 필드산화막과 활성영역에 걸쳐서 형성된 경우에는 층간절연층 식각시 오버랩되는 필드산화막의 손실이 과도식각때문에 발생하게 된다. 이러한 경우, 셀의 격리 문제 뿐만 아니라 과도식각된 부위에서 노출된 기판의 실리콘이 식각시 플라즈마로 부터 손상을 입게 되어 누설전류가 발생된다. 따라서, 필드산화막을 보호할 수 있는 질화막을 게이트라인 형성 후 또는 활성영역 위에 실리사이드를 형성한 후 필드산화막 위에 증착하게 된다.

일반적인 콘택 형성시에는 콘택홀 식각 후 별도의 식각방지층(stopping layer)이 없으므로 별 문제가 없으나, 보더리스 콘택 형성시에는 층간절연층을 식각한 후에 별도의 질화막 식각공정이 필요하게 된다. 이때, 질화막 식각에 대하여 실리콘 및 실리사이드와의 높은 식각선택비가 요구된다.

도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 무경계 콘택홀 형성방법을 도시하는 공정단면도이다.

도 1a를 참조하면, 반도체기판(10)인 실리콘기판(10)의 소정 부분을 포토리쏘그래피로 식각하여 활성영역과 필드영역을 한정하는 트렌치 내지는 그루브(이하 트렌치라 칭함)를 형성한 후, 트렌치를 매립하는 산화막(110)을 형성한다. 이때, 트렌치를 매립하는 방법은 트렌치를 포함하는 실리콘기판(10)의 전면에 산화막을 증착하여 형성한 후 에치백하여 형성하거나, 별도의 보호막을 질화막 등으로 형성한 다음 산화막을 증착한 후 화학기계적연마로 평탄화시켜 형성한 다음 보호막을 제거하여 형성한다.

그 다음 노출된 기판(10)의 전면에 게이트산화막(도시안함)을 형성한 후, 그 위에 게이트 형성용으로 불순물이 도핑된 폴리실리콘층(도시안함)을 증착하여 형성한 다음 그 위에 질화막으로 캡핑용 절연막(도시안함)을 증착하여 형성한다.

그리고, 캡핑용 절연막/폴리실리콘층/게이트산화막을 차례로 패터닝하여 게이트패턴을 형성한 다음, 전면에 산화막을 증착한 후 에치백하여 게이트패턴의 측면에 잔류한 산화막으로 이루어진 측벽 스페이서(도시안함)를 형성한다. 도시되지는 않았지만, 게이트패턴 형성 후 전면에 저농도 이온주입을 실시하여 게이트 모서리 하단에 위치하는 기판(10) 부위에 엘디디(lightly doped drain)영역을 위한 저농도 불순물 매몰층을 형성한다.

측벽 스페이서 형성후, 트랜지스터의 소스/드레인 형성용 이온주입을 고농도로 실시하여 소스/드레인영역(도시안함)을 형성한 다음, 노출된 소스/드레인영역 위에 전기적 저항을 감소시키기 위한 실리사이드층(도시안함)을 형성한다.

따라서, 트랜지스터의 제조가 완료된다.

이어서, 실리사이드층, 트랜지스터, 매립산화막인 필드산화막(110)을 포함하는 기판(10)의 전면에 질화막(12)을 증착하여 형성한다. 이때, 질화막(12)은 보더리스 콘택 형성을 위한 콘택홀 식각공정시 산화막, 실리콘 그리고 실리사이드와의 식각선택비가 높은 물질로서 이후 콘택홀 형성공정을 두 단계로 나누어 실시하게 하는 식각방지층으로서의 역할을 수행하게 한다.

그 다음, 질화막(12)의 전면에 소자의 보호 및 평탄화를 위한 층간절연막(13)으로 산화막(13)을 두껍게 형성한다.

도 1b를 참조하면, 층간절연막(13) 위에 포토레지스트를 도포한 후 보더리스 콘택 부위를 한정하는 마스크를 이용한 노광 및 현상을 실시하여 보더리스 콘택 상부의 층간절연막(13) 표면을 노출시키는 포토레지스트패턴(14)을 형성한다.

그리고, 포토레지스트패턴(14)을 식각마스크로 이용한 일차 건식식각을 노출된 층간절연막에 실시하여 포토레지스트패턴(14)으로 부터 보호되지 아니하는 부위의 층간절연막(130)을 제거하여 식각방지층인 질화막의 일부 표면을 노출시킨다. 이때, 식각제로는 C₂F₆를 사용한다.

계속하여 노출된 질화막에 이차 건식식각을 실시하여 실리사이드층(도시안함) 또는 기판(10)의 활성영역 일부 표면과 트렌치에 형성된 필드산화막(110)의 일부 표면을 노출시키는 콘택홀을 형성한다. 이때, 이차 식각은 C₂F₆와 O₂를 사용한다. 이와 같이 형성된 콘택홀(C1)을 보더리스 콘택홀이라 하는데, 이는 콘택홀이 필드산화막(110) 일부와 기판 활성영역 또는 실리사이드층의 일부에 걸쳐서 형성되었기 때문이다.

질화막(120) 제거시, 노출되는 필드산화막(110)의 일부도 식각되어 그루브(G)를 형성하게 된다.

도 1C를 참조하면, 포토레지스트패턴을 제거하여 층간절연막(130)의 표면을 노출시킨다.

따라서, 최종적으로 완성된 무경계 콘택홀(C1)에 의하여 노출된 저면은 기판의 활성영역 일부와 필드산화막(110)의 일부로 이루어지며, 질화막(120) 제거시 발생한 필드산화막(120)의 손실부위(G)는 졍션누설전류의 원인이 된다.

따라서, 상술한 종래 기술에 따른 반도체장치의 콘택홀 형성방법은 질화막 식각시 노출되는 필드산화막의 손실이 발생하게 되고, 이러한 경우, 셀의 격리 문제 뿐만 아니라 과도식각된 부위에서 노출된 기판의 실리콘이 식각시 플라즈마로 부터 손상을 입게 되어 누설전류가 발생되는 문제점이 있다.

또한, 소스/드레인 형성 후 질화막의 증착 온도가 700-800℃에 달하므로 소스/드레인의 디액티베이션(deactivation)을 야기시킬 수 있는 문제점이 있다.

따라서, 본 발명의 목적은 반도체장치 제조공정중 감소된 디자인 룰과 증가된 소자의 집적도에 기인한 활성영역위에 형성되는 콘택홀의 공정 마진을 확보하기 위하여 종래의 식각방지막을 트렌치에 먼저 형성한 후 트렌치를 매립하는 소자격리막을 형성한 다음 층간절연층의 소정 부위를 제거하여 콘택홀을 형성하므로써 무경계 콘택홀의 형성공정을 단순화하고 공정마진 및 소자 신뢰성을 개선하도록 한 반도체장치의 무경계 콘택홀 형성방법을 제공하는데 있다.

상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 콘택홀 형성방법은 소자격리영역과 활성영역이 정의된 반도체 기판의 상기 소자격리영역을 제거하여 트렌치를 형성하는 단계와, 상기 트렌치 내부 표면에 식각방지막을 소정 두께로 형성하는 단계와, 상기 식각방지막 상에 상기 트렌치를 완전히 매립하는 소자격리막을 형성하는 단계와, 상기 소자격리막, 상기 식각방지막을 포함하는 상기 기판상에 상기 식각방지막과 식각선택비가 큰 물질로 층간절연막을 형성하는 단계와, 상기 층간절연막의 소정 부위를 제거하여 상기 트렌치에 인접한 상기 기판의 상기 활성영역 일부 표면과 상기 식각방지막 일부 표면을 노출시키는 개구부를 형성하는 단계를 포함하여 이루어진다.

도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 무경계 콘택홀 형성방법을 도시하는 공정단면도

도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 무경계 콘택홀 형성방법을 도시하는 공정단면도

본 발명은 트렌치형 소자격리방법(STI) 등의 방법으로 소자격리막을 형성할 경우,기판의 소정 부위를 제거하여 트렌치를 형성하고, 트렌치 내부 표면에 플라즈마 식각법 등으로 형성된 기판의 결함을 치유하고 기계적 스트레스를 감소하기 위한 열산화막을 얇게 형성한 다음, 층간절연막과 식각선택비가 큰 종래의 식각방지막을 열산화막을 포함하는 기판상에 질화막 등을 사용하여 형성하고, 식각방지막상에 소자격리막 형성용 산화막을 증착한 다음 평탄화하여 기판 표면을 노출시키므로서 트렌치에 잔류한 열산화막/질화막/산화막으로 이루어진 소자격리막을 형성한다.

그리고, 게이트절연막/게이트/소스 및 드레인을 포함하는 트랜지스터를 기판의 활성영역에 형성하고, 트랜지스터를 포함하는 기판의 전면에 산화막 등으로 층간절연막을 형성한 후, 층간절연막의 소정 부위를 제거하여 기판의 활성영역의 소스 또는 드레인 및 소자격리막의 일부를 노출시키는 무경계 콘택홀을 형성한다.

이후, 콘택홀을 도전성 불질로 매리하여 플러그를 형성한 다음 필요한 연결부위에 전기적으로 연결되는 배선을 형성한다.

따라서, 본 발명에서는 STI 공정에서, 트렌치 형성 후 미리 식각방지막을 형성하여 콘택홀 형성용 식각시 일회의 식각공정으로 콘택홀을 형성하고 동시에 소자격리막의 손실을 원천적으로 방지한다. 다시 말하면, 활성영역과 격리영역의 필드산화막 손실을 줄여 졍션 누설전류를 감소시키며 보더리스 콘택을 위한 질화막 증착온도에 기인한 졍션의 디액티베이션을 방지한다.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 무경계 콘택홀 형성방법을 도시하는 공정단면도이다.

도 2a를 참조하면, 반도체기판(20)인 제 1 도전형 실리콘기판(20)의 소정부위를 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함)이나 플라즈마 식각 등의 이방성 식각을 이용하는 포토리쏘그래피(photolithography)로 제거하여 트렌치를 형성한다. 이때, 트렌치는 소자활성영역과 소자격리영역을 정의하는 소자격리막이 형성될 부위이며, 플라즈마 또는 반응성 이온에 의하여 제거되는 부위의 기판 부위가 손상된다.

트렌치 내부 표면을 포함하는 노출된 기판(20)의 전면에 열산화막(21)을 얇게 성장시켜 형성한다. 이때, 열산화막(21)은 후속 공정에서 형성되는 식각방지막인 질화막과 기판(20)과의 직접적인 접촉을 방지하여 이들간의 기계적 스트레스를 방지하고 열산화막 형성시 기판의 결함 부위를 치유하는 효과를 갖는다.

그리고, 트렌치를 포함하는 열산화막(21)상에 소정 두께를 갖도록 질화막(22)을 화학기상증착으로 증착하여 콘택홀 형성시 식각방지막(etch-stop layer,22)으로 사용한다. 이때, 식각방지막(22)은 후속공정에서 형성되는 층간절연막과 식각선택비가 큰 물질로 형성하며, 그 두께는 후속공정에 형성되는 무경계 콘택홀의 반경을 고려하여 일부만 노출될 수 있는 정도로 한다.

그 다음, 트렌치를 포함하는 식각방지막(22)인 질화막(22)상에 소자격리막(23)으로 산화막(23)을 증착하여 형성한다.

도 2b를 참조하면, 소자격리막인 산화막과 식각방지막인 질화막 및 열산화막에 평탄화공정을 실시하여 트렌치 내부에만 이들을 잔류시키고 나머지 기판(20)의 표면을 노출시킨다. 이때, 평탄화공정은 화학기계적연마(chemical mechanicalpolishing)로 질화막의 표면이 노출되도록 과도식각을 실시한 다음, 기판의 활성영역상에 잔류한 질화막과 열산화막을 차례로 제거하는 단계로 이루어진다.

따라서, 기판의 활성영역에 해당하는 기판 표면이 노출되고, 소자격리영역이 되는 트렌치에는 잔류한 열산화막(210), 질화막(220), 산화막(230)으로 이루어진 소자격리막(230,220,210)이 형성된다.

도 2c를 참조하면, 노출된 기판(20)의 전면에 게이트절연막 형성용 산화막(도시안함)을 형성한 후, 그 위에 게이트 형성용으로 불순물이 도핑된 폴리실리콘층(도시안함)을 증착하여 형성한 다음 그 위에 질화막으로 캡핑용 절연막(도시안함)을 증착하여 형성한다.

그리고, 캡핑용 절연막/폴리실리콘층/게이트산화막을 차례로 패터닝하여 게이트패턴을 형성한 다음, 전면에 산화막을 증착한 후 에치백하여 게이트패턴의 측면에 잔류한 산화막으로 이루어진 측벽 스페이서(도시안함)를 형성한다.

도시되지는 않았지만, 게이트패턴 형성 후 전면에 저농도 이온주입을 실시하여 게이트 모서리 하단에 위치하는 기판(20) 부위에 엘디디(lightly doped drain)영역을 위한 저농도 불순물 매몰층을 형성한다.

측벽 스페이서 형성후, 트랜지스터의 소스/드레인 형성용 이온주입을 고농도로 실시하여 소스/드레인영역(도시안함)을 형성한 다음, 노출된 소스/드레인영역 위에 전기적 저항을 감소시키기 위한 실리사이드층(도시안함)을 형성한다.

따라서, 트랜지스터의 제조가 완료된다.

그 다음, 트랜지스터를 포함하는 기판의 전면에 소자의 보호 및 평탄화를 위한 층간절연막(24)으로 산화막(24)을 두껍게 형성한다. 이때, 전술한 바와 같이, 층간절연막은 식각방지막(220)과 식각선택비가 큰 절연물질을 사용하여 형성한다.

그리고, 층간절연막(24) 위에 포토레지스트를 도포한 후 보더리스 콘택 부위를 한정하는 노광마스크를 이용한 노광 및 현상을 실시하여 보더리스 콘택 상부의 층간절연막(24) 표면을 노출시키는 포토레지스트패턴(25)을 형성한다.

도 2d를 참조하면, 포토레지스트패턴을 식각마스크로 이용한 건식식각 등의 비등방성 식각을 노출된 층간절연막에 실시하여 포토레지스트패턴으로 부터 보호되지 아니하는 부위의 층간절연막을 제거하여 실리사이드층(도시안함) 또는 소스/드레인에 해당하는 기판(20)의 활성영역 일부 표면과 트렌치에 형성된 소자격리막(210,220)의 일부 표면을 노출시키는 콘택홀을 형성한다. 이때, 식각제로는 C₂F₆를 사용한다. 이와 같이 형성된 콘택홀(C2)을 보더리스 콘택홀이라 하는데, 이는 콘택홀이 소자격리막(210,220) 일부와 기판 활성영역 또는 실리사이드층의 일부에 걸쳐서 형성되었기 때문이다.

그리고, 포토레지스트패턴을 제거하여 층간절연막(240)의 표면을 노출시킨다.

따라서, 최종적으로 완성된 무경계 콘택홀(C2)에 의하여 노출된 저면은 기판의 활성영역 일부와 소자격리막 중 질화막인 식각방지막(220)의 일부로 이루어지고, 콘택홀(C2) 형성시 소자격리막(230)의 손실이 발생하지 않는다.

이후, 콘택홀 내부를 텅스텐 또는 도핑된 폴리실리콘 등의 도전성 물질로 채워 플러그를 형성하고, 도시되지는 않았지만, 층간절연층 상에 플러그 표면을 덮는 배선을 형성한다.

따라서, 본 발명은 콘택홀 형성용 식각시 산화막으로 이루어진 필드산화막이 노출되지 않아 손실이 없으므로 누설전류가 발생을 방지하고, 콘택홀을 일회의 식각으로 형성하므로 공정이 단순화되며, 또한, 소스/드레인 형성 전에 식각방지막인 질화막을 증착하므로 소스/드레인의 디액티베이션(deactivation)을 방지하는 장점이 있다.

Claims (5)

1. 소자격리영역과 활성영역이 정의된 반도체 기판을 제공하는 단계와,

   상기 소자격리영역을 제거하여 트렌치를 형성하는 단계와,

   상기 트렌치 내부 표면에 식각방지막을 소정 두께로 형성하는 단계와,

   상기 식각방지막상에 상기 트렌치를 매립하는 소자격리막을 형성하는 단계와,

   상기 소자격리막과 식각방지막을 포함하는 상기 기판상에 상기 식각방지막과 식각선택비가 큰 물질로 층간절연막을 형성하는 단계와,

   상기 층간절연막의 소정 부위를 제거하여 상기 트렌치에 인접한 상기 활성영역 일부 표면과 상기 식각방지막 일부 표면을 노출시키는 개구부를 형성하는 단계로 이루어진 반도체장치의 콘택홀 형성방법.
2. 청구항 1에 있어서,

   상기 개구부를 형성하는 단계 이후,

   상기 콘택홀을 충전하는 도전성 플러그를 형성하는 단계와,

   상기 플러그 표면과 전기적으로 연결된 층간배선을 형성하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 콘택홀 형성방법.
3. 청구항 1에 있어서,

   상기 식각방지막은 질화막으로 형성하고 상기 층간절연막은 산화막으로 형성하는 것이 특징인 반도체장치의 콘택홀 형성방법.
4. 삭제
5. 삭제