CN101030559B - 制造快闪存储器件的方法 - Google Patents

制造快闪存储器件的方法 Download PDF

Info

Publication number
CN101030559B
CN101030559B CN2007100844503A CN200710084450A CN101030559B CN 101030559 B CN101030559 B CN 101030559B CN 2007100844503 A CN2007100844503 A CN 2007100844503A CN 200710084450 A CN200710084450 A CN 200710084450A CN 101030559 B CN101030559 B CN 101030559B
Authority
CN
China
Prior art keywords
contact hole
layer
insulating barrier
contact
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100844503A
Other languages
English (en)
Other versions
CN101030559A (zh
Inventor
朴仙美
全裕男
金南经
金世埈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060037222A external-priority patent/KR100833430B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101030559A publication Critical patent/CN101030559A/zh
Application granted granted Critical
Publication of CN101030559B publication Critical patent/CN101030559B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47C—CHAIRS; SOFAS; BEDS
    • A47C27/00—Spring, stuffed or fluid mattresses or cushions specially adapted for chairs, beds or sofas
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47C—CHAIRS; SOFAS; BEDS
    • A47C21/00—Attachments for beds, e.g. sheet holders, bed-cover holders; Ventilating, cooling or heating means in connection with bedsteads or mattresses
    • A47C21/04—Devices for ventilating, cooling or heating
    • A47C21/048—Devices for ventilating, cooling or heating for heating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种制造快闪存储器件的方法，包括蚀刻在基板上方设置的绝缘层以形成接触孔从而定义暴露在该基板上形成的结区域的接触孔。以第一导电材料填充该接触孔，该第一导电材料接触该结区域且延伸于该接触孔的上表面上方。蚀刻该第一导电材料以部分填充该接触孔，从而该第一导电材料填充该接触孔的下部分，其中该接触孔的上部分因该第一导电材料的蚀刻而保持未被填充，其中所述被蚀刻的第一导电材料定义接触塞。在该接触塞上方形成第一电介质层和第二电介质层，藉以填充该接触孔的上部分。蚀刻该第一和第二电介质层的一部分以暴露该接触塞和该接触孔的上部分。在该接触塞上形成第二导电材料且填充该接触孔的上部分来形成位线。

Description

制造快闪存储器件的方法
技术领域
本发明涉及一种制造快闪存储器件的方法。
背景技术
快闪存储器件(flash memory device)已变得高度集成且多功能。因此，接触孔的缩小尺寸导致难以填充接触孔。降低漏极接触塞的电阻亦变得困难。这使得难以确保在漏极接触塞与位线之间的对准裕度(alignmentmargin)。
发明内容
本发明一实施例涉及一种制造快闪存储器件的方法，其可以通过使用经由无掩模选择蚀刻工艺和随后的自对准蚀刻方法部分移除接触的仅顶表面的方法来获得漏极接触塞与位线之间的对准裕度以降低因未对准所造成的缺陷。
本发明的另一实施例涉及一种制造快闪存储器件的方法，其可以减少漏极接触塞的电阻和接触电阻。这可通过以导电层填充漏极接触来完成，蚀刻该导电层至一深度，且在该蚀刻区域中顺序形成硅化物层和金属层，从而形成该漏极接触塞。
在一实施例中，一种制造快闪存储器件的方法包括下列步骤：形成绝缘层于半导体基板上方，该半导体基板中定义结区域；蚀刻该绝缘层的一部分以形成暴露该结区域的接触孔；以第一导电材料填充该接触孔，该第一导电材料接触该结区域且延伸于该接触孔的上表面之上；蚀刻该第一导电材料以部分填充该接触孔，从而该第一导电材料填充该接触孔的下部分，其中该接触孔的上部分保持未被填充，其中被蚀刻的第一导电材料定义接触塞；形成氮化物层和氧化物层于该接触塞上方且填充该接触孔的上部分，该氮化物层设置在该氧化物层下方；蚀刻该氮化物层和该氧化物层的一部分以暴露该接触塞和该接触孔的上部分，该氮化层的一部分保留在该接触孔的上部分的侧壁上；以及形成第二导电材料于该接触塞上且填充该接触孔的上部分以形成位线，该位线至少部分地延伸至该接触孔的上部分中。
优选地，该第一导电材料可以包括多晶硅。可以使用包括Cl2或HBr或两者的蚀刻气体蚀刻该第一导电材料。该第二导电材料可以包括钨(W)或铝(Al)或两者。可以使用包括C5F8、Ar和O2的混合气体蚀刻该氧化物层，且当蚀刻该氮化物层时，可以使用包括CF4或CHF3的蚀刻气体。该接触塞可以是漏极接触塞，其中当将该第二导电材料填充至该接触孔的上部分时，该氮化物层的一部分可以保持在该接触孔的上部分的侧壁上。
在另一实施例中，一种制造快闪存储器件的方法包括下列步骤：形成多个栅极于半导体基板上方且形成结区域于所述栅极之间在所述半导体基板上方；形成第一绝缘层于整个表面上，且蚀刻该第一绝缘层的特定区域以形成接触孔，所述结区域通过该接触孔被暴露；形成导电层于该接触孔中，且蚀刻该导电层至一深度；形成硅化物层和第一金属层于该蚀刻区域中，从而形成接触塞；形成第二绝缘层于整个表面上且然后蚀刻该第二绝缘层的特定区域以暴露该接触塞；以及形成阻障金属层和第二金属层于整个表面上。
在一实施例中，一种制造快闪存储器件的方法包括形成绝缘层于半导体基板上方，该半导体基板中定义有结区域。该绝缘层的一部分被蚀刻以形成暴露该结区域的接触孔。以第一导电材料填充该接触孔，该第一导电材料接触该结区域且延伸于该接触孔的上表面上方。蚀刻该第一导电材料以部分填充该接触孔，使得该第一导电材料填充该接触孔的下部分，其中没有填充该接触孔的上部分，其中被蚀刻的第一导电材料定义接触塞。氮化物层和氧化物层形成于该接触塞上方且填充该接触孔的上部分，该氮化物层被设置于该氧化物层下方。蚀刻该氮化物层和该氧化物层的一部分以暴露该接触塞和该接触孔上部分。第二导电材料形成于该接触塞上且填充该接触孔的上部分以形成位线，该位线至少部分延伸至该接触孔的上部分中。
在另一实施例中，一种制造快闪存储器件的方法包括形成结区域于半导体基板上两栅极之间。在该结区域和栅极上方形成第一绝缘层。蚀刻该第一绝缘层的特定区域以形成第一接触孔从而暴露该结区域。在该第一绝缘层和该第一接触孔上方形成导电层，该导电层接触该结区域且填充该第一接触孔。蚀刻该导电层，直到该第一接触孔内被蚀刻的导电层具有比该第一接触孔的上表面低的上表面，藉以定义该第一接触孔的上部分。在该第一接触孔的上部分内形成硅化物层和第一金属层以形成接触塞。在该接触塞和该第一绝缘层上方形成第二绝缘层。蚀刻该第二绝缘层的特定区域以形成第二接触孔从而暴露该接触塞。在该第二接触孔和该第二绝缘层内形成阻障金属层和第二金属层。
优选地，该导电层可以由多晶硅形成。该第一接触孔的上部分可以具有500-5000埃的深度。该硅化物层可以由Ti、Co、Pt、Ir、Ru或其组合形成。该硅化物层可以形成至10-1000埃的厚度，但是不高于该第一绝缘层。所述方法还可以包括在形成该硅化物层之后，使用快速热处理法或热炉法在摄氏400至1500度的温度范围实施退火工艺。该第一金属层可以使用至少包括TiN、TaN或WN的导电氮化物层形成。该硅化物层和该第一金属层可以藉由化学气相沉积(CVD)或原子层沉积(ALD)法形成。该阻障金属层可以包括Ti、TiN或两者。
在又一实施例中，一种制造快闪存储器件的方法包括蚀刻在基板上方设置的绝缘层以形成接触孔从而定义暴露在该基板上所形成的结区域的接触孔。以第一导电材料填充该接触孔，该第一导电材料接触该结区域且延伸于该接触孔的上表面上方。蚀刻该第一导电材料以部分填充该接触孔，从而该第一导电材料填充该接触孔的下部分，其中该接触孔的上部分由于该第一导电材料的蚀刻而保持未被填充，其中被蚀刻的第一导电材料定义接触塞。在该接触塞上方形成第一电介质层和第二电介质层，藉以填充该接触孔的上部分。蚀刻该第一和第二电介质层的一部分以暴露该接触塞和该接触孔的上部分。第二导电材料形成于该接触塞上且填充该接触孔的上部分以形成位线。
优选地，该位线可以至少部分延伸至该接触孔的上部分中。可以使用不同的蚀刻气体来蚀刻该第一和第二电介质层。该第一电介质层可以设置在该第二电介质层下方，且该第一电介质层是氮化物层且该第二电介质层是氧化物层。
附图说明
图1是平面图，示出快闪存储器件的单元阵列区域的一部分；
图2A至2D是沿图1的剖面A-A的快闪存储器件的剖面图，以便描述依据本发明第一实施例制造快闪存储器件的方法；
图3A至3D是剖视图，描述依据本发明第二实施例制造快闪存储器件的方法。
具体实施方式
将参考附图描述依据本发明的特定实施例。
图1是描述快闪存储器件的单元阵列区域的一部分的平面图。图2A至2D是沿图1的线A-A取得的快闪存储器件的剖面图，以描述依据本发明第一实施例制造快闪存储器件的方法。
参考图1，快闪存储器件包括多个单元，该多个单元以16或32个为一串串联连接于漏极选择晶体管与源极选择晶体管之间。共用相同字线的单元聚集且因而定义成为一区块。
参考图2A，在半导体基板100上方形成第一绝缘层106，在半导体基板100中定义有隔离层102和有源区104。
有源区104包括漏极，第一绝缘层106可使用诸如BPSG、PSG、FSG、PE-TEOS、PE-SiH4、HDP USG或APL的材料来形成。可使用一种材料或者两种或更多种材料的堆叠来形成第一绝缘层106。
蚀刻第一绝缘层106的一部分以形成接触孔，经由接触孔暴露半导体基板100的有源区104。用第一导电材料108填充接触孔。第一导电材料108可由多晶硅形成。参考图2B，使用选择蚀刻工艺基本上移除在第一绝缘层106的上表面上的全部第一导电材料108，而保留在接触孔内的导电材料108的一部分。所得第一导电材料108填充接触孔的下部分且定义漏极接触塞109。接触孔的上部分被暴露且未被填充。特别地，藉由于式蚀刻工艺蚀刻第一导电材料108(即接触孔填隙材料)至特定深度。使用对多晶硅具有高蚀刻选择性的气体(即包括Cl2或HBr的蚀刻气体)作为蚀刻气体。为了绝缘，在整个表面上顺序形成氮化物层110和氧化物层112。
参考图2C，实施自对准蚀刻工艺以确保在漏极接触塞与位线之间的对准裕度。更详而言之，通过考虑到蚀刻选择性的自对准蚀刻工艺移除氮化物层110和氧化物层112的一部分，因而形成暴露漏极接触塞的开口113。当移除氧化物层112时，可以使用包括C5F8、Ar或O2的混合蚀刻气体。当移除氮化物层110时，可以使用包括CF4或CHF3的混合蚀刻气体。在本实施例中，使用两个不同蚀刻步骤来蚀刻氧化物层112和氮化物层110。
在上述蚀刻步骤中，移除氧化物层112的一部分以暴露接触孔，同时在第一绝缘层106的上表面上方保留氧化物层112的剩余部分。类似地，移除漏极接触塞109上的氮化物层110的一部分，同时保留在第一绝缘层106的上表面上方的剩余部分。换句话说，在第一绝缘层106的上表面上或上方保留部分氧化物层112和氮化物层110。
此外，在本实施例中，部分氮化物层110保留在接触孔的侧壁上。然而，在其它实施例中，可以从接触孔的侧壁移除氮化物层110。
上面描述了自对准蚀刻原理。虽然在图2C所说明的工艺期间在蚀刻氮化物层110和氧化物层112的一部分的工艺中可能发生未对准，但是因为已经藉由在图2B的工艺步骤中蚀刻第一导电材料108(即接触孔填隙材料)至特定深度的工艺设定了蚀刻位置，所以可自动对准漏极接触塞与位线之间的位置。
参考图2D，第二导电材料114填入开口113以接触漏极接触塞109。然后，实施化学机械抛光(CMP)以形成位线115。
图3A至3D是描述依据本发明第二实施例制造快闪存储器件的方法的剖面图。
参考图3A，在半导体基板200上方层叠穿隧氧化物层202、第一多晶硅层204、电介质层206、第二多晶硅层208、硅化钨层210和硬掩模层212，且在单元区域中层叠浮置栅极和控制栅极，从而形成栅极电极。同时，还形成具有相同结构的栅极电极以用于选择晶体管。
栅极结构可能在用以定义栅极结构接触孔的蚀刻步骤期间遭遇等离子体损坏(例如在第一和第二多晶硅层204和208的侧壁上)。实施氧化工艺以在栅极的侧壁上，优选地在第一和第二多晶硅层204和208的侧壁上形成氧化物层(未显示)以修补等离子体损坏。然后，实施离子注入工艺以形成作为源极和漏极区域的结区域(junction region)214。
虽然未描述于附图中，但是在间隔物形成在选择晶体管区域的栅极侧壁上之后，可在整个表面上形成第一缓冲氧化物层和SAC氮化物层。在表面上形成第一绝缘层216，以使栅极线之间绝缘且提供与上面的线的绝缘。然后实施CMP工艺。
参考图3B，藉由自对准接触蚀刻工艺蚀刻第一绝缘层216的特定区域，因而形成第一接触孔217，通过第一接触孔217暴露漏极或源极区域。例如，用多晶硅形成导电层218以填充第一接触孔217。
实施蚀刻工艺以蚀刻导电层218至500-5000埃的深度。即，蚀刻工艺在被蚀刻的导电层218上方定义500-5000埃深的第二接触孔219。
参考图3C，在图3B的工艺蚀刻的第二接触孔219中形成10-1000埃厚的硅化物层220，但是形成为使得它不高于第一绝缘层216(即第二接触孔219保持部分未填充)。然后，实施退火工艺以使硅化物层220结晶。
特别地，可使用Ti、Co、Pt、Ir和Ru之一形成硅化物层220。使用RTP或热炉法在摄氏400至1500度的温度范围实施退火工艺。
形成第一金属层222以完全填充接触孔的间隙。可使用导电氮化物层例如TiN、TaN或WN形成第一金属层222。
硅化物层220和第一金属层222的沉积方法可以包括化学气相沉积(CVD)或原子层沉积(ALD)法。
如上所述，如果直接在导电层218上形成第一金属层222，则接触塞的电阻增大。因此，如果硅化物层220形成在导电层218与第一金属层222之间以形成接触塞，则可显著降低接触塞本身的电阻。
参考图3D，在整个表面上形成第二绝缘层224。然后，蚀刻第二绝缘层224的特定区域以形成接触孔来暴露接触塞。在该表面上使用Ti或TiN形成阻障金属层226，然后形成第二金属层228。
依据本发明的第一实施例，可利用通过无掩模选择蚀刻工艺和随后的自对准蚀刻法部分移除所述接触的顶表面的方法来获得漏极接触塞与位线之间的对准裕度。因此，可减少因未对准所造成的缺陷的数目。
依据本发明的第二实施例，以导电层填充漏极接触，蚀刻该导电层至一深度，且在该蚀刻区域中顺序形成硅化物层和金属层，从而形成漏极接触塞。因此，可减少该漏极接触塞的电阻和该接触的电阻。
本发明的上述实施例是说明用的，因而其它替代是可能的。其它附加、取代或修改在研读本公开下是明显易知的且意指落入所附权利要求的精神和范围内。
本申请要求2006年3月2日提出的韩国专利申请第10-2006-19968号及2006年4月25日提出的韩国专利申请第10-2006-37222号的优先权，在此以提及方式并入上述韩国专利申请的全部内容。

Claims (9)

1.一种制造快闪存储器件的方法，该方法包括：
形成结区域于半导体基板上两栅极之间；
形成第一绝缘层于该结区域和该栅极上方；
蚀刻该第一绝缘层的特定区域以形成第一接触孔来暴露该结区域；
形成导电层于该第一绝缘层和该第一接触孔上方，该导电层接触该结区域且填充该第一接触孔；
蚀刻该导电层，直到在该第一接触孔内的被蚀刻的导电层具有在该第一接触孔的上表面之下的上表面，藉以定义该接触孔的上部分；
形成硅化物层和第一金属层以填充该第一接触孔的上部分，由此形成接触塞，该接触塞由在该第一接触孔中的该第一金属层、该硅化物层和该导电层组成；
在所述接触孔的上部分用所述第一金属层填充之后，形成第二绝缘层于该接触塞和该第一绝缘层上方；
蚀刻该第二绝缘层的特定区域以形成第二接触孔从而暴露该接触塞；以及
形成阻障金属层和第二金属层于该第二接触孔和该第二绝缘层内。
2.根据权利要求1所述的方法，其中该导电层由多晶硅形成。
3.根据权利要求1所述的方法，其中该第一接触孔的上部分具有500-5000埃的深度。
4.根据权利要求1所述的方法，其中该硅化物层由Ti、Co、Pt、Ir、Ru或其组合形成。
5.根据权利要求1所述的方法，其中该硅化物层形成至10-1000埃的厚度，但是不高于该第一绝缘层。
6.根据权利要求1所述的方法，还包括在形成该硅化物层之后，使用快速热处理法或热炉法在摄氏400至1500度的温度范围实施退火工艺。
7.根据权利要求1所述的方法，其中该第一金属层使用至少包括TiN、TaN或WN的导电氮化物层形成。
8.根据权利要求1所述的方法，其中该硅化物层和该第一金属层藉由化学气相沉积(CVD)或原子层沉积(ALD)法形成。
9.根据权利要求1所述的方法，其中该阻障金属层包括Ti、TiN或两者。
CN2007100844503A 2006-03-02 2007-03-02 制造快闪存储器件的方法 Expired - Fee Related CN101030559B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19968/06 2006-03-02
KR1020060019968A KR100805009B1 (ko) 2006-03-02 2006-03-02 반도체 소자의 제조 방법
KR37222/06 2006-04-25
KR1020060037222A KR100833430B1 (ko) 2006-04-25 2006-04-25 낸드 플래쉬 소자의 드레인 콘택플러그 형성방법

Publications (2)

Publication Number Publication Date
CN101030559A CN101030559A (zh) 2007-09-05
CN101030559B true CN101030559B (zh) 2010-08-18

Family

ID=38688759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100844503A Expired - Fee Related CN101030559B (zh) 2006-03-02 2007-03-02 制造快闪存储器件的方法

Country Status (2)

Country Link
KR (1) KR100805009B1 (zh)
CN (1) CN101030559B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140093B1 (ko) * 2010-04-26 2012-04-30 에스케이하이닉스 주식회사 반도체 소자 및 그의 형성 방법
CN107980171B (zh) * 2016-12-23 2022-06-24 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667228B2 (en) * 2001-06-12 2003-12-23 Hynix Semiconductor Inc. Method for fabricating cell plugs of semiconductor device
CN1534724A (zh) * 2003-03-31 2004-10-06 ���ǵ�����ʽ���� 自对准接触的侧壁间隔片结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100211536B1 (ko) * 1995-11-03 1999-08-02 김영환 반도체소자의 도전배선 콘택 제조방법
KR100268935B1 (ko) * 1997-12-17 2000-12-01 김영환 반도체소자의 플러그 형성방법
KR20040080599A (ko) 2003-03-12 2004-09-20 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
KR100734680B1 (ko) * 2005-12-28 2007-07-02 동부일렉트로닉스 주식회사 반도체 소자의 콘택홀 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667228B2 (en) * 2001-06-12 2003-12-23 Hynix Semiconductor Inc. Method for fabricating cell plugs of semiconductor device
CN1534724A (zh) * 2003-03-31 2004-10-06 ���ǵ�����ʽ���� 自对准接触的侧壁间隔片结构及其形成方法

Also Published As

Publication number Publication date
KR20070090351A (ko) 2007-09-06
KR100805009B1 (ko) 2008-02-20
CN101030559A (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
US7713823B2 (en) Semiconductor device with vertical channel transistor and method for fabricating the same
US8309416B2 (en) Semiconductor device with buried bit lines interconnected to one-side-contact and fabrication method thereof
US7833902B2 (en) Semiconductor device and method of fabricating the same
KR100936808B1 (ko) 저 시트저항 워드라인과 수직채널트랜지스터를 구비한반도체소자 및 그 제조 방법
US8106435B2 (en) Method of forming a semiconductor device having an etch stop layer and related device
TWI469323B (zh) 垂直通道電晶體陣列及其製造方法
US8129244B2 (en) Method for fabricating semiconductor device
CN110061001B (zh) 半导体元件及其制作方法
CN100481381C (zh) 在快闪存储器件中形成金属线的方法
JP4822792B2 (ja) 半導体装置およびその製造方法
US20190355732A1 (en) Method of manufacturing memory structure
US20070184694A1 (en) Wiring structure, semiconductor device and methods of forming the same
US20080003799A1 (en) Method for forming contact plug in semiconductor device
CN101030559B (zh) 制造快闪存储器件的方法
KR100791343B1 (ko) 반도체 소자 및 그 제조 방법
CN216354217U (zh) 动态随机存取存储器
TWI792300B (zh) 記憶元件及其形成方法
US7410881B2 (en) Method of manufacturing flash memory device
US20070287293A1 (en) Method for fabricating semiconductor device
JP2008098240A (ja) 半導体装置およびその製造方法
US7109080B2 (en) Method of forming capacitor over bitline contact
KR101060767B1 (ko) 반도체장치의 접합 형성 방법
KR101056883B1 (ko) 반도체 메모리 소자의 도전성 배선 형성방법
JP2005294518A (ja) 半導体装置およびその製造方法
KR100833430B1 (ko) 낸드 플래쉬 소자의 드레인 콘택플러그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100818

Termination date: 20130302