CN102347331B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102347331B
CN102347331B CN201110025856.0A CN201110025856A CN102347331B CN 102347331 B CN102347331 B CN 102347331B CN 201110025856 A CN201110025856 A CN 201110025856A CN 102347331 B CN102347331 B CN 102347331B
Authority
CN
China
Prior art keywords
bit line
adhesive layer
layer
semiconductor device
buried gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110025856.0A
Other languages
English (en)
Other versions
CN102347331A (zh
Inventor
金燦佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102347331A publication Critical patent/CN102347331A/zh
Application granted granted Critical
Publication of CN102347331B publication Critical patent/CN102347331B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法。半导体器件的制造方法包括：在半导体基板中形成一个或多个埋入式栅极；在所述埋入式栅极之间形成连接插塞；在半导体基板上形成使连接插塞露出的位线区域；在位线区域中形成粘合层；在位线区域中形成位线材料，并移除形成在位线区域的内侧壁上的粘合层；以及在移除了粘合层的部分中埋入绝缘材料。形成在镶嵌位线的侧壁上的氮化钛(TiN)膜被移除，这样维持了位线的电阻并减小了位线的寄生电容，从而改善了器件特性。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，更具体地涉及包括镶嵌位线的半导体器件及其制造方法。
背景技术
随着半导体器件集成度迅速提高，半导体器件的沟道长度逐渐减小。因此，更加难以保证半导体器件的操作具有足够的感测裕量。保证感测裕量的最重要因素如下所述。当半导体器件的尺寸减小时，存储电极的尺寸也减小，从而难以保证存储电极的容量。此外，还难以将位线的寄生电容减小至期望的水平。这会显著影响感测裕量。该寄生电容由多种因素决定，例如，导体之间形成的绝缘体的介电常数、导体的端面面积、以及导体之间的距离。导体之间的距离逐渐缩短，从而难以将寄生电容减小至期望的水平。为了克服上述问题，已经提出一种减小位线尺寸或存储电极触点尺寸的方法，但是上述方法会增加单元(cell，又称为晶胞)电阻。
如上所述，随着半导体器件集成度迅速提高，在单元阵列中形成孔型存储电极触点的难度也增大。因此，已经提出一种用镶嵌技术形成线型存储电极触点并形成位线的新方法来代替先形成位线再形成孔型存储电极触点的常规方法，从而可以使线型存储电极触点与位线间隔开。
然而，用上述镶嵌技术形成位线的上述方法存在所形成的位线更加靠近存储电极触点的缺陷。此外，在位线的侧壁以及在位线的底部形成有氮化钛(TiN)膜，从而增大了寄生电容。
发明内容
本发明的各个实施例旨在提供一种基本上消除了由现有技术的限制和缺陷造成的一个或多个问题的半导体器件及其制造方法。
本发明的目的在于提供包括镶嵌位线的半导体器件及其制造方法。
根据本发明的一个方面，一种半导体器件包括：第一埋入式栅极和第二埋入式栅极；连接插塞，其形成在所述第一埋入式栅极与所述第二埋入式栅极之间；以及镶嵌位线，其连接至所述连接插塞，所述镶嵌位线包括形成在所述镶嵌位线的下表面处的粘合层以及形成在所述镶嵌位线的侧壁上的绝缘层。
所述绝缘层设置在所述镶嵌位线的整个侧壁上或所述镶嵌位线的侧壁的上部。
所述绝缘层包括氧化物膜、氮化物膜、或其组合。
所述绝缘层包括空气层或真空层。
所述粘合层包括氮化钛(TiN)膜。
所述镶嵌位线包括钨。
还包括：形成在所述镶嵌位线上的保护膜。
所述保护膜包括氮化物膜。
根据本发明的另一方面，一种形成半导体器件的方法包括：在半导体基板上形成第一埋入式栅极和第二埋入式栅极；在所述第一埋入式栅极与所述第二埋入式栅极之间形成连接插塞；在所述半导体基板上形成位线区域以使所述连接插塞露出；在所述位线区域的侧壁和下表面上形成粘合层；在形成有所述粘合层的位线区域中形成位线层；移除所述粘合层的形成在所述位线区域的侧壁上的一部分；以及在形成于所述位线区域的侧壁上的粘合层被移除的空间中形成绝缘层。
所述位线层包括钨。
所述粘合层包括氮化钛(TiN)膜。
移除所述粘合层的步骤包括：移除所述粘合层的形成在所述位线区域的整个侧壁上的部分、或者移除所述粘合层的形成在所述位线区域的侧壁的上部上的部分。
形成所述绝缘层的步骤包括：在包括移除了所述粘合层的空间在内的所述位线区域的整个表面上形成氮化物膜。形成所述绝缘层的步骤包括：在移除了所述粘合层的空间中埋入氧化物膜。
所述方法还包括：在埋入所述氧化物膜之后，在所述氧化物膜和所述位线层上形成保护膜，其中，所述保护膜包括氮化物膜。形成所述绝缘层的步骤包括：在移除了所述粘合层的空间中形成空气层或真空层。
所述方法还包括：在形成所述空气层或真空层之后，在所述位线层以及所述空气层或真空层上形成保护膜以形成镶嵌位线。
所述保护膜包括选自如下群组的任意一者，所述群组包括氧化物膜、氮化物膜、及其组合。
移除所述粘合层的步骤利用干式蚀刻法来执行。移除所述粘合层的步骤利用回蚀工序来执行。
在形成所述位线材料时，所述位线材料可以包括钨。在移除所述粘合层时，可以移除所述粘合层的整个部分或所述粘合层的仅仅上部。在通过形成所述保护膜来形成所述镶嵌位线时，所述保护膜可以包括氮化物膜。所述保护膜可以包括氧化物膜、氮化物膜、或其组合。移除所述粘合层的步骤可以利用干式蚀刻法来执行。移除所述粘合层的步骤可以利用回蚀工序来执行。
附图说明
图1是示出根据本发明实施例的包括镶嵌位线的半导体器件的平面图。
图2中的(i)和(ii)是根据本发明的半导体器件的剖视图，其中，图2中的(i)是示出沿着图1所示的Y-Y’线截取的半导体器件的剖视图，图2中的(ii)是示出沿着图1所示的X-X’线截取的半导体器件的剖视图。
图3a至图3j是示出根据本发明一个实施例的半导体器件的制造方法的剖视图，其中，图3a至图3j中的(i)是示出沿着图1所示的Y-Y’线截取的半导体器件的剖视图，图3a至图3j中的(ii)是示出沿着图1所示的X-X’线截取的半导体器件的剖视图。
图4中的(i)和(ii)示出根据本发明另一实施例的半导体器件，示出图3a至图3j的后处理的结果。
具体实施方式
下面，具体参考本发明的实施例，其实例在附图中示出。只要可以，就在所有附图中采用相同的附图标记来表示相同或相似的部件。下面，将参考附图描述根据本发明实施例的半导体器件及其制造方法。
图1是示出包括普通镶嵌位线的半导体器件的平面图。参考图1，在半导体基板上形成有源区103和限定有源区103的器件隔离膜105。在各个有源103中，两个栅极110形成为与有源区103相互交叉，并且各个栅极110可以形成为埋入到半导体基板的下部。此外，镶嵌位线160a形成为与栅极110垂直。
图2示出根据本发明的半导体器件。图2中的(i)是示出沿着图1所示的Y-Y’线截取的半导体器件的剖视图。图2中的(ii)是示出沿着图1所示的X-X’线截取的半导体器件的剖视图。
参考图2，在包括有源区103和器件隔离膜105在内的半导体基板100中形成埋入式栅极110。在有源区103中，在两个相邻埋入式栅极110之间形成连接插塞107。然后，在待要在半导体基板100上形成位线的位线区域的侧壁和底部(下表面)上形成粘合层155。
此外，在半导体基板100上形成存储电极触点130和镶嵌位线层160，其中，镶嵌位线层160形成在位线区域。存储电极触点130连接至形成于有源区103的两个边缘处的连接插塞107，并且镶嵌位线层160连接至形成于有源区103的中部处的连接插塞107。
然后，移除粘合层155的形成在位线区域的侧壁上的部分。在镶嵌位线层160的侧壁上，即在移除了粘合层155上述部分的空间中沉积包括氮化物膜或氧化物膜的绝缘层157，并且在镶嵌位线层160上形成保护膜165。根据另一实施例，可以不在镶嵌位线层160的侧壁上沉积绝缘层157，并且使得镶嵌位线层160的侧壁空间为空的。从而，在镶嵌位线层160的侧壁空间中形成空气层或真空层。然后，在镶嵌位线层160和空气层或真空层上形成保护膜165。如上所述，形成在镶嵌位线层160的侧壁上的包括例如TiN膜等氮化物膜的粘合层155被移除，并且在移除了粘合层155的空间中埋入绝缘材料157，从而形成镶嵌位线160a。这样，维持位线电阻，并且同时降低寄生电容，从而改善器件特征。
图3a至图3j是示出如图1所示的半导体器件的制造方法的剖视图。图3a至图3j中的(i)是示出沿着如图1所示的Y-Y’线截取的半导体器件的剖视图，图3a至图3j中的(ii)是示出沿着如图1所示的X-X’线截取的半导体器件的剖视图。
参考图3a，在半导体基板100的有源区103上形成第一硬掩模图案(未示出)。使用第一硬掩模图案(未示出)作为蚀刻掩模来蚀刻半导体基板100，从而形成用于限定有源区103的沟槽。然后，在包括沟槽的半导体基板100上形成氧化物膜，并且执行化学机械抛光(CMP)工序直到第一硬掩模图案(未示出)露出为止，从而形成器件隔离膜105。
在该情况下，第一硬掩模图案(未示出)保留在有源区103上，并且第一硬掩模图案(未示出)的顶面处于与器件隔离膜105的顶面大致相同的水平。如果第一硬掩模图案(未示出)由氮化物膜形成，则移除该由氮化物膜形成的硬掩模，且此时容易在后续工序中形成连接插塞。
随后，在形成于半导体器件100内的有源区103和器件隔离膜105中形成用于形成栅极的凹陷部。通过将凹陷部的表面氧化来形成栅极氧化物膜(未示出)。在包括栅极氧化物膜(未示出)的凹陷部的底部埋入导电材料从而形成埋入式栅极110。埋入式栅极110可以包括氮化钛(TiN)和钨(W)。在埋入式栅极110上形成用于保护埋入式栅极110的罩盖膜115。罩盖膜115可以包括氮化物膜。
随后，移除第一硬掩模图案(未示出)并且在移除第一硬掩模图案(未示出)而形成的空间中埋入连接插塞材料，从而形成连接插塞107。连接插塞107连接至半导体基板100中的结区域(源极/漏极)、位线触点插塞和存储电极触点插塞。连接插塞材料可以包括导电材料以形成连接插塞107。例如，连接插塞107可以包括多晶硅。
优选地，在形成连接插塞107的工序中，在包括移除第一硬掩模图案(未示出)而形成的空间在内的半导体基板100上沉积导电材料，例如多晶硅，并且对所得结构执行CMP或回蚀工序直到使埋入式栅极110上的罩盖膜115露出为止。可以用掺杂多晶硅来沉积该连接插塞107。可选地，为了形成连接插塞107，可以在沉积多晶硅之后执行离子注入工序，于是所得结构被掺杂。在形成连接插塞107的情况下，可以通过利用镶嵌工序形成位线来防止半导体基板100的损失，并且可以将结区域形成为具有小的厚度。在有源区103的顶面的正上方不形成金属插塞，从而可以使用连接插塞107作为缓冲器。此外，增大了有源区103与连接插塞107之间的重叠区域，从而使得插塞电阻减小。
随后，在连接插塞107、埋入式栅极110和器件隔离膜105上形成用于保护埋入式栅极110和连接插塞107的密封氮化物膜120。然后，在密封氮化物膜120上形成层间绝缘膜125。此外，选择性地蚀刻层间绝缘膜125和密封氮化物膜120从而形成用于使连接插塞107露出的存储电极触点孔。在该情况下，如图3a中的(ii)和图1所示，形成包括两个相邻有源区103的存储电极区域在内的存储电极触点孔。换句话说，两个相邻有源区103的存储电极触点孔形成为一个存储电极触点孔。然后，在存储电极触点孔中埋入导电材料从而形成存储电极触点插塞130。
参考图3b，在第一层间绝缘膜125和存储电极触点插塞130上形成用于限定位线触点区域的第二硬掩模图案135。使用第二硬掩模图案135作为蚀刻掩模来选择性地蚀刻第一层间绝缘膜125从而形成位线区域140。在后续工序中，位线区域140限定待要形成位线的区域，并将形成于相邻有源区103之间的各个存储电极触点插塞130隔离开，从而存储电极触点插塞130独立地连接至各个有源区103。
参考图3c，在位线区域140的侧壁上沉积位线间隔物(未示出)。位线间隔物(未示出)可以由包括氮化物膜的材料形成。此外，在包括沉积有位线间隔物(未示出)的位线区域140在内的半导体基板100的整个表面上形成第三硬掩模层145。
参考图3d，移除第三硬掩模层145的埋入在位线区域140中的一部分，从而形成使连接插塞107露出的第三硬掩模图案145a。在该情况下，形成于两个相邻有源区103之间的位线区域140与器件隔离膜105接触，因而该位线区域140可以不是敞开的。
参考图3e，在位线区域140的内侧壁和底部上形成阻挡金属层(未示出)。阻挡金属层(未示出)可以由氮化钛(TiN)、钛(Ti)、或其组合形成。然后，执行快速热退火处理以在从位线区域140露出的连接插塞107的顶面上形成硅化钛(TiSix)膜。然后，移除第三硬掩模图案145a。
参考图3f，在移除阻挡金属层(未示出)之后，在位线区域140和第二硬掩模图案135上形成包括氮化钛(TiN)膜的粘合层155。在该情况下，氮化钛(TiN)膜155可以形成为用于弥补在上述快速热退火处理中出现的裂缝。
参考图3g，在包括位线区域140和TiN膜155在内的半导体基板100的整个表面上形成位线材料层160。位线材料层160可以包括钨。
参考图3h，执行CMP工序从而蚀刻位线材料层160直到第二硬掩模图案135露出为止。然后，借助回蚀工序进一步蚀刻位线材料层160和TiN膜155，从而位线材料层160和TiN膜155仅保留在位线区域140的下部。在该情况下，可以部分地蚀刻第二硬掩模图案135的上部。
参考图3i，执行选择性蚀刻工序从而移除形成在位线区域140的侧壁上的TiN膜155。在形成镶嵌位线的过程中，在沉积位线材料层160之后不再需要TiN膜155。因此，尽管移除了TiN膜155，也不会产生问题。
在该情况下，可以使用两种方法来移除TiN膜155。第一种方法是继续执行在前述工序中使用的回蚀工序，第二种方法是执行干式蚀刻工序。下面将详细描述执行回蚀工序的第一种方法。第一种方法利用TiN膜155与由钨形成的位线材料层160之间的蚀刻速率差异。使TiN膜155与位线材料层160相比能更快速地被蚀刻，从而移除TiN膜155。
下面将详细描述执行干式蚀刻工序的第二种方法。利用仅移除TiN膜155的蚀刻条件来执行干式蚀刻法。在该情况下，不完全移除TiN膜155。也就是说，根据需要可以仅移除TiN膜155的上部的一部分。然而，当完全移除TiN膜155时，可以进一步改善寄生电容。
参考图3j，将绝缘材料157埋入到移除了TiN膜155的空间中。在该情况下，绝缘材料157可以由如下的材料形成：该材料包括介电常数为7.5的氮化物膜或介电常数比氮化物膜的介电常数小的氧化物膜。
首先，将详细描述用于形成包括氮化物膜的绝缘材料157的方法。在移除了TiN膜155的所得结构的整个表面上形成氮化物膜，并且执行平坦化工序直到第一层间绝缘膜125露出为止，从而形成镶嵌位线。在该情况下，在移除了TiN膜155的特定位置处并同时在位线材料层160上形成氮化物膜，从而不需要额外执行用于形成保护膜的工序。
将参考附图描述用于形成包括氧化物膜的绝缘材料157的方法。首先，在移除了TiN膜155的所得结构的整个表面上形成氧化物膜，并且执行回蚀工序直到位线材料层160露出为止。换句话说，仅仅在移除了TiN膜155的部分中埋入氧化物膜。随后，在位线材料层160上形成保护膜165，从而形成包括保护膜165和位线材料层160的镶嵌位线160a。保护膜165可以由包括氮化物膜的材料形成。因此，与现有技术相比，当移除了形成在位线区域140的侧壁上的TiN膜155时，本发明的存储节点的容量可以增加约40％。增加的程度可以根据存储电极触点的形状、TiN膜155的移除程度、在移除了TiN膜155的空间中埋入的绝缘材料157的介电常数等而改变。
图4中的(i)和(ii)示出根据本发明的另一实施例的半导体器件。图4示出对如图3i所示的所得结构执行后处理的结果。
参考图4，在形成于位线区域140的侧壁上的TiN膜155被移除之后，以如下方式埋入保护膜165：使包括形成在位线区域140下部的位线材料160在内的位线区域140的上部处的阶梯覆盖特性劣化，从而形成镶嵌位线160b。利用上述工序，不在移除了TiN膜155的部分中埋入氧化物膜和氮化物膜。相反，在移除了TiN膜155的部分中形成空气层或真空层158。在该情况下，可以通过改变腔室状况来调整空气层或真空层158。
从以上描述可知，根据本发明实施例的半导体器件及其制造方法具有如下效果。根据制造本发明半导体器件的方法，移除形成在位线区域的侧壁上的TiN膜，并且用绝缘材料填充移除了TiN膜的空间。结果，在不影响位线电阻的情况下减小了位线寄生电容，从而改善了半导体器件的独特特征。
本发明的上述实施例是示例性的而非限制性的。各种替代及等同的方式都是可行的。本发明并不限于本文所述沉积、蚀刻、抛光和图案化步骤的类型。本发明也不限于任何特定类型的半导体器件。举例来说，本发明可以用于动态随机存取存储器件(DRAM)或非易失性存储器件。对本发明内容所作的其它增加、删减或修改是显而易见的并且落入所附权利要求书的范围内。
本申请要求2010年8月2日提交的韩国专利申请No.10-2010-0074634的优先权，该韩国专利申请的全部内容通过引用并入本文。

Claims (20)

1.一种半导体器件，包括：
第一埋入式栅极和第二埋入式栅极，所述第一埋入式栅极和所述第二埋入式栅极形成在半导体基板的有源区中；
连接插塞，其在所述有源区中形成在所述第一埋入式栅极与所述第二埋入式栅极之间；以及
镶嵌位线，其连接至所述连接插塞，所述镶嵌位线包括形成在所述镶嵌位线的下表面处的粘合层以及形成在所述镶嵌位线的侧壁上的绝缘层。
2.根据权利要求1所述的半导体器件，其中，
所述绝缘层设置在所述镶嵌位线的整个侧壁上或所述镶嵌位线的侧壁的上部。
3.根据权利要求1所述的半导体器件，其中，
所述绝缘层包括氧化物膜、氮化物膜、或其组合。
4.根据权利要求1所述的半导体器件，其中，
所述绝缘层包括空气层或真空层。
5.根据权利要求1所述的半导体器件，其中，
所述粘合层包括氮化钛膜。
6.根据权利要求1所述的半导体器件，其中，
所述镶嵌位线包括钨。
7.根据权利要求1所述的半导体器件，还包括：
形成在所述镶嵌位线上的保护膜。
8.根据权利要求7所述的半导体器件，其中，
所述保护膜包括氮化物膜。
9.一种形成半导体器件的方法，所述方法包括：
在半导体基板的有源区中形成第一埋入式栅极和第二埋入式栅极；
在所述有源区中，在所述第一埋入式栅极与所述第二埋入式栅极之间形成连接插塞；
在所述半导体基板上形成位线区域以使所述连接插塞露出；
在所述位线区域的侧壁和下表面上形成粘合层；
在形成有所述粘合层的位线区域中形成位线层；
移除所述粘合层的形成在所述位线区域的侧壁上的一部分；以及
在形成于所述位线区域的侧壁上的粘合层被移除的空间中形成绝缘层。
10.根据权利要求9所述的方法，其中，
所述位线层包括钨。
11.根据权利要求9所述的方法，其中，
所述粘合层包括氮化钛膜。
12.根据权利要求9所述的方法，其中，
移除所述粘合层的步骤包括：移除所述粘合层的形成在所述位线区域的整个侧壁上的部分、或者移除所述粘合层的形成在所述位线区域的侧壁的上部上的部分。
13.根据权利要求9所述的方法，其中，
形成所述绝缘层的步骤包括：在包括移除了所述粘合层的空间在内的所述位线区域的整个表面上形成氮化物膜。
14.根据权利要求9所述的方法，其中，
形成所述绝缘层的步骤包括：在移除了所述粘合层的空间中埋入氧化物膜。
15.根据权利要求14所述的方法，还包括：
在埋入所述氧化物膜之后，在所述氧化物膜和所述位线层上形成保护膜，其中，所述保护膜包括氮化物膜。
16.根据权利要求9所述的方法，其中，
形成所述绝缘层的步骤包括：在移除了所述粘合层的空间中形成空气层或真空层。
17.根据权利要求16所述的方法，还包括：
在形成所述空气层或真空层之后，在所述位线层以及所述空气层或真空层上形成保护膜以形成镶嵌位线。
18.根据权利要求17所述的方法，其中，
所述保护膜包括选自如下群组的任意一者，所述群组包括氧化物膜、氮化物膜、及其组合。
19.根据权利要求9所述的方法，其中，
移除所述粘合层的步骤利用干式蚀刻法来执行。
20.根据权利要求9所述的方法，其中，
移除所述粘合层的步骤利用回蚀工序来执行。
CN201110025856.0A 2010-08-02 2011-01-20 半导体器件及其制造方法 Expired - Fee Related CN102347331B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0074634 2010-08-02
KR1020100074634A KR101186067B1 (ko) 2010-08-02 2010-08-02 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN102347331A CN102347331A (zh) 2012-02-08
CN102347331B true CN102347331B (zh) 2015-12-02

Family

ID=45525865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110025856.0A Expired - Fee Related CN102347331B (zh) 2010-08-02 2011-01-20 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US8507344B2 (zh)
KR (1) KR101186067B1 (zh)
CN (1) CN102347331B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856758B2 (en) 2020-09-24 2023-12-26 Changxin Memory Technologies, Inc. Method for manufacturing memory and same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101805182B1 (ko) * 2012-01-31 2017-12-06 에스케이하이닉스 주식회사 전도성 플러그를 구비하는 반도체 소자 및 그 제조 방법
KR20140028802A (ko) * 2012-08-30 2014-03-10 삼성전자주식회사 반도체 장치 및 그 제조방법
KR101928310B1 (ko) 2012-10-18 2018-12-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101979901B1 (ko) * 2012-12-05 2019-08-28 삼성전자주식회사 반도체 소자의 제조 방법
KR102002955B1 (ko) * 2013-03-05 2019-07-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102019375B1 (ko) * 2013-03-05 2019-09-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102110463B1 (ko) 2013-07-11 2020-05-13 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR102519608B1 (ko) 2016-07-12 2023-04-10 삼성전자주식회사 반도체 장치
CN108666267B (zh) * 2017-04-01 2020-11-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109216360B (zh) * 2017-07-07 2021-01-12 联华电子股份有限公司 半导体存储装置
US10269624B2 (en) * 2017-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods of forming same
CN109427686B (zh) 2017-08-29 2021-04-13 联华电子股份有限公司 隔离结构及其形成方法
KR102509322B1 (ko) * 2017-09-29 2023-03-14 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US11227865B2 (en) * 2020-02-05 2022-01-18 Nanya Technology Corporation Semiconductor device having buried word line and method of manufacturing the same
US11974427B2 (en) 2020-09-09 2024-04-30 Changxin Memory Technologies, Inc. Manufacturing method of a memory and a memory
US11985815B2 (en) 2020-09-24 2024-05-14 Changxin Memory Technologies, Inc. Method for manufacturing memory and same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518112A (zh) * 2003-01-17 2004-08-04 ���ǵ�����ʽ���� 半导体器件及其制造方法
CN101170080A (zh) * 2006-10-27 2008-04-30 奇梦达股份公司 用于集成半导体结构的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333667B1 (ko) * 1999-06-28 2002-04-24 박종섭 강유전체 메모리 소자의 캐패시터 제조 방법
KR100493048B1 (ko) * 2003-02-13 2005-06-02 삼성전자주식회사 다층의 하드 마스크를 이용하여 배선 및 연결 콘택 구조를형성하는 방법
KR100583965B1 (ko) * 2004-12-31 2006-05-26 삼성전자주식회사 비트라인들 간의 기생 커패시턴스를 줄일 수 있는반도체소자의 제조방법 및 그에 의해 제조된 반도체소자
US7648918B2 (en) * 2007-08-20 2010-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pattern formation in semiconductor fabrication
KR100927777B1 (ko) * 2007-10-05 2009-11-20 주식회사 하이닉스반도체 메모리 소자의 제조방법
KR101529867B1 (ko) * 2008-10-27 2015-06-18 삼성전자주식회사 자기정열 이중 패터닝 기술을 이용한 매립형 게이트 전극 및 소자 분리막을 갖는 반도체 및 그 반도체 제조 방법
KR20100074635A (ko) 2008-12-24 2010-07-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR101102766B1 (ko) * 2009-09-18 2012-01-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518112A (zh) * 2003-01-17 2004-08-04 ���ǵ�����ʽ���� 半导体器件及其制造方法
CN101170080A (zh) * 2006-10-27 2008-04-30 奇梦达股份公司 用于集成半导体结构的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856758B2 (en) 2020-09-24 2023-12-26 Changxin Memory Technologies, Inc. Method for manufacturing memory and same

Also Published As

Publication number Publication date
CN102347331A (zh) 2012-02-08
US8507344B2 (en) 2013-08-13
US20120025314A1 (en) 2012-02-02
KR101186067B1 (ko) 2012-09-25
US20130320441A1 (en) 2013-12-05
KR20120012592A (ko) 2012-02-10

Similar Documents

Publication Publication Date Title
CN102347331B (zh) 半导体器件及其制造方法
CN101996950B (zh) 半导体器件及其制造方法
KR101140079B1 (ko) 수직형 트랜지스터를 포함하는 반도체 소자 및 그 형성방법
TWI300974B (en) Method for forming a semiconductor device
KR101160014B1 (ko) 반도체 소자 및 그 제조 방법
CN102034759B (zh) 具有掩埋位线的半导体器件及其制造方法
CN102646679B (zh) 半导体器件及其制造方法
CN102054704B (zh) 用于制造半导体装置的方法
JP2009239285A (ja) 半導体素子の垂直チャネルトランジスタ及びその形成方法
CN103489831A (zh) 具有多层式存储节点的半导体器件及其制造方法
CN109390285B (zh) 接触结构及其制作方法
TW200929375A (en) Method for fabricating semiconductor device with vertical channel transistor
US9570391B2 (en) Semiconductor device and method for manufacturing the same
US7741178B2 (en) Method for fabricating vertical channel transistor in semiconductor device
TWI582841B (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
CN104851886A (zh) 分栅式存储器件及其制造方法
US20060246656A1 (en) Manufacturing method for a trench capacitor having an isolation collar electrically connected with a substrate on a single side via a buried contact for use in a semiconductor memory cell
US8860226B2 (en) Method of manufacturing semiconductor device
KR101205067B1 (ko) 반도체 소자의 형성방법
CN100530592C (zh) 在半导体器件中制造存储节点接触的方法
CN100527388C (zh) 快闪存储器件的制造方法
KR101120175B1 (ko) 반도체 소자 및 그 제조 방법
KR20050003297A (ko) 랜딩 플러그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151202

Termination date: 20170120

CF01 Termination of patent right due to non-payment of annual fee