JP4064943B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4064943B2
JP4064943B2 JP2004110411A JP2004110411A JP4064943B2 JP 4064943 B2 JP4064943 B2 JP 4064943B2 JP 2004110411 A JP2004110411 A JP 2004110411A JP 2004110411 A JP2004110411 A JP 2004110411A JP 4064943 B2 JP4064943 B2 JP 4064943B2
Authority
JP
Japan
Prior art keywords
polishing
acidic
pure water
cleaning
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004110411A
Other languages
English (en)
Other versions
JP2005294707A (ja
Inventor
大 福島
学 南幅
延行 倉嶋
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004110411A priority Critical patent/JP4064943B2/ja
Priority to US11/051,624 priority patent/US20050218008A1/en
Publication of JP2005294707A publication Critical patent/JP2005294707A/ja
Application granted granted Critical
Publication of JP4064943B2 publication Critical patent/JP4064943B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に係り、特にシステムLSIや、高速LOGIC−LSIのCuダマシン配線等を形成するCMP(Chemical−Mechanical−Planarization)工程に関する。
次世代の高性能LSIは、素子の高集積化が必須であり、CMPにより形成されるダマシン配線のデザインルールは、配線幅が0.07〜30μm、膜厚は100nmと厳しい設計となりつつある。
通常、膜厚が100nmのダマシン配線を形成するには、スラリーを用いたCMPが行なわれる。CMP後の洗浄工程が不充分で配線の仕上がり状態が悪い場合、例えば局所的な異常が存在していると、半導体装置の性能が急激に低下する。また、動作中に断線するおそれもあることから、CMP後のウェハーの洗浄に関して研究が進められている(例えば、特許文献1参照)。
Cuダマシン配線が形成される場合、洗浄後には、Cu腐食、Cu溶解、スクラッチ、およびダストの再付着(研磨粒子、研磨生成物、研磨布からの汚染など)といった欠陥を極力低減することが必須である。最近では、半導体デバイスの微細化が進んで欠陥の歩留に対する影響が明確になってきたため、欠陥低減の要求はさらに高まってきた。欠陥評価のレベルを高めることによって、特殊なパターン部にのみ発生する腐食や非常に僅かな配線端でのえぐれが生じていることが確認されている。また、ダストやスクラッチも無視できない状況であることも判明してきた。
こうした欠陥の発生を回避して、信頼性の高い半導体装置を製造する方法は、未だ得られていないのが現状である。
特開2001−358111号公報
本発明は、欠陥の発生を回避して高い信頼性を有する半導体装置を製造する方法を提供することを目的とする。
本発明の一態様にかかる半導体装置の製造方法は、半導体基板上に設けられた凹部を有する絶縁膜上に導電性膜を堆積する工程と、被処理面としての前記導電性膜の表面を、研磨布上でアルカリ性のスラリーで研磨して、前記導電性膜を前記凹部内に選択的に残置させて前記絶縁膜の表面を露出する工程と、
前記アルカリ性のスラリーで研磨して前記絶縁膜の表面が露出した被処理面を純水、酸性洗浄液の順で研磨処理し、前記被処理面を酸性にする工程と、
前記被処理面を酸性に保ったまま、前記半導体基板を前記研磨布上から洗浄ユニットに移動させる工程とを具備することを特徴とする。
本発明の態様によれば、欠陥の発生を回避して高い信頼性を有する半導体装置を製造する方法が提供される。
以下、本発明の実施形態を説明する。
本発明者らは、特殊なパターン部にのみ発生する腐食や、非常に僅かな配線端に生じるえぐれについて鋭意検討した結果、こうした欠陥が発生するのは、CMP自体に原因があるのではなく、仕上げ方や洗浄研磨の方法に原因があることを見出した。例えばCu膜の場合、スラリーでの研磨、およびその後の純水による研磨の段階では、Cu膜の表面はスラリー中の錯化剤に保護されて保護膜が形成されているので、腐食や配線端のえぐれは生じない。しかしながら、洗浄液を用いた研磨の後に純水での研磨を行なうと、特殊パターン部の腐食やえぐれが発生する。この原因を追求したところ、洗浄液を用いた研磨によってCu膜表面の保護膜が取り除かれてしまうこと、さらに、保護膜が除去された後には、純水で研磨することによって欠陥が発生することを見出した。
また、ダストやスクラッチについても、その増加に純水が関与していることを見出した。具体的には、洗浄液で研磨している間は、ウェハー上および研磨布上のいずれのダストも洗い流されやすい環境である。しかしながら、純水で研磨をすると、研磨布からの逆汚染を招いて、ウェハーおよび研磨布のいずれの表面もダストが残りやすい環境となる。したがって、最終的な仕上げに純水が用いられることによって研磨布からの逆汚染が発生してダストが増加し、副次的にスクラッチも増加してしまう。純水に起因した逆汚染は、洗浄後の純水研磨の際に研磨布上で発生する。
こうした知見に基づいて、洗浄液により研磨してピュアなCu面が露出した後には純水での研磨を避けること、具体的には、研磨布上での処理によりCu面が露出した後の被処理面を酸性にすることにより、欠陥の低減を可能とした。本発明の実施形態にかかる方法においては、洗浄液での研磨が終了した後、一般的には洗浄ユニットに搬送される前に、被処理面は純水で洗浄されてはならず、酸性状態であることが必要である。また、洗浄液を用いずにスラリーのみで研磨して洗浄ユニットに搬送する場合には、スラリー研磨の後の被処理面が酸性状態でなければならない。研磨布上での処理後の被処理面のpHあるいは酸濃度を所定の範囲に保つことによって、被処理面を酸性に維持することができる。pHの場合は7未満であり、酸濃度は、用いられる酸に依存するが、例えばクエン酸の場合には0.05wt%以上である。
具体的には、酸性処理液を用いて研磨布上で被処理面を処理し、処理後の半導体基板を洗浄ユニットに直接搬送することによって、これを達成することができる。酸性処理液は、スラリーおよび洗浄液のいずれであってもよい。酸性スラリーで研磨を行なった場合には、研磨後の半導体基板を、そのまま直接、洗浄ユニットに移動すればよい。酸性洗浄液が用いられる場合には、中性またはアルカリ性のスラリーを用いることもでき、この場合は、中性またはアルカリ性のスラリーによる研磨の後、純水研磨を行なったうえで酸性洗浄液で洗浄研磨してもよい。
(実施形態1)
Cuダマシン配線の形成方法を例に挙げて説明する。図1は、Cu−CMPを示す工程断面図である。
まず、図1(a)に示すように、素子(図示せず)が形成された半導体基板10上に、膜厚6000Åの絶縁膜11を堆積し、溝14を形成した。ここでは、TEOS(テトラエトキシシラン)を用いて絶縁膜11を形成した。
絶縁膜11の全面に、ライナー材12としてのTaN膜(100Å)、および配線材料膜13としてのCu膜(6000Å)を、スパッタリング法およびメッキにより堆積した。
Cu膜13およびTaN膜12の不要部分をCMPにより除去することによって、Cuダマシン配線が形成される。具体的には、まず、図2に示すように、研磨布21が貼付されたターンテーブル20を100rpmで回転させつつ、半導体基板22を保持したトップリング23を300gf/cm2の研磨荷重で当接させた。トップリング23の回転数は100rpmとし、研磨布21上には、処理液供給ノズル25から200cc/minの流量で、処理液27としてのスラリーを供給した。ここでは、スラリーとしてCMS7401/CMS7452(JSR社)を用い、研磨布としてはIC1000(RODEL社)を用いて、80秒間の研磨を行なった。なお、図2には、水供給ノズル24およびドレッサー26も併せて示してある。
その後、TaN膜12の不要部分をCMPにより除去して、図1(b)に示すように絶縁膜11の表面を露出した。ここでは、トップリング23およびターンテーブル20の回転数をいずれも50rpmに変更し、研磨荷重を400gf/cm2に変更し、スラリーとしてCMS8301(JSR社)を用いた以外は、前述と同様の条件で60秒間の研磨を行なった。CMS8301は、pH9.5のアルカリ性のスラリーであり、腐食防止剤(防食剤)が配合されている。酸性のスラリーが好ましいものの、防食剤が添加されていればアルカリ性スラリーを用いることもできる。
この研磨に引き続いて、水供給ノズル24から純水を供給して15秒研磨して酸性側にシフトする準備をし、さらに、洗浄液供給ノズル(図示せず)から、洗浄液としてのクエン酸水溶液0.2wt%を供給して30秒研磨を行なった。ここまでの工程は、図2に示したように1つのターンテーブル20上で連続的に行ない、その後、ロール洗浄などの次工程へ直接引き継ぐ。クエン酸水溶液のpHは3であることから、被処理面は酸性状態のまま、ロール洗浄に供されることになる。洗浄液としては、クエン酸、シュウ酸、マレイン酸、マロン酸等、酸性の水溶液を用いることもできる。
図3には、本発明の実施形態にかかる方法に用いられる研磨装置の構成を模式的に示す。図示する研磨装置は一般的な構成であり、二系統で研磨が行なわれるCMP部30と、それぞれから搬送されたウェハーを洗浄する洗浄部31とを有している。半導体ウェハー33は、CMP部30において、ターンテーブル32上でCMPが行なわれた後、ポリッシングユニット34に保持される。上述した例においては、クエン酸水溶液での研磨が終了した後、表面が酸性のままの状態でウェハー33が搬送される。なお、CMP部30には、ドレッシングユニット35も併せて示してある。
洗浄部31においては、ウェハー搬送ロボット36のウェハーハンガー(図示せず)が、ポリッシングユニット34から半導体ウェハー33を受け取り、両面ロール洗浄機37に搬送する。ウェハーは、両面ロール洗浄機37で水等により両面が洗浄され、さらにウェハー搬送ロボット36により反転機38に搬送される。反転されたウェハーは、ペンシル洗浄機39で洗浄・乾燥が行なわれた後、カセット40に収容される。
本実施形態においては、被処理面は酸性のままロール洗浄が行なわれる。ロール洗浄前の被処理面の表面には、Cuの腐食やCu配線端のえぐれといった欠陥は存在せず、こうした欠陥は、ロール洗浄後にも確認されなかった。また、Cu膜上のスクラッチは10個/cm2にとどまっており、欠陥評価装置での観察の結果、ダストは60個/cm2であった。
比較のため、従来の手法により研磨を行なった。具体的には、前述と同様にクエン酸水溶液での研磨まで行なった後、さらに、純水で15秒間研磨した。純水研磨後の絶縁膜11には、図4に示すようにCu配線端にえぐれ50が発生しており、その深さは最大で500Åにも及んでいた。また、Cu膜上のスクラッチは98個/cm2、ダストは170個/cm2であり、純水研磨により欠陥が増加することが確認された。
(実施形態2)
図5に示すように絶縁膜11を、LKD5109(JSR製)からなる第1の絶縁膜(膜厚3000Å)51とLKD27(JSR製)からなる第2の絶縁膜(膜厚1500Å)52との積層膜に変更し、ライナー12をTa/TaN膜53に変更した以外は、図1(a)と同様の構成で、半導体基板10上に各膜を形成した。第2の絶縁膜52の形成に用いたLKD27は、疎水性の材料である。
さらに、前述と同様の条件でCMPを行なってCu膜13の不要部分を除去し、Ta/TaN膜53表面を露出した後、前述と同様の条件でCMPを行なって、第2の絶縁膜52の表面を露出した。
この研磨に引き続いて、水供給ノズル24から純水を供給して15秒研磨した後、洗浄液供給ノズル(図示せず)から、洗浄液を供給して30秒研磨を行なった。洗浄液としては、CIREX(和光純薬工業)を純水で希釈して、クエン酸濃度が1wt%の水溶液を用いた。Ta/TaN膜53のスラリーによる研磨以降の処理は、研磨布上のクエン酸濃度をモニターしつつ行なった。具体的には、近赤外分光装置を用いて酸度を測定し、研磨布上のクエン酸濃度をモニターした。
被処理面に供給していた洗浄液を純水に切り替えたところ、研磨布上のクエン酸濃度は0.1wt%未満になったので、半導体基板を研磨布上から待避させて、直ちに洗浄ユニットに移動させた。
こうした動作は、連動して行なわれるよう制御してもよい。すなわち、センサーが検知したクエン酸の濃度が、予め設定した所定値(例えば0.1wt%)を越えて低下したところで、研磨装置本体にインターロックがかかるように連動させる。研磨布上のクエン酸濃度をセンサーでモニターしつつ洗浄研磨を行ない、そのクエン酸濃度が所定値を越えると、本体装置はセンサーからのインターロックを受ける。トップリングは、直ちに待避位置に誘導され、半導体基板は洗浄ユニットに搬送される。
クエン酸濃度が0.1wt%よりも若干低い程度であれば、十分に酸性状態であることから、本実施形態においても、被処理面を酸性状態に維持したままで洗浄ユニットにて洗浄が行なわれる。クエン酸研磨後の表面を観察したところ、実施形態1の場合と同様に欠陥は何等認められず、Cu異常は回避された。
酸濃度の所定値は、研磨布に当接した被処理面が酸性状態となり得る最小の酸濃度に応じた値であり、用いる酸に応じて適宜決定することができる。一般的には、0.05wt%の酸濃度であれば酸性状態であるといえるが、被処理面を確実に酸性状態に維持するために、所定値は0.1wt%程度に設定することが望まれる。
比較のために、洗浄液による洗浄研磨の後、純水で15秒間の研磨を行なった。純水研磨後の被処理面の表面には、図4に示したようなえぐれが発生していた。
一般的に、疎水性材料からなる絶縁膜は、純水により逆汚染が加速される傾向がある。LKD27以外にも、Silk(Dow Chemical,Co.製),Coral(Novellus Systems,Inc.製),およびBD(ブラックダイアモンド、アプライド・マテリアルズ社製)等が疎水性の絶縁膜材料として知られている。上述したように、研磨布上の酸濃度を所定の範囲に維持することにより純水の使用は回避され、これによって絶縁膜の逆汚染を低減することができた。
(実施形態3)
前述の実施形態2と同様にして、図5に示すようにTa/TaN膜53を露出した。
Ta/TaN膜53を研磨するためのスラリーは、砥粒としてのコロイダルシリカ5wt%、腐食防止剤としてのBTA(ベンゾトリアゾール)0.1wt%、およびpH調整剤としての硝酸0.1wt%を純水に加えて調製した。得られたスラリーのpHは1.5である。こうしたスラリーを用いた以外は、前述の実施形態1と同様の条件でTa/TaN膜53の不要部分を除去した。本実施形態においては、Ta/TaN膜53の研磨は、pH2.5付近の分解能の高いセンサーにより被処理面のpHをモニターしつつ行なった。具体的には、導電率計を用いてイオン濃度を測定して、研磨布上のpHをモニターした。
スラリーでの研磨に引き続いて、水供給ノズル24から純水を供給したところ、被処理面のpHが2.5を越えたので、半導体基板を研磨布上から待避させて、直ちに洗浄ユニットに移動させた。
こうした動作は、連動して行なわれるよう制御してもよい。すなわち、センサーが検知したpHが予め設定された所定値(例えば2.5)を越えたところで、研磨装置本体にインターロックがかかるように連動させる。研磨布上のpHをセンサーでモニターしつつ純水研磨を行ない、そのpHが所定値を越えると、本体装置はセンサーからのインターロックを受ける。トップリングは、直ちに待避位置に誘導され、半導体基板は洗浄ユニットに搬送される。
pHが略2.5以下であれば酸性状態であることから、本実施形態においても、被処理面を酸性状態に維持したままで洗浄ユニットにて洗浄が行なわれる。ロール洗浄前の被処理面の表面を観察したところ、実施形態1の場合と同様に欠陥は何等認められず、Cu異常は回避された。
pHの所定値は、研磨布に当接した被処理面が酸性状態となり得る最大のpHである。pHが7未満であれば酸性ということができるが、被処理面を確実に酸性状態に維持するために、pHの所定値は3以下程度に小さいことが望まれる。
比較のために、被処理面のpHが7.0を越えるまで純水を供給した以外は前述と同様にして、研磨布上で研磨を行なった。純水研磨後の被処理面には、図4に示したようなえぐれが発生していた。酸性スラリーを用いて被処理面を研磨した場合であっても、引き続く工程で、被処理面が中性になるまで純水で研磨を行なうと、欠陥が発生することが確認された。
以上、Cuダマシン配線の形成を例に挙げて説明したが、配線材料はCuに限定されるものではなく、AlやWを用いた場合も同様に、酸性状態で洗浄ユニットに移動することによって、研磨後の異常を回避することができる。
本発明の一実施形態にかかる半導体装置の製造方法を表わす工程断面図。 CMPの状態を示す概略図。 本発明の実施形態にかかる方法に用いられる研磨装置の構成を表わす概略図。 従来の方法による研磨後における絶縁膜の状態を示す断面図。 本発明の他の実施形態にかかる半導体装置の製造方法を表わす工程断面図。
符号の説明
10…半導体基板; 11…絶縁膜; 12…ライナー材; 13…配線材料膜
14…溝; 20…ターンテーブル; 21…研磨布; 22…半導体基板
23…トップリング; 24…水供給ノズル; 25…処理液供給ノズル
26…ドレッサー; 27…処理液; 30…CMP部; 31…洗浄部
32…ターンテーブル; 33…半導体ウェハー; 34…ポリッシングユニット
35…ドレッシングユニット; 36…ウェハー搬送ロボット
37…両面ロール洗浄機; 38…反転機; 39…ペンシル洗浄機
40…カセット; 50…えぐれ; 51…第1の絶縁膜; 52…第2の絶縁膜
53…Ta/TaN膜。

Claims (2)

  1. 半導体基板上に設けられた凹部を有する絶縁膜上に導電性膜を堆積する工程と、
    被処理面としての前記導電性膜の表面を、研磨布上でアルカリ性のスラリーで研磨して、前記導電性膜を前記凹部内に選択的に残置させて前記絶縁膜の表面を露出する工程と、
    前記アルカリ性のスラリーで研磨して前記絶縁膜の表面が露出した被処理面を純水、酸性洗浄液の順で研磨処理し、前記被処理面を酸性にする工程と、
    前記被処理面を酸性に保ったまま、前記半導体基板を前記研磨布上から洗浄ユニットに移動させる工程とを具備することを特徴とする半導体装置の製造方法。
  2. 前記絶縁膜の表面が露出した被処理面の研磨処理は、前記研磨布上の酸濃度をモニターしつつ行なわれ、
    前記酸性洗浄液を純水に切り替えて、前記被処理面を研磨処理する工程をさらに具備し、
    前記半導体基板を前記研磨布上から前記洗浄ユニットに移動させる工程は、前記酸濃度が予め設定された所定値未満になったことを検知して行なわれることを特徴とする請求項1に記載の半導体装置の製造方法。
JP2004110411A 2004-04-02 2004-04-02 半導体装置の製造方法 Expired - Fee Related JP4064943B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004110411A JP4064943B2 (ja) 2004-04-02 2004-04-02 半導体装置の製造方法
US11/051,624 US20050218008A1 (en) 2004-04-02 2005-01-27 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004110411A JP4064943B2 (ja) 2004-04-02 2004-04-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005294707A JP2005294707A (ja) 2005-10-20
JP4064943B2 true JP4064943B2 (ja) 2008-03-19

Family

ID=35053090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004110411A Expired - Fee Related JP4064943B2 (ja) 2004-04-02 2004-04-02 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20050218008A1 (ja)
JP (1) JP4064943B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080138A (ja) * 2004-09-07 2006-03-23 Matsushita Electric Ind Co Ltd 半導体ウェハの研磨装置および研磨方法
CN102689265B (zh) * 2011-03-22 2015-04-29 中芯国际集成电路制造(上海)有限公司 化学机械抛光的方法
JP2016004903A (ja) 2014-06-17 2016-01-12 株式会社東芝 研磨装置、研磨方法、及び半導体装置の製造方法
US9902038B2 (en) 2015-02-05 2018-02-27 Toshiba Memory Corporation Polishing apparatus, polishing method, and semiconductor manufacturing method
CN106141901A (zh) * 2015-04-23 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶圆表面的铜层的研磨方法
CN114775027B (zh) * 2022-05-27 2024-01-30 镇江市联创表面处理科技有限公司 一种连续型滚式电镀装置及其使用方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3507628B2 (ja) * 1996-08-06 2004-03-15 昭和電工株式会社 化学的機械研磨用研磨組成物
JP3111979B2 (ja) * 1998-05-20 2000-11-27 日本電気株式会社 ウエハの洗浄方法
JP3185753B2 (ja) * 1998-05-22 2001-07-11 日本電気株式会社 半導体装置の製造方法
US6220934B1 (en) * 1998-07-23 2001-04-24 Micron Technology, Inc. Method for controlling pH during planarization and cleaning of microelectronic substrates
US6083840A (en) * 1998-11-25 2000-07-04 Arch Specialty Chemicals, Inc. Slurry compositions and method for the chemical-mechanical polishing of copper and copper alloys
JP3953682B2 (ja) * 1999-06-02 2007-08-08 株式会社荏原製作所 ウエハ洗浄装置
JP3563342B2 (ja) * 2000-11-02 2004-09-08 Necエレクトロニクス株式会社 Cmp方法および装置、回路形成方法およびシステム、集積回路装置
US6455432B1 (en) * 2000-12-05 2002-09-24 United Microelectronics Corp. Method for removing carbon-rich particles adhered on a copper surface
JP4221191B2 (ja) * 2002-05-16 2009-02-12 関東化学株式会社 Cmp後洗浄液組成物
JP2004253775A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 化学機械的研磨方法

Also Published As

Publication number Publication date
JP2005294707A (ja) 2005-10-20
US20050218008A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
Kondo et al. Abrasive‐Free Polishing for Copper Damascene Interconnection
KR100724023B1 (ko) 반도체장치의 제조방법
US7559823B2 (en) Substrate processing apparatus and substrate processing method
JP4095731B2 (ja) 半導体装置の製造方法及び半導体装置
TWI583754B (zh) 含銅、釕和鉭層基材之化學機械平坦化
KR20030078002A (ko) 반도체 장치의 제조 방법
US20130040456A1 (en) Method of manufacturing semiconductor device
JP3970439B2 (ja) 半導体装置の製造方法
KR20160059594A (ko) 유기막 연마 후 세정조성물 및 이를 이용한 세정방법
US20050218008A1 (en) Method of manufacturing semiconductor device
JP2005209800A (ja) 半導体装置の製造方法
KR20200013675A (ko) 기판 연마 장치 및 기판 연마 방법
JP4469737B2 (ja) 半導体装置の製造方法
JP6228505B2 (ja) 基板処理方法
JP7144147B2 (ja) ポリグリコール及びポリグリコール誘導体を使用する、タングステンのための化学機械研磨法
JP2001135601A (ja) 半導体デバイス平坦化の研磨方法
JP3917593B2 (ja) 半導体装置の製造方法
KR101789251B1 (ko) 화학적 기계적 연마 후 세정용 조성물
US10640682B2 (en) Chemical mechanical polishing method for tungsten
JP2010087338A (ja) 半導体装置の製造方法および半導体製造装置
JP2009081475A (ja) 半導体装置の製造方法
JP2005262406A (ja) 研磨装置および半導体装置の製造方法
JP2009076716A (ja) 基板洗浄方法および半導体装置の製造方法
JP4845373B2 (ja) 研磨液及び研磨方法
JP4618267B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees