TWI675414B - 平坦化的方法 - Google Patents
平坦化的方法 Download PDFInfo
- Publication number
- TWI675414B TWI675414B TW108100712A TW108100712A TWI675414B TW I675414 B TWI675414 B TW I675414B TW 108100712 A TW108100712 A TW 108100712A TW 108100712 A TW108100712 A TW 108100712A TW I675414 B TWI675414 B TW I675414B
- Authority
- TW
- Taiwan
- Prior art keywords
- material layer
- planarization process
- item
- patent application
- substrate
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
一種平坦化的方法包含有下述步驟。提供一基底。形成具有一凹陷處的一第一材料層於基底上。依序形成一第二材料層以及一第三材料層覆蓋第一材料層,其中第二材料層以及第一材料層包含不同材料,且第三材料層以及第二材料層包含不同材料。進行一第一平坦化製程,移除第三材料層的一部份,以暴露出第二材料層的一部份,但保留第三材料層覆蓋凹陷處的一第一部份。進行一第二平坦化製程,移除第二材料層的一部份,以暴露出第一材料層的一部份,但保留第三材料層覆蓋凹陷處的一第二部份。進行一第三平坦化製程,移除第一材料層的凹陷處。
Description
本發明係關於一種平坦化的方法,且特別係關於一種在空曠區增設蝕刻停止層的平坦化的方法。
在半導體製程中,化學機械研磨(chemical-mechanical polishing,簡稱為CMP)技術是目前最普遍被使用,同時也是最重要的一種平坦化技術。化學機械研磨技術可用來均勻地去除一半導體晶片上具有不規則表面的(topographical)目標薄膜層(target thin film),使半導體晶片在經過化學機械研磨處理後能夠具有一近似平坦且規則(regular and planar)的表面,以確保在後續的黃光製程中之聚焦深度(depth of focus,DOF)。而為了避免造成過度研磨(over-polishing)或者為了控制所移除之目標薄膜層的厚度,化學機械研磨的終點必須被精確的偵測並且被迅速地決定,以即時停止化學機械研磨製程。
由於化學機械研磨製程中同時牽涉到許多複雜的製程參數,例如目標薄膜層的特性、目標薄膜層表面均一性(uniformity)、研磨漿料(slurry)的組成以及pH值、研磨墊(polishing pad)的組成、平台轉速(platen rotation speed)、晶圓載具下壓力(head down force)等等,因此製程控制一直是化學機械研磨技術的一項挑戰。
本發明提出一種平坦化的方法,其形成蝕刻停止層遮蔽凹陷處的開口或者空曠區,以防止過蝕刻以及蝕刻產生的凹陷,俾能提升所形成的材料層表面的平坦度。
本發明提供一種平坦化的方法,包含有下述步驟。首先,提供一基底。接著,形成一第一材料層於基底上,其中第一材料層具有一凹陷處。接續,依序形成一第二材料層以及一第三材料層覆蓋第一材料層,其中第二材料層以及第一材料層包含不同材料,且第三材料層以及第二材料層包含不同材料。續之,進行一第一平坦化製程,移除第三材料層的一部份,以暴露出第二材料層的一部份,但保留第三材料層覆蓋凹陷處的一第一部份。之後,進行一第二平坦化製程,移除第二材料層的一部份,以暴露出第一材料層的一部份,但保留第三材料層覆蓋凹陷處的一第二部份。其後,進行一第三平坦化製程,移除第一材料層的凹陷處。
基於上述,本發明提出一種平坦化的方法,其形成一第一材料層於一基底上,且第一材料層具有一凹陷處;依序形成一第二材料層以及一第三材料層覆蓋第一材料層;接著,依序進行一第一平坦化製程、一第二平坦化製程以及一第三平坦化製程以形成具有平坦表面的第一材料層。本發明在第一材料層的凹陷處開口形成第三材料層作為蝕刻停止層,以防止進行第一平坦化製程以及第二平坦化製程時在第一材料層的凹陷處過蝕刻或者負載效應導致第二材料層形成凹陷而轉移至最後形成的第一材料層。如此,本發明能提升所形成的第一材料層表面的平坦度。並且,本發明以第三材料層作為蝕刻停止層,因而
可減少所需堆疊以進行平坦化的第二材料層的厚度,且降低平坦化製程的製程時間。進而,減少製程成本並提高結構品質。
10‧‧‧絕緣結構
110‧‧‧基底
112‧‧‧鰭狀結構
120、120a‧‧‧第一材料層
130、130a‧‧‧第二材料層
140‧‧‧第三材料層
120’、130’、130’’、140’‧‧‧部份
140a‧‧‧第一部份
140b‧‧‧第二部份
A‧‧‧空曠區
B‧‧‧密集區
D‧‧‧凹陷處
P1‧‧‧第一平坦化製程
P2‧‧‧第二平坦化製程
P3‧‧‧第三平坦化製程
T1、T2‧‧‧頂面
t1、t2‧‧‧厚度
第1圖繪示本發明較佳實施例中平坦化的方法的剖面示意圖。
第2圖繪示本發明較佳實施例中平坦化的方法的剖面示意圖。
第3圖繪示本發明較佳實施例中平坦化的方法的剖面示意圖。
第4圖繪示本發明較佳實施例中平坦化的方法的剖面示意圖。
第1-4圖繪示本發明較佳實施例中平坦化的方法的剖面示意圖。如第1圖所示,提供一基底110。基底110例如是一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator,SOI)基底等半導體基底。在本實施例中,基底110包含複數個鰭狀結構112,因而區分出鰭狀結構112之間的一空曠區A以及鰭狀結構112分佈的一密集區B,意即空曠區A的基底110具有一圖案密度低於密集區B的基底110的一圖案密度,但本發明不以此為限。在其他實施例中,基底110可例如為平面塊狀基底,或者其他基底,而其可包含相對空曠區以及相對密集區。此外,為能清晰揭示本發明,本實施例之鰭狀結構112僅繪示四個,但本發明所能應用之鰭狀結構112亦可為其他數量。
形成鰭狀結構112的方法,可例如包含下述步驟,但本發明不限於此。提供一塊狀底材(未繪示),在其上形成硬遮罩層(未繪示),並將其圖案
化以定義出其下之塊狀底材中欲對應形成之鰭狀結構112的位置。接著,進行一蝕刻製程,於塊狀底材(未繪示)中形成鰭狀結構112。如此,完成鰭狀結構112於基底110中之製作。在一實施例中,形成鰭狀結構112後即移除硬遮罩層(未繪示),可於後續製程中形成三閘極場效電晶體(tri-gate MOSFET)。如此一來,由於鰭狀結構112與後續形成之材料層之間具有三直接接觸面(包含二接觸側面及一接觸頂面),因此被稱作三閘極場效電晶體(tri-gate MOSFET)。相較於平面場效電晶體,三閘極場效電晶體可藉由將上述三直接接觸面作為載子流通之通道,而在同樣的閘極長度下具有較寬的載子通道寬度,俾使在相同之驅動電壓下可獲得加倍的汲極驅動電流。而在另一實施例中,亦可保留硬遮罩層(未繪示),而於後續製程中形成另一具有鰭狀結構之多閘極場效電晶體(multi-gate MOSFET)-鰭式場效電晶體(fin field effect transistor,Fin FET)。鰭式場效電晶體中,由於保留了硬遮罩層(未繪示),鰭狀結構112與後續將形成之材料層之間僅有兩接觸側面。
接著,形成一絕緣結構10於基底110上,以電性絕緣各電晶體,但鰭狀結構112部分突出絕緣結構10,以於後續製程中跨設閘極等結構於鰭狀結構112上。絕緣結構10例如為一淺溝隔離(shallow trench isolation,STI)結構,其例如以一淺溝隔離製程形成,詳細形成方法為本領域所熟知故不再贅述,但本發明不以此為限。
請繼續參閱第1圖,形成一第一材料層120於基底110上。在本實施例中,第一材料層120為一非晶矽層,但本發明不以此為限。第一材料層120包含一凹陷處D,其中凹陷處D的個數視實際情況而定。在本實施例中,由於位於凹陷處D正下方的基底110的圖案密度低於基底110其他部分的圖案密度,而鰭狀結構
112突出於基底110的平坦區域,因而第一材料層120覆蓋基底110及絕緣結構10則產生凹陷處D。
依序形成一第二材料層130以及一第三材料層140覆蓋第一材料層120。在本實施例中,第二材料層130為一氧化層,且第三材料層140為一非晶矽層,但本發明不以此為限。在其他實施例中,第二材料層130也可為一氮化層、一氮氧化矽層或一低介電常數介電層等。本發明之第二材料層130以及第一材料層120包含不同材料,且第三材料層140以及第二材料層130包含不同材料,俾使後續蝕刻第一材料層120、第二材料層130以及第三材料層140的製程中,可藉由選擇對於第一材料層120、第二材料層130以及第三材料層140的蝕刻率,達到較佳平坦化的結構。較佳者,第一材料層120以及第三材料層140包含相同材料,以在同時移除時具有相同蝕刻率,並簡化平坦化製程所需考量的蝕刻液選擇參數。
接續,進行一第一平坦化製程P1,移除第三材料層140的一部份140’,以暴露出第二材料層130的一部份130’,但保留第三材料層140覆蓋凹陷處D的一第一部份140a,如第1-2圖所示。在一較佳實施例中,第一平坦化製程P1可例如為一化學機械研磨製程,但本發明不以此為限。第一平坦化製程P1對於第三材料層140的移除率大於第一平坦化製程P1對於第二材料層130的移除率,以移除第三材料層140的部份140’但蝕刻停止於第二材料層130的部份130’,但本發明不以此為限。如此一來,可暴露出欲平坦化的第二材料層130。
之後,進行一第二平坦化製程P2,移除第二材料層130的一部份130’’,以暴露出第一材料層120的一部份120’,但保留第三材料層140覆蓋凹陷處D的一第二部份140b,且剩下一第二材料層130a,如第2-3圖所示。較佳者,
第二平坦化製程P2對於第二材料層130的移除率大於第二平坦化製程P2對於第三材料層140的移除率,以移除第二材料層130的部份130’’但蝕刻停止於第一材料層120的部份120’,但本發明不以此為限。更佳者,第二平坦化製程P2對於第二材料層130的移除率為第二平坦化製程P2對於第三材料層140的移除率的至少二十倍,以移除第二材料層130的部份130’’但可忽略第二部份140b的損耗。
第二部份140b須水平重疊第一材料層120。在一較佳實施例中,第二部份140b的一頂面T1與第一材料層120的一頂面T2共平面,如此第二部份140b即可覆蓋凹陷處D的開口,以作為蝕刻停止層防止第一平坦化製程P1及第二平坦化製程P2在凹陷處D的第二材料層130a中產生凹陷,進而此凹陷會在後續平坦化製程中轉移至第一材料層120,而形成具有凹陷的第一材料層120,即劣化平坦化結構。較佳者,第二部份140b的一厚度t1薄於第二材料層130a的一厚度t2,以使第二部份140b作為凹陷處D的阻擋層,且第二部份140b的頂面T1與第一材料層120的頂面T2共平面。更佳者,當第二平坦化製程P2對於第二材料層130移除率為第二平坦化製程P2對於第三材料層140的移除率的至少二十倍,第二材料層130的厚度t2則可對應設置為第三材料層140的厚度t1的至少二十倍,但本發明不以此為限。第二平坦化製程P2對於第二材料層130與第三材料層140的相對移除率,與第二材料層130及第三材料層140的相對厚度有關。在其他實施例中,第二部份140b的頂面T1也可高於第一材料層120的頂面T2,而達到前述提升平坦化結構的效果。
而後,進行一第三平坦化製程P3,移除第一材料層120的凹陷處D,如第3-4圖所示。在一實施例中,第三平坦化製程P3對於第一材料層120、第二材料層130以及第三材料層140具有相同移除率,因而可移除第一材料層120的凹陷
處D且具有平坦化的一第一材料層120a。在一較佳實施例中,第三平坦化製程P3可例如為一回蝕刻製程,但本發明不以此為限。在本實施例中,第三平坦化製程P3完全移除第二材料層130以及第三材料層140,而僅保留平坦化的第一材料層120a。之後,可再視實際需要進行後續製程。
綜上所述,本發明提出一種平坦化的方法,其形成一第一材料層於一基底上,且第一材料層具有一凹陷處;依序形成一第二材料層以及一第三材料層覆蓋第一材料層;接著,依序進行一第一平坦化製程、一第二平坦化製程以及一第三平坦化製程以形成具有平坦表面的一第一材料層。本發明在第一材料層的凹陷處開口形成第三材料層作為蝕刻停止層(阻擋層),以防止進行第一平坦化製程以及第二平坦化製程時在第一材料層的凹陷處過蝕刻或者空曠區的負載效應導致第二材料層形成凹陷而轉移至最後形成的第一材料層。如此,本發明能提升所形成的第一材料層表面的平坦度。並且,本發明依序形成第二材料層以及第三材料層,且以第三材料層作為蝕刻停止層,因而可減少所需堆疊以進行平坦化的第二材料層的厚度,且降低平坦化製程的製程時間。進而,本發明可減少製程成本並提高結構品質。
再者,第三材料層覆蓋凹陷處的一頂面與第一材料層的一頂面共平面,以作為蝕刻停止層防止第一平坦化製程及第二平坦化製程在凹陷處的第二材料層中產生凹陷,進而又轉移至下方的第一材料層。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
Claims (12)
- 一種平坦化的方法,包含有:提供一基底;形成一第一材料層於該基底上,其中該第一材料層具有一凹陷處;依序形成一第二材料層以及一第三材料層覆蓋該第一材料層,其中該第二材料層以及該第一材料層包含不同材料,且該第三材料層以及該第二材料層包含不同材料;進行一第一平坦化製程,移除該第三材料層的一部份,以暴露出該第二材料層的一部份,但保留該第三材料層覆蓋該凹陷處的一第一部份;進行一第二平坦化製程,移除該第二材料層的一部份,以暴露出該第一材料層的一部份,但保留該第三材料層覆蓋該凹陷處的一第二部份,其中該第二平坦化製程對於該第二材料層的移除率為該第二平坦化製程對於該第三材料層的移除率的至少二十倍;以及進行一第三平坦化製程,移除該第一材料層的該凹陷處。
- 如申請專利範圍第1項所述之平坦化的方法,其中該第二部份的一頂面與該第一材料層的一頂面共平面。
- 如申請專利範圍第1項所述之平坦化的方法,其中該第二部份的一頂面高於該第一材料層的一頂面。
- 如申請專利範圍第1項所述之平坦化的方法,其中該第一材料層以及該第三材料層包含相同材料。
- 如申請專利範圍第4項所述之平坦化的方法,其中該第一材料層以及該第三材料層包含非晶矽層,而該第二材料層包含一氧化層。
- 如申請專利範圍第1項所述之平坦化的方法,其中該第一平坦化製程對於該第三材料層的移除率大於該第一平坦化製程對於該第二材料層的移除率。
- 如申請專利範圍第1項所述之平坦化的方法,其中該第三材料層的一厚度薄於該第二材料層的一厚度。
- 如申請專利範圍第7項所述之平坦化的方法,其中該第二材料層的該厚度為該第三材料層的該厚度的至少二十倍。
- 如申請專利範圍第1項所述之平坦化的方法,其中該第三平坦化製程對於該第一材料層、該第二材料層以及該第三材料層具有相同移除率。
- 如申請專利範圍第1項所述之平坦化的方法,其中該第三平坦化製程為一回蝕刻製程。
- 如申請專利範圍第1項所述之平坦化的方法,其中位於該凹陷處正下方的該基底的一部份具有一圖案密度低於該基底的其他部分的一圖案密度。
- 如申請專利範圍第1項所述之平坦化的方法,其中該第二材料層以及該第三材料層由該第三平坦化製程完全移除。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108100712A TWI675414B (zh) | 2019-01-08 | 2019-01-08 | 平坦化的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108100712A TWI675414B (zh) | 2019-01-08 | 2019-01-08 | 平坦化的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI675414B true TWI675414B (zh) | 2019-10-21 |
TW202027153A TW202027153A (zh) | 2020-07-16 |
Family
ID=69023557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108100712A TWI675414B (zh) | 2019-01-08 | 2019-01-08 | 平坦化的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI675414B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200518213A (en) * | 2003-11-17 | 2005-06-01 | Taiwan Semiconductor Mfg Co Ltd | Copper CMP defect reduction by extra slurry polish |
-
2019
- 2019-01-08 TW TW108100712A patent/TWI675414B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200518213A (en) * | 2003-11-17 | 2005-06-01 | Taiwan Semiconductor Mfg Co Ltd | Copper CMP defect reduction by extra slurry polish |
Also Published As
Publication number | Publication date |
---|---|
TW202027153A (zh) | 2020-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101125272B1 (ko) | 역전된 t자 모양의 핀들을 갖는 복수-게이트 트랜지스터들 | |
US9117906B2 (en) | Fin field-effect transistors and fabrication method thereof | |
JP5410666B2 (ja) | 半導体装置 | |
KR100585180B1 (ko) | 동작 전류가 개선된 반도체 메모리 소자 및 그 제조방법 | |
US20180102363A1 (en) | Semiconductor structure and fabrication method thereof | |
US8497198B2 (en) | Semiconductor process | |
TW200529432A (en) | Damascene tri-gate FinFET | |
KR20060108629A (ko) | 자기 정렬된 다마신 게이트 | |
US11955550B2 (en) | Semiconductor device | |
US10886181B2 (en) | Semiconductor device | |
US9755080B2 (en) | Fin field-effect transistor | |
TWI675414B (zh) | 平坦化的方法 | |
CN108573870B (zh) | 鳍式场效应管及其形成方法 | |
US11658076B2 (en) | Semiconductor device and fabrication method thereof | |
US7880233B2 (en) | Transistor with raised source and drain formed on SOI substrate | |
CN112309977B (zh) | 半导体结构及其形成方法 | |
CN111554635B (zh) | 半导体结构及其形成方法 | |
KR20050055978A (ko) | 핀 전계 효과 트랜지스터 및 그 형성 방법 | |
TWI518792B (zh) | 半導體製程 | |
CN112017960A (zh) | 半导体结构及其形成方法 | |
CN113224157B (zh) | 半导体结构及其形成方法 | |
CN111696864B (zh) | 半导体器件及其形成方法 | |
CN111312812B (zh) | 半导体结构及其形成方法 | |
US10651092B2 (en) | Semiconductor device and fabrication method thereof | |
CN107492501B (zh) | 鳍式场效应管的形成方法 |