TWI252534B - Copper CMP defect reduction by extra slurry polish - Google Patents

Copper CMP defect reduction by extra slurry polish Download PDF

Info

Publication number
TWI252534B
TWI252534B TW093114905A TW93114905A TWI252534B TW I252534 B TWI252534 B TW I252534B TW 093114905 A TW093114905 A TW 093114905A TW 93114905 A TW93114905 A TW 93114905A TW I252534 B TWI252534 B TW I252534B
Authority
TW
Taiwan
Prior art keywords
polishing
substrate
oxide
layer
grinding
Prior art date
Application number
TW093114905A
Other languages
English (en)
Other versions
TW200518213A (en
Inventor
William Hong
Chia-Che Chuang
Chi-Wei Chung
Wen-Chih Chiou
Ying-Ho Chen
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200518213A publication Critical patent/TW200518213A/zh
Application granted granted Critical
Publication of TWI252534B publication Critical patent/TWI252534B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1252534
發明所屬之技術領域 =發明係、關於-種被動元件m造方法製 的領域，特別係關於-種減少-基底上心 驟。》方法㈣—㈣連線結構的化學機械研磨ί 先前技術 ，著設計準則（ground riUes)的縮小，在半導體元件 久使用銅導線作為内連線的情形呈現令人矚目地增加，以 降低金屬導線的阻抗。内連線通常係以鑲嵌（damascene) 的方2來形成，亦即是在一基底上的一或多層的介電層蝕 刻出一開口’再將一金屬沈積於上述開口中。雖然銅的阻 抗低於銘或鎢’但是銅有較高的傾向遷移至介電層中。因 此例如纽（Ta)、氮化鈕（TaN)、鈦、或氮化鈦（τ i N )等擴散 阻障層通常在沈積銅層之前就先沈積於上述開口的側壁與 底部上。鑲嵌製程中的一項重要指標為金屬層與擴散阻障 層的平坦化，而使上述二者與通常為層間介電層 (interlevel dielectric layer ;ILD)的上層介電層共平 面。一化學機械研磨（chemicai mechanical polishing ; CMP)製程是經常被使用做為達成平坦化的較佳方法，包含 機械性的研磨作用與化學的（蝕刻）作用。一化學機械研磨 製程可包含超過一次以上的化學機械研磨步驟。例如’一 第一化學機械研磨步驟可用來大體上降低銅層的高度’而 一第一化學機械研磨步驟可用來移除介電層上的擴散阻障
0503-A3〇297TWF(N]) ^TSMC2003-0299;Dmvang.ptcl 第 6 頁 1252534 五、發明說明（2) ' 層。最後’第三的拋光（bu f f i ng)步驟，一般是用來減少 基底表面的刮痕與增加平坦度。 一商業上使用的化學機械研磨工具的例子繪示於第工 圖的工具1。工具】包含一上旋轉料架（uppeF carousel )2，可沿著中心軸線4上的中心柱3旋轉。旋轉料 架2包含四個可旋轉的承載體（carrier head)5，各固定一 曰曰圓6。化學機械研磨工具1的基座7包含三個研磨站8與一 中轉站9。每個研磨站具有一旋轉平臺1 0及一研磨墊1〗置 放於其上，以及一導入一化學漿料（未繪示）的機構以辅助 此研磨$程。通常，晶圓6係被壓在—研磨墊與研磨漿料 上，此時托架沿一方向旋轉而承載體5則沿相反的方向旋 轉。另一種溶液例如用來沖洗的去離子水可加在上述的研 磨墊上，以在將晶圓轉移至其他站之前去除上述研磨漿 枓。其他化學機械研磨工具！的部分則未緣示，未繪示的 部，可包含一終點偵測系統以防止金屬層或介電層S的過度 研磨。 化學機械研磨製程藉由執行上的方法 一些缺陷例如金屬層或介電声表 口 以避免 乂 "电層衣面上的刮痕、淺碟凹陷 (diShUg)、以及鋼腐蝕。例如以包含苯半唑 (benzotriazole ; BTA)或其他具類 、玄饬声採曰mI + 、 /、大貝似作用的物質的抑制劑 ♦液處理B曰Η上暴鉻的銅層，而大量地 一、Ε4洛 '咬Ζ：世ΠΠ \夕爲"f虫的現象0 一、免次茱凹fe的方法揭露於美國專利6， 中一研磨阻障層係形成於一 i 网82“虎其 在貝牙孔（via)或溝槽（trench)内的銅層。
0503 -A30297W(N1); TSMC2003 -0299; Dwwang. ptd 第7頁 1252534 發明說明（3) ^專統的化學機械研磨抛光後的晶圓上粒子或殘留缺 目係會造成嚴重的問冑，其原因是上述缺陷會降低 良率及性能’並會降低可靠度。上述缺陷包含-或 ;;:磨聚料所留下的粒子或殘留物、來自銅層或擴散阻 :二粒子或殘"勿、或是研磨聚料與被研磨層之化學反 品。在許多個案中1來自Tenc〇r、KLA、或應 也孑叙σ又備製造商名）的缺陷監測工具作檢驗，而測定的 梳子數量達到數千個。 的^4美國專利第6,3 95,6 3 5號，對一介電層施以三步驟 磨製程，之後再施以二步驟的据光程序，以 t鶴m結構上的殘留與刮痕的缺陷。上述的拋光 量到的缺陷數量。 “去碓子水沖洗而降低所測 ★上ΐ在鎢的化學機械研磨中移除殘留物的方法係揭 f ’153’526號’其中第一步驟的鶴化學機 械研磨係使用一硬墊、第二步. 于饿 埶 ” η斤-i π 7驟的乳化物拋光係使用軟 t .十―：：：驟白十"且的鎢化學機械研磨係使用-軟墊。 上述弟三步驟係用來移除氧化物粒子。 可減少缺陷的銅的平扫化的古、+ y , 6, 432, 826 ^ t ^ ^ ^ ^ ^ ^ ^ 降低銅層的高度、一拋光步驟係 貝貝上
UnteHd dielectric;iL#D)用上^多除一層間介電層 上的一擴散阻障層、 及第二撤光步驟係用以減少局部缺陷。 化敍、以及視需要加入的BTA腐餘抑制劑的水溶U理的
0503 - A30297TWF( N1); TSMC2003 - 0299; Divwan 〇. pt d
1252534 ^-- 五、發明說明（4) 更；1Ϊ:及：將銅表面及介電層移除了約ι〇〇α的厚度而 人1+低巧染及缺陷的數量。 陷降”編:無法有效地將粒子與殘留的缺 製程：；：==^’需要包含改善氧化物拋光 陷數量。+ ’ 2私序來達成先進的技術所需要的低缺 發明内 有 製程， 本 研磨步 學機械 為 械研磨· 上降低 容 鐘於此 以減低 發明的 驟與附 研磨的 達成本 ’本發明的 基底上粒子 另一目的係提供一 加的去離子 拋光製程中 發明之上述 t要目的係提供 缺陷的 ^}c妨^磨 ，而不 目的 數量。 種第二氧化 與沖洗的步 至於降低產 本發明係提 驟，研磨鄰接 有一第一研磨 第二研 磨漿料 述的化 的一部分，其 介電常數材料 在一實施例中 上 的流程，包含：一 基底上的一銅層 的擴散阻障 漿料研磨及 研磨及其後 學機械研磨 中一開口係 的上介電層 ’上述開口 第一銅化學機械研 的高度 層；以 其後的 的第二 流程係 ;一第二化 及一氧化物 第一去離子 去 種氧化物撤光 物研磨漿料的 驟於一銅層化 出。 供一種化學機 磨步驟，實質 學機械研磨步 拋光製程，具 水沖洗，和一 沖洗 提供為一内 形成於一基底上之 與一下蝕刻停止層 係為連接其下例如 連線製造方案 包含較好為低 的疊合層中。 為源/沒極之
〇5〇3-A30297TWF(Nl);TSMC2003-0299· 第9頁 1252534
口J 两 ί ΐ i的—接觸孔。在另一實施例中，上述開 i;声溝槽係形成於—介層窗(via)之上，而上 、+、Μ ^ 擴散阻障層連接至一其下的金屬#。上 =口=統的圖形化與兹刻技術所形成，^新的 W，順應':二;了積達::二或更小。較佳之擴散阻障層為 係以電化學、、,=於乂 的侧壁與底部上。-銅層 障芦上。“貝或任何其他習知的方法沈積於上述擴散阻 的第一平 擴散阻障 用來移除 學機械研 氧化物研 為一去離 後為一第 佳化，而 研磨漿料 化物研磨 較習知技 程期間所 此時i第一銅研磨步驟係執行於一化 臺上 層同平 上述介 磨工具 磨製程 子水沖 二去離 使所有 的方法 製程中 術為低 產生的 在一貫施例 的時間對一個批 例中，上述的氧 以降低 面。在 電層上 的一第 ，其中 洗、然 子水沖 步驟的 一樣。 的去離 ，上述 粒子缺 中，執 次中的 化物研 上述鋼 一第二 的上述 三平臺 包含施 後第二 洗。上 總時間 因此， 子水沖 的調整 陷的數 行上述 各晶圓 磨製程 層的高度， 平臺上的一 擴散阻障層 上的一第三 用一第一氧 次施用上述 述的氧化物 與習知的僅 並未影響到 洗步驟時， 亦對降低上 量有所助益 氧化物研磨 不會有變異 可被整合至 学機械研磨工具 與上述 步驟係 直到大約 第二研磨 。執行於 研磨步驟 化物研磨 氧化物研 研磨製程 施用一次 產出。在 研磨墊的 述氧化物
上述4匕 包含一 漿料後 磨漿料 係已最 氧化物 上述氧 下壓力 研磨製
製程的各個步驟 。在一第二實施 晶圓的先進製程
1252534
控制（advanced process contr〇1 ;ApCh%6 圓可以在一同時（real time)的基礎上，以j中，使各晶 元調整各晶圓的研磨時間。晶圓的 /饋與返饋單 補償製程的變[而使所形成的钢内連線系統可以 resistance ; Rs)值維持在規格限制内。 片電阻（sheet 實施方式 本發 所形成的 製程係包 明對由減 粒子缺陷 含執行於 少由雙鑲嵌結構 數量有所幫助， 二個不同的研磨 程。在一實施例中，本發明係為一 後的一氧化物研磨製程， 磨製程之 研磨製程 械研磨製 一銅層實質地平 將一擴散阻障層 述上述化學機械 上’並將其形成 本發明的範圍造 例如上述的内連 源/>及極的接點< 以填充於一雙鑲嵌結構中的一溝槽 者’亦可以將超過一層的介電層與 應用於一雙鑲嵌結構中。另外，所 以是一邏輯元件、動態隨機存取記 中，係將 程中，係 除。雖然圖式係描 一銅内連線的製造 層窗内，並不會對 應用於其他方面。 電晶體的 層例如 的化學機械研磨製程中 其中^述化學機械研磨 ^的二個不同的研磨製 第一與第二化學機械研 其中上述第一化學機械 坦化，上述第二化學機 自一介電層的表面移 研磨製程的流程應用在 於下層金屬層上方的介 成限制，仍可將本發明 線亦可以是一底層導電 上述的銅内連線亦可 及其下的介層窗。或 超過一層的餘刻停止層 形成的銅内連線結構可 憶體、影像感知器、微 钱電糸統（micro-electro-mechanical systems ;
mm m
0503 - A30297TWF(N1)；TSMC2003-0299;Dwwang.p t d 第11頁 1252534 五、發明說明（7) MEMS)、磁性隨機存取記憶體（magnetic rand〇m access memory ; MRAM)、或其他半導體元件的一部分。 ^在繪不於第2〜5圖的一第一實施例中，沈積於一介層 窗開口的一擴散阻障層與一鋼層，係以一化學機械研磨的 製程流程而平坦化。請參考第2圖，提供一基底2〇，通常 為矽基底，亦可能為絕緣層上覆石夕 (slllcon-on —lnsiHa1:or ;S0I)、砷化鎵、矽鍺（SlGe)、 或是其他用於業界的半導體材料。熟悉此技藝者當瞭解基 底一般係為一半導體晶圓，且基底與晶圓兩名詞之使用可 以互通。，底2 0可具有主動與被動元件，但未繪示以簡化 圖式。一第一金屬層2 1較好為銅，而亦可以是鎢、鋁、鋁 /銅、或鋁—矽—銅，係以傳統的技術形成於基底20上。第 二金屬層2 1的侧面與底面可為一順應性的擴散阻障層（未 繪不）所圍繞，以防止金屬離子遷移至基底2〇，並保護第 Z金屬層21不受到基底2〇的成分的影響而發生腐蝕或氧 於基底20與第一金屬層21上沈積一蝕刻終止層22，且 其較好為包含碳化矽、氮氧化矽、或氮化矽。接下來，一 介電層23例如為磷矽玻璃（ph〇sph〇siiicate y衫$ · PSG)、硼磷矽破璃（boro-phosphosilicate giass ; BPSG)、氧化矽、或較好為低介電常數材料例如為摻碳的 一乳化矽（carbon doped S1llcon oxide)、摻氟的二 矽（fluonne si 1 icon oxide)、或聚倍半矽氧烷 手 (P〇lyS1lSeSqUloxane)，係以化學氣相沈積 1 關7觀 第12頁 0503-A30297TWF(Nl) ；TSMC2^03-0299;Dw,vang~ 1252534 五、發明說明（8) vapor deposition ; CVD)、電漿增益化學氣相沈積 (plasma enhanced CVD)、或是旋塗法所沈積，且具有 2000A〜6000A的厚度。介電層23更可以加熱至6〇〇°C、或 是以一電漿製程等熟悉此技藝之人士所瞭解的方法作處 理’以使其緻密化、改善其表面性質、避免水氣進入而增 加其介電常數。 於介電層23上塗佈一光阻層24，並以傳統的方法圖形 化而形成一開口 25，開口 25可以是一介層窗、溝槽、或接 觸孔。一抗反射層（anti-ref lection c〇ating ; ARC)(未 示）亦可以視需要在塗佈光阻層2 4之前形成於介電層2 3 上，以增加後續圖形化步驟中的製程寬容度以丨幻。 圖形化的光阻層24係作為蝕刻罩幕，以一或多道的電漿製 程將開口 25轉移至並穿透介電層23與蝕刻終止層24。剩下 物且層24與抗反射層則以_市場上可取得的去光阻劑或 疋以電襞灰化將其移除。通常在去除光阻的步驟之後，係 f : -標準的清洗製程，將殘留於介電層23之上或殘留於 ^有頂端、錢1侧壁的開口25内的有機殘留物去除。 清茶考弟3圖，於開口25的側壁與底部以及介電層23 t二:爾氣相沈積或電裝增益化學氣相沈積 >去，沈積- 々# * 士. 、+ 田擴政阻障層26的厚度在50 nm 或更溥…使用原子層沉積技術(at〇mic_iayer : 〇an ’ '作沈積。擴散阻障層2 6較好為TaN， ::二:，、W、TaSlN、或 TWN 中的至 上’以例如電化學沈積或無電電
()503-A30297TWF(Nl) ;TSMC2003-0299;Dwwang .ptd 第13頁 1252534 五、發明說明（9) 鍍的技術形成一銅層2 7。銅層2 7係填滿間口 25，並延伸至 擴散阻障層2 6上约6 0 0 〇〜〗3 Ο Ο Ο A。 明I考第4圖，以一第一化學機械研磨製程將銅層2 7 自擴散阻障層26上移除而與其實質上共平面。上述第一化 學機械研磨製程係施行於例如在市場上可取得之應用材料 的Mi rra^ Mesa之化學機械研磨工具内的位於一第一研磨站 的平至上。基底具有一上表面與一下表面，而以下表 面承載於上述第一研磨站的一承載體上。上述第一化學機 械研磨製程通常係使用位於一平臺上，材質包含聚氨酯的 硬研磨墊來接觸基底2 〇的上表面。在上述第一化學機械研 磨製程中，基底的上表面係定義為包含被研磨銅層的表 面。上述第一化學機械研磨製程包含一可自市場上取得的 研磨漿料，包含二氧化矽、水、以及一或多種專屬的添加 物，上述研磨漿料係導入上述基底與上述研磨墊之間。上 述研磨漿料的pH值係介於7〜1〇之間，且在2〇〜3〇。〇的溫 度、流速每分鐘2 0 0〜40 0ml，施用80〜14〇分鐘。研磨壓力 為h PS1，平臺轉速為70〜130 rpm。當擴散阻障層26 為TaN日守，上述第一化學機械研磨製程。對的選擇比大 Γ二比二的擴散阻㈣^ ^ 的弟化子機械研磨製程中被移除。 請參考第5圖，施行一第二化學機 在-第二研磨站的-平臺上研磨擴散阻障㈣衣私，包含 2〇的下表面係承載於一第二承載體Λ，而使擴^基底 接觸研磨墊而將其自介電層26 A =障層26 处基底的上表面
1252534 五、發明說明（10) 係包含被研磨的一擴散阻障層區與一鋼層區。注意在上述 第二化學機械研磨製程的過程中，被研磨的銅層2 7的上表 面的高度亦被降低，而形成一被研磨兩次的銅層2 7，並大 致舆被研磨的擴散阻障層及開口 2 5的頂端共平面。 上述第二化學機械研磨製程係施行於具有一第二研磨 墊的一第二平臺上，而第二平臺係位於和第一化學機械研 磨製程相同的機械研磨工具。通常使用於上述第二平臺上 的硬研磨墊係包含聚氨_。上述第二化學機械研磨製程包 含一第二研磨漿料，包含二氧化矽、水、以及一或多種專 屬的添加物，上述研磨漿料係導入上述基底與上述研磨塾 之間。上述第二研磨漿料的pH值係介於7〜1〇之間，且在20 c〜3〇 C的溫度、流速每分鐘200〜4〇〇mi，施用6〇〜120分 |里研磨壓力為2〜4 psi ’’平堂轉速為7〇〜12〇 rpm。當擴 散阻障層26為TaN時，上述第二化學機械研磨製程cu對TaN 的選擇比為約2 〇比1 ，而T a N對介電層2 3的選擇比為約2比 1 °因此，一些介電層23可能在第二化學機械研磨製程中 被移除。 本發明的一關鍵特徵為一第三化學機械研磨製程，包 含一系列的步驟，共同被稱為一氧化物研磨製程。一旦將 擴散阻障層26自介電層23上移除，基底20的上表面係包含 位於介電層2 3上表面的一介電層區、位於已研磨的擴散阻 障層2 6上表面的一擴散阻障層區、以及位於被研磨兩次的 銅層27上表面的一銅層區。輕微地研磨基底2〇的上表面， 以移除前述兩次化學機械研磨所造成的刮痕缺顯與粒子，
0503 - A30297TWF(N1) ； TS31C2003 - 0299; Dwwang. p t d 第15頁 1252534 五、發明說明（11) 以形成一平滑的上表面◦如此處所引用的相關申請案-美 國專利申請號1 0 / 7 2 3 2 3 6 (美國的申請日為2 0 0 3年1 1月2 6 日）所敘述，一氧化物研磨製程亦可以用於調整一銅層的 厚度，以使所形成之銅内連線的片電阻值合乎規格。 發明人所實施的一習知的氧化物研磨方法，係包含一 氧化物研磨漿料與之後的去離子水的研磨與沖洗步驟。然 而，此方法通常被一監測工具例如KLA 2 3 5 0或ATMT Compass檢測到，在一基底上留下數千，個缺陷。此習知的 方法概略地描述於表一，並包含一第一步驟A，其實施時 間為2 0秒且以2 p s i的下壓力作用在一 r〇d e 1 P〇1 i t e X (聚 氨S旨）的軟研磨塾上，並以約3 q 〇 m 1 / m i η.的流速施加一包 含一氧化石夕、水、以及一添加物的研磨漿料。上述研磨漿 料的pH值範圍為7〜1 〇且施用溫度為2 〇 °c〜3 0 °C。平臺的轉 速為40〜70 rpm。在步驟b至步驟D中，停止供應研磨漿 料，而將去離子水以每分鐘3 〇 〇〜5 〇 〇 m 1的流速導入上述平 堂。上述的去離子水係沖洗在上述平臺持續以約4 〇 r p m的 轉速旋轉時，沖洗上述研磨墊與基底。步驟B持續約2 0 秒，而其下壓力為2 p s ；[。步驟c則進行1 5秒，其下壓力為 -1 psi，而步驟D持續2〇秒，其下壓力為1 psi。-1 pSi的 下壓力係表示承載體輕微地舉起而使其不接觸到研磨墊。
0503-A30297TWF(Nl) ;TSMC2003-0299;tavang. ptci 第16頁 1252534 五、發明說明（12) 步驟 Λ 流體 時間®^ A T} ^2 ^ 氣β物研磨漿料 ~~20^ -D '—^ 去離子水 ~~20^ 匕 ΤΝ -1 去離子水 ~~15^ 1) -~~—— 去離子水 20 ^' 餐明人驚言牙地發現包含一第一童 一去離子Im 虱化物研磨漿料及一第 離子水的研磨與沖洗、以及之後的_ 漿料與一第二去籬；光的讲府、由、生 弟一虱化物研磨 太雖子水的研磨與沖洗的一 程，係成功地將粒子數量自每片晶 碧衣 一研^占的一千量上，此時基底2 〇仍承乂 學機械研磨製程的同—個化學機械呈ς載^化 基f:的上表面係與位於上述第三研磨站二:；；：。 研磨漿料接觸。 ^ ^ U — 上述新的氧化物研磨製程概略地描述於表二，並勺人 一=騍1，其中基底2 〇的上表面的研磨，係使用與 ' 3 所實施的習知方法中的步驟A具有相同的氧化物研^萝 與製程爹數的製程。步驟2中，對基底2 〇施以—去離= 沖洗’時間為10秒，而流量為約5〇〇 ml/m in.，此時上^ 平堂持繽以40〜70 rpm的轉速旋轉，而下壓力為] 以 v上 p b 1 〇 牛 驟3中，係混合施以流速為5004 〇〇〇 ml/min.的去離子V 水、與流速為2 0 0〜3 0 0 m 1 / m i η ·的前述的氧化物研磨許 料，時間為卿’下墨力為-i PS1。步驟4中，上述：氧
0503 - A302971^( N ]); TSMC2003 -0299; Dvvvvang. ptd
第17頁 I252534
五、發明說明（13) 化物漿料係以約3 Ο Ο πι 1 / m i η ·的流速施加，時間為1 5秒 此時上述平臺的轉速為40〜70 rpm，下壓力為1 psi。在最 後的步驟中，以約5 0 0 m 1 / m i η ·的流速施以去離子水沖 洗’此時上述平臺持續以4 0〜7 0 Γ p m的轉速旋轉，而下壓 力為1 p s i。雖然步驟2、4、5中可接受的下壓力的範圍達 1〜3 P s i，較好為施以較輕的下壓力1 p s i，以減少在此輕 抛光製程中所產生的缺陷數量。注意在步驟2中’上述的 研磨墊以去離子水清潔後，在步驟3係使用氧化物研磨漿 料/去離子水的混合來灌注上述研磨墊，而使上述 塾在步驟4開始時已均勻地塗佈上研磨漿料。， ' H； 俊’較好於組裝於上述化學機械研磨工具上的_ r V —旋 upin-rinse —dry)模組内，使水分乾燥。 子乙 表二：外加的漿料研磨參數（總時間約7 5秒）
本發明之氧化物研磨製程的總時間為7 5 化學機械工具的產出與表一所列示的習知方=，因此上 少。上述的氧化物研磨製程通常係施行於—笛相比並無 晶圓，如前所述’此時正在一第二平 j平臺上 @另〜晶圓
1252534 五、發明說明（14) 的擴散阻障；，、， 卜 τ ^ 層。重要的：；在：第二量上研磨-第三晶圓上的銅 間，才不合^ Β ，疋維，*7個平臺具有相近的製程時 施例可適；;晶圓通過上述化學機械工具的流程。本實 號，都具：：：糸列的晶圓例如具有1〜25片晶圓的一個批 而使上述氧化：的介電層、擴散阻障層、及銅層的厚度， 連線的片磨製程的小變動不致造成所完成的銅内 研磨條件111 格範圍。需瞭解表二所提供的氧化物 圍造成限㈣5明貝施例中的—例’而不致對本發明的範 可因使用=。舉例來說’各步驟的條件例如時間與下壓力 是不η ^ 的化學機械研磨工具、不同的研磨漿料、或 疋不：的研磨墊，而作些許的變化。 呵υ飞 少缺：6數與旦7圖中係繪示一用以解釋實施本發明的方法而減 研磨漿ί =理ί之可能的機構。在第6圖中，一氧化物 已研磨糸在别述的步驟或步驟1，施用於介電層23與 研磨喂料二的銅層27。因為暴露於ΡΗ值為約9. 1的氧化物 而形，= ?δ，^研磨兩次的銅層27的表面部分受到氧化， 的需要=的虱化銅層2 9。熟悉此技藝者當瞭解為了說明 5 ，圖中氧化銅層29的厚度係較為誇大，而在現實# 研/食中，其厚度僅為數她邮。m 負；：於氧化銅層29與介電層23的表面上，而排斥帶 殘留物30。請注意在之後的敘述中，粒子與 牛碑9认 使用可以互通。氧化物研磨製程的步驟β或 ^ ^的過程係繪示於第7圖，其中一抑值為γ的去離子水 曰 糸施用於介電層2 3與氧化銅層2 9的表面。由前步驟所
1252534 五、發明說明（15) 留下來帶負電荇Μ λ 吸弓I。如步驟、的粒子30受到此時帶正電的氣化銅層29的 生殘留，成為羽進 步的水洗可能無法^出粒子3 0而發 去離子水沖洗白知方法的缺陷。然而，在第7圖所繪示的 力下施以第二，後，施以如本發明之步驟3〜5，在低下壓 時，係轉…氣化物研磨漿料及之後短暫的去離子水沖洗 、*大量的粒子3 0。 減少缺^數旦機制可能在本發明之氧化物研磨製程中，在 物製裎時，面扮次著重要的角色。在開始上述的氧化 有-殘留的：：G$已研磨兩次的銅層27的表面可能具 中，用於 保咬劑，來自前面的化學機械研磨製程 護劑，即為二、aN"擴政阻障層的研磨漿料。結合此鈍態保 劑時，上访m述氧化物研磨漿料中的BTA或類似βΤΑ的添加 和，而使二:磨τ聚料中整體的鈍態保護劑的濃度可達到飽 的表面。上、+、力斤出於介電層23與已研磨兩次的銅層27 一帶電層的態保護劑通常為一極性化合物，並難以自 中的溶解声2社上ί除。雖然上述鈍態保護劑在去離子水 上述鈍態保護；的噂：明的第二氧化物研磨步驟可以降低 離子水沖唼沾1’度’而足以使其回溶，而在其後的去 h /f冼的步驟5中去除。 #攸日j云 在丁aN為擴散阻障層 — 物研磨呈中所產生的粒子缺^另一 ^制可能對上述氧化 化物研磨製程中的第_ 、《里表生效用。在上述氧 與氧化物研磨漿料反應：產生二aN:磨槳料的殘留物 離子水無法移除上述複合物而成為；留物： _·297，Ν1 u^^299;Dwwang.p；7 第20頁
1252534 五、發明說明（16) 一氧化物研磨漿料的施用係包含研磨劑，而可磨掉上述複 合物並減少總缺陷數量。 凊參考第8圖，本發明的優點係繪示於缺陷數量對抵 號的趨勢圖中’其中批號1〜1 〇係使用習知的氧化物研磨製 程，而批號11〜2 6係使用本發明之氧化物研磨製程使用習 知方法日守的缺陷數置超過1 Q Q 〇，且通常為數千；而在實施 本發明之後，缺陷數量則降到低於丨0 0 0，且多數的批號則 降到少於1 0 0。 熟知此技藝 程的鑲嵌製程， 層的銅層，而形 本發明亦可 先進製程控制系 1 〇 / 7 2 3 2 3 6 (美國 電層厚度、或銅 使得固定研磨時 造具可接受之片 用。在此處，前 電層的厚度係提 至一先進製程控 據傳遞至上述化 control system 的程式，使用每 的度量衡資料， 者會瞭解前述包含本發明之氧化物研磨製 可此在一基底上施行複數次，而製造複數 成一堆疊的銅結構。 以預期上述的氧化物研磨製程可整合至一 統，例如揭示於美國專利申請號 的^請日為2003年11月26日）者。如果介 層覓度與/或厚度的晶圓間變異大到足以 間的氧化物研磨製程無法在每片晶圓上製 電阻值的銅層日寺，上述的選項便特別有 逼乳化物研磨製程中所移除的銅層與介 ^ 1電腦的回饋模組，上述電腦係連線
與：，上述控制器依序將資訊與數 子二戒研磨工具的工具控制系統(W H :上遂電腦亦包含具有-前饋模組 '砮的晶圓之相關於銅層厚度與寬度 例如片電阻的目椤 电1旧曰^值’來計算送至上述氧
0503-A30297TWF(Nl) ；TSMC2003-0299;Dww-ang.ptd 第21頁 1252534
1252534
0503 -A30297TWF(N1);TSMC2003-0299;Dwwan g.p t d 第23頁 1252534
0503 -A30297TWF(N1)JSMC2003-0299;Dwwang.ptd 第25頁

Claims (1)

1252534 六、申請專利範圍 # 一種基底上銅層氧化物研磨製程，該基底具有一上 表面與下表面，而該製程，包含： ^ 上 厣ί/:)一提供—基底，具有一上表®，該上表面包含-銅 一：電層區’該銅層區為-鋼層的上表面，該介電 層&為一介電層的上表面； ）丨迅 (b )使用_平臺上的_ 基底的該上表面以在—研:…研磨漿料來接觸該 仃弟一氧化物研磨步驟，其中哕芙麻得耝士甘中轭 載於具有一向下力盥一 # _ 以土 &係糟由其下表面承 心去離子水沖洗 基底^ = 用表'面平臺以上在^第研^塾1一研磨漿料來接觸該 物研磨步驟，其中該基底係藉由施行-第二氧化 壓力（down f〇rce)與_ 9由；^表面承载於具有一 (e)篦- a ” +私〜連的一承載體上；以只 卜 Λ 子水沖洗該基底。 磨製程，其中：銅Ϊ:項所述之基底上铜厚… 製程所研磨。 飞夕-人先則的化學機械研磨 3·如申請專利範圍 磨製程，其中該第一弟項所边之基底上銅層氧化 ^ m ^ 化物研磨步驟盥嗜箓 物研 V ^ ^ ^仃於一化學機械研磨、'Λ 1 ^ 弟二氧化物研磨 治具具有PH值為7〜10 & 具中，而該化學機θα β . ^ ； 的—研磨漿料，包含矽予钱械研磨 水以及一或多種的添加物。 匕3矽石（silica)、 靶固弟1項所述之基底上 一 鋼層氧化物研
0503-A30297TWFl(Nl).ptc 第26頁 4 ·如申晴專利範圍 1252534 3 4 11 9 __案號93Π4905__年▲月…〉曰 修正____ 六、申請專利範圍 磨製程，其中該基底的上表面更包含位於一擴散阻障層上 表面的一擴散阻障層區，其中該擴散阻障層包含τ a N或 Ta、Ti 、TiN、WN、W、TaSiN、或TiSiN 中的至少一種，且 該擴散阻障層係形成於該銅層與該介電層之間。 5.如申請專利範圍第1項所述之基底上銅層氧化物研 磨製程，其中該第一氧化物研磨步驟與該第二氧化物研磨 步驟係施行於2 0〜3 0 °C的溫度與4 0〜7 0 RPM的平臺轉速。 6 ·如申請專利範圍第1項所述之基底上銅層氧化物研 磨製程，其中以去離子水沖洗該基底時的去離子水流量大 體為5 0 0 m 1 / m i η ·、沖洗時間大體為丨〇秒、下壓力大體為工 ps i 〇 7. 如申凊專利範圍第1項所述之基底上銅層氧化物研 磨製程’其中在步驟（c)與（d)之間更包含一研磨墊塗底步 驟，包含以5 0 0〜1 0 0 0 ml/min·的去離子水流量、與2〇〇〜乂 3 0 0 ml/min·的氧化物研磨漿料流量來塗底，塗底時間大 體為1 0秒，此時該承載體係上升至該研磨墊的上方，而 該基底的該上表面不接觸該研磨墊。 8. 如申請專利範圍第1項所述之基底上銅層氧化物研 磨製程，其中該第二氧化物研磨步驟包含以大體為3 〇 〇 ml/min.的氧化物研磨聚料流量、與大體為1 psi的下舞 來研磨，研磨時間大體為1 5秒。 土力 9·如申請專利範圍第1項所述之基底上銅層氧化物 磨製程，其中第二次以去離子水沖洗該基底時的去離 流量為5 0 0〜1 0 0 0 ml/mm·、下壓力大體為} psi、轉速大7
1252534 修正 曰 —----93114905 /π 94 IL 9 六、申請專利範圍 體為40 rpm、沖洗時間大體為20秒。 一種化學機械研磨的流程，適用於製造銅内連線 日，研磨具有一上表面與一下表面的一基底，包含： 一 a)提供一基底，具有一開口，該開口具有一頂端、 甘卩人侧土 α亥開口係填入有一順應性的擴散阻障層 垆：則壁與底部上、與一銅層於該擴散阻障層i，其中該 障層與該銅層係延伸至該開口的頂端，而該基底的 该上表面包含即將被研磨的銅層區於該銅層的上表面； „ (b)使用位於平室上的一研磨墊與一研磨漿料於一 弟-研磨站施行-第-化學機械研磨製程，以除去該銅層 的:部分:而使該被研磨的鋼層與該擴散阻障層共平面’ 而邊基底係错由其下表面承载於具有一下壓力（d〇wn f 〇 r c e)與一轉速的一承載體上； 斤_(C )使用位於…平^上的一研磨墊與一研磨漿料於一 弟=研磨站施行了 ^二化學機械研磨製程，以除去該擴散 阻障層的一部分與該被研磨的 敗 ^的銅層的一部分，而使該被研 磨的擴散阻障層與該被研磨兩士 A ^ ^ .^ ^ $ &存蕤A # 欠的銅層與該開口的頂端共 , 衣面承載於具有一下壓力 (down force)與，轉逮的 丁士 载體上；以及 (d)使用位於一平堂上的— 第三研磨站…第三化學機村研磨墊與一研磨漿料於-滑的上表面，其中該上表面3研磨製程’以形成-更平 該擴散阻障層的上表面、與!：=擴散阻障區於被研磨的 層的上表面，並移除先前化學機f區於被研磨兩次的該銅 +钱械研磨製程的殘留物，而
0503-A30297TWFl(Nl).ptc
頁 第28
該基底係藉由其下表面承载於具有一下壓力 與一轉速的一承載體上，其中該第三化 ee/ . 子钱械研磨製程包 1252534 案號 93114Q05 六、申請專利範圍 含. (1 )施行一第一氧化物研磨步驟； (2 )以去離子水沖洗該基底； (3 )施行一第二氧化物研磨步驟；以及 (4 )第二次以去離子水沖洗該基底。 程 Π.如申請專利範圍第10項所述之化學機械研磨的技 其中該第-氧化物研磨步驟與該第二氧 步； 係施行於一化學機械研磨治具中，而該化 具有pH值為7〜10的一研磨漿料，包含矽 八研^ 具 !V ^ H此 以illca)、水、 以及一或多種添加物。 1 2 ·如申請專利範圍第1 〇項所述之化學 t , 予钱槭研磨的、;古 程，其中該第一氧化物研磨步驟與該第—气 ;,L 一氧化物研磨I 5取 係施行於20〜30 °C的溫度與40〜70 RPM的平臺#;亲 V 1 3 ·如申請專利範圍第1 〇項所述之化學德' u予機械研磨的户 程，其中該第一氧化物研磨步驟包含以大蝴 ；IL 八脰為2 psi的下 壓力與大體為3 0 0 m 1 / m i η.的氧化物研磨續粗、、ώ θ 水竹流1下，雜 行時間大體為2 0秒。 1 4 ·如申請專利範圍第1 〇項所述之化學機 千執鐵研磨的流 程’其中以去離子水沖洗該基底時的去離子欢古曰 &厂不流1大體為 5 0 0 m 1 / m i η.、沖洗時間大體為1 0秒、下壓力大體為^ · ps i 〇 15· 如申請專利範圍第1 0項所述之化
0503-A30297TWFl(Nl).ptc 學機械研磨的流
1252534 --案號 931UQ05 六、申請專利範圍
修正 程，其中在步驟（2)之後與步驟（3)之前，包含一研磨墊塗 底步驟，包含以50Q〜100Q ml/min.的去離子水流量、與 2 0 0〜30 0 ml/min.的氧化物研磨漿科流量來塗底，塗底時 間大體為1 0秒，此時該承載體係上并至^研磨墊的上方， 而使該基底的該上表面不接觸該訢磨墊。 1 6 ·如申請專利範圍第丨〇項所述之化學機械研磨的流 程’其中該第二氧化物研磨步驟包含以大體為3 0 0 m 1 / m i η ·的氧化物研磨漿料流量、與大體為1 p s i的下壓力 來研磨，研磨時間大體為丨5秒。 1 7 ·如申凊專利範圍第1 Q項所述之化學機械研磨的流 程’其中第二次以去離子水沖洗該基底時的去離子水流量 為500〜1000 mi/min •、下壓力大體為丨psi、轉速大體為 40 rpm、沖洗時間大體為2〇秒。 1 8 ·如申請專利範圍第丨〇項所述之化學機械研磨的流 程L其中該ΐ 一化學機械研磨製程、該第二化學機械研磨 製程、與該第三化學機械研磨製程係施行於同一化學機械 研磨m具，而该化學機械研磨治具組裝有一旋乾機（丨 nnse dryer)模組以使該基底乾燥。 η 3中如丄專:"1圍第10項戶斤述之化學機械研磨的流 私/、中Μ化予機械研磨的流程係作為一鑲嵌 = _SCen，e)、製程的_部分，而該鑲彼製程係複數次施行 ;一土氐，以J造複數個銅層，而形成一堆疊銅結構。
第30頁
TW093114905A 2003-11-17 2004-05-26 Copper CMP defect reduction by extra slurry polish TWI252534B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/714,985 US6946397B2 (en) 2003-11-17 2003-11-17 Chemical mechanical polishing process with reduced defects in a copper process

Publications (2)

Publication Number Publication Date
TW200518213A TW200518213A (en) 2005-06-01
TWI252534B true TWI252534B (en) 2006-04-01

Family

ID=34574099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093114905A TWI252534B (en) 2003-11-17 2004-05-26 Copper CMP defect reduction by extra slurry polish

Country Status (3)

Country Link
US (1) US6946397B2 (zh)
CN (1) CN100515671C (zh)
TW (1) TWI252534B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518536B1 (ko) * 2002-08-07 2005-10-04 삼성전자주식회사 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자
US7371685B2 (en) * 2004-03-03 2008-05-13 Intel Corporation Low stress barrier layer removal
JP2006135072A (ja) * 2004-11-05 2006-05-25 Fujimi Inc 研磨方法
KR100641362B1 (ko) * 2005-01-13 2006-10-31 삼성전자주식회사 이중 확산방지막을 갖는 배선구조 및 그 제조방법
US7538035B2 (en) * 2005-03-18 2009-05-26 Hitachi Global Storage Technologies Netherlands B.V. Lapping of gold pads in a liquid medium for work hardening the surface of the pads
US20070001100A1 (en) * 2005-06-30 2007-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Light reflection for backside illuminated sensor
US7247571B2 (en) * 2005-09-15 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for planarizing semiconductor structures
US7638852B2 (en) * 2006-05-09 2009-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making wafer structure for backside illuminated color image sensor
US8704277B2 (en) * 2006-05-09 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Spectrally efficient photodiode for backside illuminated sensor
US7791170B2 (en) 2006-07-10 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a deep junction for electrical crosstalk reduction of an image sensor
JP5015696B2 (ja) * 2006-09-04 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び製造装置
US7678700B2 (en) * 2006-09-05 2010-03-16 Cabot Microelectronics Corporation Silicon carbide polishing method utilizing water-soluble oxidizers
US7998866B2 (en) * 2006-09-05 2011-08-16 Cabot Microelectronics Corporation Silicon carbide polishing method utilizing water-soluble oxidizers
JP2008085175A (ja) * 2006-09-28 2008-04-10 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置、基板処理システム、プログラム及び記憶媒体。
US20080079108A1 (en) * 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Sensitivity of Backside Illuminated Image Sensors
KR100829598B1 (ko) * 2006-11-16 2008-05-14 삼성전자주식회사 고 평탄화 화학 기계적 연마 방법 및 반도체 소자의제조방법
US20080242106A1 (en) * 2007-03-29 2008-10-02 Anuj Sarveshwar Narain CHEMICAL MECHANICAL POLISHING METHOD AND APPARATUS FOR REDUCING MATERIAL RE-DEPOSITION DUE TO pH TRANSITIONS
US20080242089A1 (en) * 2007-03-30 2008-10-02 Texas Instruments Incorporated Method for Distributed Processing at Copper CMP
DE602007013386D1 (de) * 2007-07-17 2011-05-05 St Microelectronics Srl Verfahren zur Herstellung eines kupferkompatiblen Phasenwechselspeicherelements und entsprechendes Phasenwechselspeicherelement
KR100864932B1 (ko) * 2007-07-23 2008-10-22 주식회사 동부하이텍 반도체 기판의 세정방법
CN101352833B (zh) * 2007-07-27 2012-08-22 中芯国际集成电路制造(上海)有限公司 铜化学机械研磨的方法
US7999342B2 (en) 2007-09-24 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd Image sensor element for backside-illuminated sensor
CN101664899B (zh) * 2008-09-05 2012-08-15 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
CN101740378B (zh) * 2008-11-13 2011-07-20 中芯国际集成电路制造(北京)有限公司 铜化学机械抛光方法
CN102079063B (zh) * 2009-12-01 2013-09-18 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
CN102463522B (zh) * 2010-11-18 2014-09-24 中芯国际集成电路制造(上海)有限公司 铝的化学机械抛光方法
CN102528638A (zh) * 2010-12-29 2012-07-04 中芯国际集成电路制造(上海)有限公司 一种铜化学机械研磨方法及设备
US8728934B2 (en) 2011-06-24 2014-05-20 Tessera, Inc. Systems and methods for producing flat surfaces in interconnect structures
CN103050393B (zh) * 2011-10-17 2015-07-08 中芯国际集成电路制造(上海)有限公司 原子层级的等离子体刻蚀方法
CN103128649B (zh) * 2011-11-28 2016-08-03 无锡华润上华科技有限公司 能减少残余浆料的化学机械抛光方法
CN102528640A (zh) * 2012-02-10 2012-07-04 上海宏力半导体制造有限公司 一种化学机械研磨方法
CN103377911B (zh) 2012-04-16 2016-09-21 中国科学院微电子研究所 提高化学机械平坦化工艺均匀性的方法
US9636797B2 (en) * 2014-02-12 2017-05-02 Applied Materials, Inc. Adjusting eddy current measurements
CN106935480B (zh) * 2015-12-29 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种化学机械研磨铜金属互连层后实施的清洗方法
CN109962015B (zh) * 2017-12-22 2021-11-02 长鑫存储技术有限公司 用于改善铜线短路的制程工艺
US11951587B2 (en) 2018-09-26 2024-04-09 Taiwan Semiconductor Manufacturing Co., Ltd. Zone-based CMP target control
TWI675414B (zh) * 2019-01-08 2019-10-21 聯華電子股份有限公司 平坦化的方法
US20210210353A1 (en) * 2020-01-07 2021-07-08 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Method of processing substrate having polysilicon layer and system thereof
US11890718B2 (en) 2020-01-17 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Removable tray assembly for CMP systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395635B1 (en) 1998-12-07 2002-05-28 Taiwan Semiconductor Manufacturing Company Reduction of tungsten damascene residue
US6153526A (en) 1999-05-27 2000-11-28 Taiwan Semiconductor Manufacturing Company Method to remove residue in wolfram CMP
US6432826B1 (en) 1999-11-29 2002-08-13 Applied Materials, Inc. Planarized Cu cleaning for reduced defects
US6620027B2 (en) * 2001-01-09 2003-09-16 Applied Materials Inc. Method and apparatus for hard pad polishing
US6503828B1 (en) 2001-06-14 2003-01-07 Lsi Logic Corporation Process for selective polishing of metal-filled trenches of integrated circuit structures
US7008554B2 (en) * 2001-07-13 2006-03-07 Applied Materials, Inc. Dual reduced agents for barrier removal in chemical mechanical polishing

Also Published As

Publication number Publication date
US6946397B2 (en) 2005-09-20
TW200518213A (en) 2005-06-01
CN1618569A (zh) 2005-05-25
US20050106872A1 (en) 2005-05-19
CN100515671C (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
TWI252534B (en) Copper CMP defect reduction by extra slurry polish
TW434110B (en) Multi-step chemical mechanical polishing
JP3805588B2 (ja) 半導体装置の製造方法
TWI240297B (en) Method of forming a raised contact for a substrate
JP2000183003A (ja) 銅系金属用研磨組成物および半導体装置の製造方法
JP2000208443A (ja) 電子装置の製造方法および製造装置
CN101456153A (zh) 钨化学机械研磨方法及钨插塞的制造方法
US7494931B2 (en) Method for fabricating semiconductor device and polishing method
WO2006112202A1 (ja) 半導体装置及びその製造方法
US7682975B2 (en) Semiconductor device fabrication method
TWI459456B (zh) 研磨釕及其它膜的ｃｍｐ漿／方法
JP2000208516A (ja) 多層配線構造をもつ半導体装置およびその製造方法。
JP2004193377A (ja) 半導体装置の製造方法
TWI233180B (en) Method of producing semiconductor device
US7229907B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
JP2004022855A (ja) 半導体装置の製造方法
US20040074517A1 (en) Surfactants for chemical mechanical polishing
JP2006120664A (ja) 半導体装置の製造方法
JP2009246228A (ja) 研磨方法及び半導体装置の製造方法
JP2003092300A (ja) 半導体装置の製造方法及び半導体製造装置
TW592890B (en) Copper process chemical mechanical polishing method
TW452878B (en) Method for preventing breakage of copper layer in chemical mechanical polishing
TW531469B (en) Chemical mechanical polishing method
Wang et al. Integrated tungsten chemical mechanical polishing process characterization for via plug interconnection in ultralarge scale integrated circuits
US20050260855A1 (en) Method and apparatus for planarizing a semiconductor wafer

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees