CN104716067B - 一种检测接触孔过度刻蚀的方法 - Google Patents

一种检测接触孔过度刻蚀的方法 Download PDF

Info

Publication number
CN104716067B
CN104716067B CN201510126618.7A CN201510126618A CN104716067B CN 104716067 B CN104716067 B CN 104716067B CN 201510126618 A CN201510126618 A CN 201510126618A CN 104716067 B CN104716067 B CN 104716067B
Authority
CN
China
Prior art keywords
grid
contact hole
overetch
distance
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510126618.7A
Other languages
English (en)
Other versions
CN104716067A (zh
Inventor
倪棋梁
陈宏璘
龙吟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510126618.7A priority Critical patent/CN104716067B/zh
Publication of CN104716067A publication Critical patent/CN104716067A/zh
Application granted granted Critical
Publication of CN104716067B publication Critical patent/CN104716067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供了一种检测接触孔过度刻蚀的方法，包括：根据芯片上栅极之间的最小栅间距在晶圆上设计器件结构，其中在P型的晶圆衬底上等间距的排列栅极，而在栅极之间通过离子注入使其成为N型阱；将设计的器件结构中的栅极之间距离缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构；排布多个不同器件结构置于晶圆的切割道上，然后再在其上面通过刻蚀形成接触孔；将金属钨接触孔形成之后的晶圆置于电子束检测的设备中进行检测，与最小器件尺寸比较以确定过度刻蚀的工艺窗口范围。

Description

一种检测接触孔过度刻蚀的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种检测接触孔过度刻蚀的方法。
背景技术
先进的集成电路制造工艺一般都包含几百步的工序，任何环节的微小错误都将导致整个芯片的失效，特别是随着电路关键尺寸的不断缩小，其对工艺控制的要求就越严格，所以在生产过程中为能及时的发现和解决问题都配置有光学和电子的缺陷检测设备对产品进行在线的检测。
不管是光学和电子的缺陷检测，其工作的基本原理都是通过设备获得几个芯片的信号，然后再进行数据的比对，如图1表示为相邻的3个芯片，通过对3个芯片的图形数据进行同时采集，然后通过B芯片和A芯片的比较得出有信号差异的位置如图2所示，再通过B芯片和C芯片的比较得出有信号差异的位置如图3所示，那么这两个对比结果中差异信的相同位置就是B芯片上侦测到的缺陷的位置。
对于完成前段工艺的器件结构剖结构，晶圆下面的器件是通过金属的接触孔引出，如果几亿个接触孔中几个甚至1个接触孔刻蚀不充分就会造成一个芯片的整体失效，所以在实际的工艺控制中往往会对刻蚀工艺进行50％的过度的刻蚀，但是，另一方面如果刻蚀的太多这也会造成器件电学性能的失效。但是，对于过度刻蚀的监控，目前除了进行破坏性的切片分析，并没有一个快速有效的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种检测接触孔过度刻蚀的方法，能够可以在线确定接触孔的过度刻蚀对器件电学性能的影响，并得出过度刻蚀的工艺窗口范围。
为了实现上述技术目的，根据本发明，提供了一种检测接触孔过度刻蚀的方法，包括：根据芯片上栅极之间的最小栅间距在晶圆上设计器件结构，其中在P型的晶圆衬底上等间距的排列栅极，而在栅极之间通过离子注入使其成为N型阱；将设计的器件结构中的栅极之间距离缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构；排布多个不同器件结构置于晶圆的切割道上，然后再在其上面通过刻蚀形成接触孔；将金属钨接触孔形成之后的晶圆置于电子束检测的设备中进行检测，与最小器件尺寸比较以确定过度刻蚀的工艺窗口范围。
优选地，将设计的器件结构中的栅极之间距离等比例缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构。
优选地，将设计的器件结构中的栅极之间距离等值地缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构。
优选地，所述特定比例为50％。
优选地，所述最小器件尺寸为最小栅间距。
优选地，将最小栅极距离的接触孔亮度值定义为标准值，其他被检测的接触孔的亮度值与标准值比较以得到一个亮度差值，并通过所述亮度差值的大小来确定漏电的情况，从而获取过度刻蚀的情况。
根据本发明，还提供了一种检测接触孔过度刻蚀的方法，包括：根据芯片上栅极之间的最小栅间距在晶圆上设计器件结构，其中在N型的晶圆衬底上等间距的排列栅极，在栅极之间通过离子注入使其成为P型阱；将设计的器件结构中的栅极之间距离缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构；排布多个不同器件结构置于晶圆的切割道上，然后再在其上面通过刻蚀形成接触孔；将金属钨接触孔形成之后的晶圆置于电子束检测的设备中进行检测，与最小器件尺寸比较以确定过度刻蚀的工艺窗口范围。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了相邻的3个芯片组。
图2示意性地示出了B芯片和A芯片的数据比较图。
图3示意性地示出了B芯片和C芯片的数据比较图。
图4示意性地示出了不同器件上的接触孔在电子束检测下的亮暗示意图。
图5示意性地示出了根据本发明优选实施例的栅极间等间距的器件结构示意图。
图6A至图6C示意性地示出了根据本发明优选实施例的不同栅极间距器件结构在晶圆的示意图。
图7A至图7C示意性地示出了根据本发明优选实施例的接触孔发生亮暗的转变示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明的技术原理为，芯片上的接触孔按照其连接的位置可以分为5大类，分别是连接N型MOS管、N型接地MOS管、P型MOS管、P型接地MOS管和栅极，那么在电子束检测的电场条件下，这5种接触孔分别呈现不同的亮暗，分别如图4所示。
由此，根据芯片上栅极之间的最小栅间距在晶圆上设计如图5所示的器件结构，其中在P型的晶圆衬底10上等间距的排列栅极20，而在栅极之间再通过离子注入使其成为N型阱30。可替换地，可以根据芯片上栅极之间的最小栅间距在晶圆上设计器件结构，其中在N型的晶圆衬底10上等间距的排列栅极20，而在栅极之间再通过离子注入使其成为P型阱30。
将设计的器件结构中的栅极之间距离缩小(优选地，等比例或者等值地缩小)，直到栅极之间距离等于或小于所述最小栅间距的特定比例(例如50％)，以得到多个不同器件结构。排布多个不同器件结构置于晶圆的切割道上，然后再在其上面通过刻蚀形成接触孔，如图6A至图6C所示。
将金属钨接触孔形成之后的晶圆置于电子束检测的设备中进行检测，与最小的器件尺寸(例如最小栅间距)比较以确定过度刻蚀的工艺窗口范围。
具体地，通过检测可以发现，在一定间距的接触孔上发现有些亮度发生从亮到暗的转变如图7A至图7C所示，通过切片可以验证发现接触孔被过度的刻蚀从而使得离子阱之间发生了漏电的效应。通过将所有的金属接触孔进行检测，可以得出刻蚀工艺的过度刻蚀会对栅极之间距离在某个值以下的器件产生电学性能的影响，并与最小的器件尺寸比较可以确定过度刻蚀的工艺窗口范围。具体地，其中可以将最小栅极距离的接触孔亮度值定义为标准值，其他被检测的接触孔的亮度值与标准值比较以得到一个亮度差值，并通过所述亮度差值的大小可以同时确定漏电的情况(严重程度)，从而知道过度刻蚀的情况(严重程度)。
具体地，例如，若芯片上的最小栅间距为50纳米，将设计有不同栅间距的器件结构分别为40纳米、35纳米、30纳米和25纳米的器件置于晶圆上。利用电子束缺陷检测设备下进行扫描，发现30纳米间距以下的金属接触孔上发现有不同程度的亮暗的转变，由此确定接触孔的过度刻蚀，对本芯片性能有足够的工艺窗口。
本发明的检测接触孔过度刻蚀的方法能够可以在线确定接触孔的过度刻蚀对器件电学性能的影响，并得出过度刻蚀的工艺窗口范围。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种检测接触孔过度刻蚀的方法，其特征在于包括：
根据芯片上栅极之间的最小栅间距在晶圆上设计器件结构，其中在P型的晶圆衬底上等间距的排列栅极，而在栅极之间通过离子注入使其成为N型阱；
将设计的器件结构中的栅极之间距离缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构，其中所述特定比例为50％；
排布多个不同器件结构置于晶圆的切割道上，然后再在其上面通过刻蚀形成接触孔；
将金属钨接触孔形成之后的晶圆置于电子束检测的设备中进行检测，与最小器件尺寸比较以确定过度刻蚀的工艺窗口范围。
2.根据权利要求1所述的检测接触孔过度刻蚀的方法，其特征在于，其中将设计的器件结构中的栅极之间距离等比例缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构。
3.根据权利要求1或2所述的检测接触孔过度刻蚀的方法，其特征在于，其中将设计的器件结构中的栅极之间距离等值地缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构。
4.根据权利要求1或2所述的检测接触孔过度刻蚀的方法，其特征在于，其中将最小栅极距离的接触孔亮度值定义为标准值，其他被检测的接触孔的亮度值与标准值比较以得到一个亮度差值，并通过所述亮度差值的大小来确定漏电的情况，从而获取过度刻蚀的情况。
5.一种检测接触孔过度刻蚀的方法，其特征在于包括：
根据芯片上栅极之间的最小栅间距在晶圆上设计器件结构，其中在N型的晶圆衬底上等间距的排列栅极，在栅极之间通过离子注入使其成为P型阱；
将设计的器件结构中的栅极之间距离缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构，其中所述特定比例为50％；
排布多个不同器件结构置于晶圆的切割道上，然后再在其上面通过刻蚀形成接触孔；
将金属钨接触孔形成之后的晶圆置于电子束检测的设备中进行检测，与最小器件尺寸比较以确定过度刻蚀的工艺窗口范围。
6.根据权利要求5所述的检测接触孔过度刻蚀的方法，其特征在于，其中将设计的器件结构中的栅极之间距离等比例缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构。
7.根据权利要求5或6所述的检测接触孔过度刻蚀的方法，其特征在于，其中将设计的器件结构中的栅极之间距离等值地缩小，直到栅极之间距离等于或小于所述最小栅间距的特定比例，以得到多个不同器件结构。
8.根据权利要求5或6所述的检测接触孔过度刻蚀的方法，其特征在于，其中将最小栅极距离的接触孔亮度值定义为标准值，其他被检测的接触孔的亮度值与标准值比较以得到一个亮度差值，并通过所述亮度差值的大小来确定漏电的情况，从而获取过度刻蚀的情况。
CN201510126618.7A 2015-03-20 2015-03-20 一种检测接触孔过度刻蚀的方法 Active CN104716067B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510126618.7A CN104716067B (zh) 2015-03-20 2015-03-20 一种检测接触孔过度刻蚀的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510126618.7A CN104716067B (zh) 2015-03-20 2015-03-20 一种检测接触孔过度刻蚀的方法

Publications (2)

Publication Number Publication Date
CN104716067A CN104716067A (zh) 2015-06-17
CN104716067B true CN104716067B (zh) 2017-03-08

Family

ID=53415267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510126618.7A Active CN104716067B (zh) 2015-03-20 2015-03-20 一种检测接触孔过度刻蚀的方法

Country Status (1)

Country Link
CN (1) CN104716067B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289795B (zh) * 2020-10-30 2022-01-25 长江存储科技有限责任公司 三维存储器的漏电分析方法及三维存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1096113C (zh) * 1995-11-15 2002-12-11 现代电子产业株式会社 半导体器件的钨塞形成方法
CN1674243A (zh) * 2004-03-26 2005-09-28 力晶半导体股份有限公司 一种管状缺陷的检测方式
KR100763697B1 (ko) * 2006-09-01 2007-10-04 동부일렉트로닉스 주식회사 Ｖｉａ ｍｉｍ 공정에서 텅스텐 스터드 레지듀 방지방법
CN103094111A (zh) * 2011-10-31 2013-05-08 无锡华润上华科技有限公司 Dmos器件及其制造方法
CN103489810A (zh) * 2013-09-22 2014-01-01 上海华力微电子有限公司 一种对通孔刻蚀的工艺窗口进行量化监控的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1096113C (zh) * 1995-11-15 2002-12-11 现代电子产业株式会社 半导体器件的钨塞形成方法
CN1674243A (zh) * 2004-03-26 2005-09-28 力晶半导体股份有限公司 一种管状缺陷的检测方式
KR100763697B1 (ko) * 2006-09-01 2007-10-04 동부일렉트로닉스 주식회사 Ｖｉａ ｍｉｍ 공정에서 텅스텐 스터드 레지듀 방지방법
CN103094111A (zh) * 2011-10-31 2013-05-08 无锡华润上华科技有限公司 Dmos器件及其制造方法
CN103489810A (zh) * 2013-09-22 2014-01-01 上海华力微电子有限公司 一种对通孔刻蚀的工艺窗口进行量化监控的方法

Also Published As

Publication number Publication date
CN104716067A (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
CN101785009B (zh) 确定实际缺陷是潜在系统性缺陷还是潜在随机缺陷的计算机实现的方法
CN103489808B (zh) 一种可按照离子注入区域分类的电子束缺陷检测方法
US10409924B2 (en) Intelligent CAA failure pre-diagnosis method and system for design layout
CN104022050A (zh) 一种晶圆批次中重复位置缺陷的检测方法
TWI641961B (zh) 設計佈局為主的快速線上缺陷診斷、分類及取樣方法及系統
JP5068591B2 (ja) 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム
CN102832152B (zh) 一种在线检测接触孔的方法
CN102967607A (zh) 通过在不同芯片区域采集光信号的缺陷检测方法
CN104122272A (zh) 半导体器件缺陷的光学检测方法
CN104716066B (zh) 一种侦测图形底部光刻胶残留的缺陷检测方法
CN104716067B (zh) 一种检测接触孔过度刻蚀的方法
JP2010034138A (ja) パターン検査装置、パターン検査方法およびプログラム
CN205211741U (zh) 半导体测试结构
CN108133900A (zh) 一种缺陷扫描机台及其缺陷自动分类方法
Kitamura et al. Introduction of a die-to-database verification tool for the entire printed geometry of a die: geometry verification system NGR2100 for DFM
CN104134619B (zh) 通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法
US9080863B2 (en) Method for monitoring alignment between contact holes and polycrystalline silicon gate
US10234500B2 (en) Systematic defects inspection method with combined eBeam inspection and net tracing classification
CN104157586B (zh) 精确定位分析电子束缺陷检测发现的重复结构缺陷的方法
KR20190032467A (ko) 화상 해석 장치 및 하전 입자선 장치
CN110416103B (zh) 一种残胶标准片及其制备方法
CN107437514B (zh) 一种针对产品量测区域缺陷监控的方法
TWI552241B (zh) 晶圓的缺陷檢測方法及採用此方法之晶圓缺陷檢測系統
US8487644B2 (en) Method and pattern carrier for optimizing inspection recipe of defect inspection tool
CN106098583B (zh) 针对多晶硅氧化物栅极缺失的电子束扫描检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant