CN205211741U - 半导体测试结构 - Google Patents

Abstract

本实用新型提供的一种半导体测试结构，包括底层金属、第一导电插塞和顶层金属，顶层金属通过第一导电插塞与底层金属之间实现电性连接。对本实用新型的半导体测试结构进行扫描电镜成像时，根据第二顶层金属线和第三顶层金属线的亮暗可以判断第一导电插塞偏移的方向，并且，根据第二底层金属线与第一底层金属线之间的间距的不同，可以判断出第一导电插塞偏移的量。本实用新型中，可以经过电性分析确定第一导电插塞工艺异常的问题，通过失效分析查找问题的原因。做到在生产过程中直接实时监控，快速定位，节省时间和资源，提高生产效率。

Description

半导体测试结构

技术领域

本实用新型涉及半导体集成电路制造技术领域，尤其涉及一种半导体测试结构。

背景技术

半导体器件的后段制程中通常采用金属互连线的结构将器件结构引出，通过通孔结构实现两层金属之间的电性连接。随着半导体工艺的发展，半导体器件的尺寸正在逐步成比例缩小，其关键尺寸(CD，CriticalDimension)变得越来越小，逐渐从90nm到45nm再到28nm，对于关键尺寸越来越小的半导体器件，用于引出的通孔结构的关键尺寸也越来越小。在现有技术的金属互连结构在制程中，由于光学临近效应，通孔结构会发生位置偏移或尺寸变大的问题，上层金属层会完全覆盖下层金属层以及通孔结构，从而使得上层金属的尺寸会变大，从而增加器件的面积，并影响工艺的可控性。

实用新型内容

本实用新型的目的在于，提供一种半导体测试结构，用于测试通孔结构制程的偏移的方向以及偏移的量，从而改善工艺条件。

为解决上述技术问题，本实用新型提供一种半导体测试结构，包括：

底层金属，包括多个沿第一方向排列的底层金属线单元，每个底层金属线单元中包括第一底层金属线、第二底层金属线以及第三底层金属线，所述第一底层金属互连线对称的设置在第二底层金属线和第三底层金属线之间，并且所述多个底层金属线单元中第二底层金属线与第三底层金属线的间距依次增大；所述第一底层金属线接地，所述第二底层金属线和第三底层金属线不接地；

顶层金属，包括多个沿第一方向排列的顶层金属线单元，每个顶层金属线单元中包括第一顶层金属线、第二顶层金属线以及第三顶层金属线，所述第一顶层金属线位于所述第一底层金属线正上方，所述第二顶层金属线位于所述第二底层金属线正上方，所述第三顶层金属线位于所述第三底层金属线正上方；

第一导电插塞，位于所述第一底层金属线和第一顶层金属线之间，用以电连接所述第一底层金属线和第一顶层金属线。

可选的，还包括：

第二导电插塞，位于所述第二底层金属线和第二顶层金属线之间并靠近所述第二底层金属线和第二顶层金属线的一端，用以电连接所述第二底层金属线和第二顶层金属线；

第三导电插塞，位于所述第三底层金属线和第三顶层金属线之间并靠近所述第三底层金属线和第三顶层金属线的另一端，用以电连接所述第三底层金属线和第三顶层金属线。

可选的，所述第二顶层金属线的投影与所述第二底层金属线的部分重叠并靠近所述第二顶层金属线的一端，所述第三顶层金属线的投影与所述第三底层金属线部分重叠并靠近所述第三顶层金属线的另一端。

可选的，所述底层金属还包括位于相邻的底层金属线单元之间的底层伪金属线，所述伪金属线与所述第一底层金属线、第二底层金属线以及第三底层金属线沿同一方向延伸。

可选的，所述底层伪金属线包括分立的若干段。

可选的，所述顶层金属还包括与每条第二顶层金属线的一端电连接的第一顶层伪金属线。

可选的，所述第一顶层伪金属线的数量为两条，两条第一顶层伪金属线和与其连接的第二顶层金属线构成F形，所述F形的开口朝向相邻的顶层金属线单元。

可选的，所述顶层金属还包括与每条第一顶层伪金属线电连接的第一编号。

可选的，所述第一编号为阿拉伯数字或者英文字母。

可选的，所述顶层金属还包括与每条第三顶层金属线的另一端电连接的第二顶层伪金属线。

可选的，所述第二顶层伪金属线的数量为两条，两条第二顶层伪金属线和与其连接的第三顶层金属线构成F形，所述F形的开口朝向相邻的顶层金属线单元。

可选的，所述顶层金属还包括与每条第二顶层伪金属线电连接的第二编号。

可选的，所述第二编号为阿拉伯数字或者英文字母。

可选的，所述第一底层金属线包括分立的若干段，所述第一底层金属线的若干段分别接地。

可选的，所述第一顶层金属线包括分立的若干段，所述第一顶层金属线的若干段与所述第一底层金属线的若干段一一对应。

本实用新型的半导体测试结构包括底层金属、顶层金属以及第一导电插塞，底层金属中的第一底层金属线与顶层金属中的第一顶层金属线通过第一导电插塞相连。对本实用新型的半导体测试结构进行扫描电镜成像时，根据顶层金属中的第二顶层金属线和第三顶层金属线的亮暗可以判断第一导电插塞偏移的方向，并且，根据第二底层金属线与第三底层金属线之间的间距的不同，可以判断出第一导电插塞的偏移量。本实用新型中，可以经过电性分析确定第一导电插塞工艺异常的问题，通过失效分析查找问题的原因，实现在生产过程中直接实时监控并快速定位的目的，节省时间和资源，提高生产效率。

附图说明

图1为本实用新型一实施例中底层金属的结构示意图；

图2为本实用新型一实施例中底层金属和连接层的结构示意图；

图3为本实用新型一实施例中连接层偏移的结构示意图；

图4为本实用新型一实施例中连接层尺寸变大的结构示意图；

图5为本实用新型一实施例中连接层偏移和尺寸变大的结构示意图；

图6为本实用新型一实施例中连接层正常的半导体测试结构的示意图；

图7为本实用新型一实施例中连接层异常的半导体测试结构的示意图；

图8为本实用新型一实施例中连接层正常的半导体测试结构扫面电镜成像图；

图9为本实用新型一实施例中连接层异常的半导体测试结构扫面电镜成像图。

具体实施方式

下面将结合示意图对本实用新型的半导体测试结构进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。

下文结合附图1～9对本实用新型的半导体测试结构进行具体说明，本实用新型中的半导体测试结构包括底层金属、连接层和顶层金属，连接层实现底层金属和顶层金属之间的电性连接。

参考图1所示，所述底层金属包括M个沿第一方向(例如X方向)排列的底层金属线单元10，每个底层金属线单元10包括接地的第一底层金属线13、不接地的第二底层金属线11、不接地的第三底层金属线12。所述第二底层金属线11包括一端A端，所述第三底层金属线12包括与所述一端A端相对的另一端B端。其中，M的数值例如为5～10之间的正整数，本实施例中以M＝6为例进行说明。

第一底层金属线13对称的设置在所述第二底层金属线11和所述第三底层金属线12之间，第一底层金属线13和第二底层金属线11之间的距离依次增大。本实施例中，后一个底层金属线单元中的所述第二底层金属线11与所述第一底层金属线13之间的距离比前一个底层金属线单元中的所述第二底层金属线11与所述第一底层金属线13之间的距离大1nm～5nm，优选设置为2nm，使得后续判断第一导电插塞偏移的量的过程中更加精确。例如，在本实施例中，第1个底层金属线单元中的所述第二底层金属线11与第1条所述第一底层金属线13之间的距离L1为20nm～25nm，优选设置L1为25nm，第2个底层金属线单元中的所述第二底层金属线11与第2条所述第一底层金属线13之间的距离L2为27nm，第3个底层金属线单元中的所述第二底层金属线11与第3条所述第一底层金属线13之间的距离L2为29nm，并依次类推。

为了平衡工艺并且将每个底层金属线单元分割开来，底层金属中还包括底层伪金属线14，底层伪金属线14设置在相邻的底层金属线单元之间，并且，所述伪金属线14与所述第一底层金属线13、第二底层金属线11以及第三底层金属线12沿同一方向延伸，底层伪金属线14包括沿第二方向(Y方向)排布分立的若干段。所述第一方向(X方向)与所述第二方向(Y方向)垂直。所述底层伪金属层14是悬空的、不与地端连接。

需要说明的是，第一底层金属线13包括多条沿第二方向(Y方向)排布的分立的若干段，每一段的金属线均连接地端。当然，第一底层金属线13也可以为一条完整的长的金属线，本实用新型对此不做限制。

参考图2所示，连接层设置在底层金属上，连接层包括设置在第一底层金属线13上的第一导电插塞21、设置在所述第二底层金属线11一端A端的第二导电插塞22以及设置在所述第三底层金属线12另一端B端的第三导电插塞23。

由于受到光学临近效应的影响，连接层会产生偏移或尺寸变大的情况，图3是连接层偏移的示意图，图4是连接层尺寸变大的示意图，图5是连接层同时偏移和尺寸变大的情形。可以理解的是，图2为连接层工艺正常形成的结构示意图，而图3、图4以及图5均为连接层工艺异常形成的结构示意图。

图6为连接层工艺正常情形中形成顶层金属的结构示意图，其中，所述顶层金属包括M个顶层金属线单元30，每个顶层金属线单元30包括第一顶层金属线33、第二顶层金属线31以及第三顶层金属线32，所述第一顶层金属线位于所述第一底层金属线正上方，所述第二顶层金属线位于所述第二底层金属线正上方，所述第三顶层金属线位于所述第三底层金属线正上方。所述第二顶层金属线31的投影与所述第二底层金属线11的部分重叠并靠近所述第二顶层金属线31的一端，所述第三顶层金属线32的投影与所述第三底层金属线12部分重叠并靠近所述第三顶层金属线32的另一端。相应的，第一顶层金属线33也由多条沿第二方向(Y方向)的分立的金属线组成，该分立的金属线与第一底层金属线之前一一对应。

本实施例中，所述第一顶层金属线33在所述第二顶层金属线31上的投影与所述第二顶层金属线31部分重叠，所述第一顶层金属线33在所述第三顶层金属线32上的投影与所述第三顶层金属线32部分重叠，从而，当连接层工艺出现异常时，由于第一导电插塞21的偏移和/或尺寸变大，使得第一顶层金属线33与第二顶层金属线31或第三顶层金属线32连接，从而影响在扫描电镜成像时第二顶层金属线31以及第三顶层金属线33表面上的二次电子数量，使得第二顶层金属线31和第三顶层金属线32成亮暗不同的像，用于判断连接层偏移的方向。

此外，每个顶层金属线单元中还包括两条设置于所述第二顶层金属线的一端的第一顶层伪金属线34以及用于区分所述第二顶层金属线31的第一编号，两条所述第一顶层伪金属线34与所述第二顶层金属线31相连成F形状，F开口的方向朝向邻近的顶层金属线单元，所述第一编号与所述第一顶层伪金属线34电性连接，并设置在F形状的顶端。相应的，所述顶层金属还包括两条设置于所述另一端的第二顶层伪金属线35以及用于区分所述第三顶层金属线32的第二编号，两条所述第二顶层伪金属线35与所述第三顶层金属线32相连成F形状，F开口的方向邻近的顶层金属线单元，所述第二编号与所述第二顶层伪金属线35电性连接，并设置在F形状的顶端。从图6中可以看出，第二顶层金属线31形成的F形状开口的方向朝第一方向(X方向)的负方向，而第三顶层金属线32形成的F形状开口的方向朝第一方向(X方向)的正方向，并且，第二顶层金属线31形成的F形状与第三顶层金属线32形成的F形状成中心对称的结构，在每个F形状上进行编号，使得在扫描电镜成像时，可以直接根据编号判断出对应的第二顶层金属线31和第三顶层金属线32。

需要说明的是，第二顶层金属线31与第一顶层伪金属线34还可以形成其他的形状，例如，倒L型等形状，此时，本实用新型包括一条第一顶层伪金属线34即可。同样的，第三顶层金属线32与第二顶层伪金属线35还可以形成其他的形状，例如，倒L型等形状，此时，本实用新型包括一条第二顶层伪金属线35即可，本实用新型对此不做限制。

本实用新型中，所述第一编号和所述第二编号为阿拉伯数字，所述第一编号和所述第二编号均采用数字1、2、3、4、5、6，例如，第1顶层金属线单元中的第一顶层伪金属线31上和第二顶层伪金属线32上设置数字1，第2顶层金属线单元中的第一顶层伪金属线31和第二顶层伪金属线32上设置数字2，并以此类推。本领域技术人员可以理解的是，第一编号还可以采用英文字母、拉丁文字母等其他形式，只要可以将顶层金属线单元区分开来即可，本实用新型中对此不做限制。

为了便于示意，图7中给出了连接层同时偏移和尺寸变大的连接层异常情况下形成顶层金属的半导体测试结构示意图。从图7中可以看出，第一顶层金属线33的尺寸相应变大，并且，第1个顶层金属线单元中的第一顶层金属线33与第三顶层金属线32连接，第2个顶层金属线单元中的第一顶层金属线33与第三顶层金属线32连接。

接着，将本实用新型的半导体测试结构进行扫描电镜成像，具体的，扫描电镜成像的原理是：采用电子束打在样品上，通过电子束与样品的相互作用产生各种效应，其中主要是样品中的二次电子发射，二次电子能够产生样品表面放大的形貌像，这个像是在样品被扫描时按时序建立起来的，即使用逐点成像的方法获得放大像。当某一区域上的二次电子多时，其在扫描电镜中的成像是亮的，而某一区域上的二次电子少时，其在扫描电镜中的成像是暗的，此为扫描电镜的电压对比原理。本实施例中，在扫描电镜成像时，使用的电子束的加速电压只有1kV～5kV，所以电子束的穿透力低(大约只有几百纳米深)，从而，扫描电镜只能观测到表面的影像，不会看到下面的影像，因此，扫描电镜中只能观察到顶层金属的形貌像，而观察不到底层金属的像。

以下对连接层工艺正常和异常两种情况的扫面电镜成像进行讨论。

将本实用新型中的图6所示的工艺正常的半导体测试结构进行扫面电镜成像时，在扫描电镜中成像的示意图参考图8所示。其中，第一顶层金属线33由于与底层金属中接地的第二顶层金属线13相连，从而使得第一顶层金属线33上的正电荷与地端的电子中和，正电荷减少，第一顶层金属线33上用于成像用的二次电子多，从而第一顶层金属线33在扫描电镜成亮的像。然而，第二顶层金属线31形成的F形状和第一编号，以及第三顶层金属线33形成的F形状和第二编号均不与地端连接，从而其上的正电荷不会被中和掉，在扫描电镜成像时，其上的二次电子的数量少，从而第二顶层金属线31形成的F形状和第一编号，以及第三顶层金属线33形成的F形状好而第二编号均成暗的像。

当将图7所示的连接层工艺异常的半导体测试结构进行扫描电镜成像时，在扫描电镜中成像的示意图参考图9所示。与图8中不同的，第1个顶层金属线单元中的第三顶层金属线32形成的F形状和编号1以及第2个顶层金属线单元中的第三顶层金属线32形成的F形状和编号2由于与第一顶层金属线33连接，从而第1个顶层金属线单元中的第三顶层金属线32形成的F形状和编号1以及第2条第三顶层金属线32形成的F形状和编号2也与地端连接，其上的正电荷与地端的电子中和掉，使得其上用于成像的二次电子多，形成亮的像。从而，通过图9中的扫描电镜像，可以判断连接层向第一方向(X方向)的正方向偏移，并且，可以大致判断偏移的量在4nm～6nm之间。

需要说明的是，根据连接层偏移的方向的不同，第一顶层金属线33与第二顶层金属线31或第三顶层金属线32连接。将半导体测试结构进行扫描电镜成像时，当第二顶层金属线31成亮的像时，第一导电插塞21向第二顶层金属线31的方向的偏移，当第三顶层金属线32成亮的像时，第一导电插塞21向第三顶层金属线32的方向偏移。并且，设置不同间距的第二底层金属线11与第一底层金属线13，可以判断出第一导电插塞21偏移的量。根据扫面电镜分析得出的连接层的工艺异常的情况，将结果反馈到生产部分，进行重新设计，例如，改变连接塞设计的位置以及尺寸，从而可以在产品出货进行检测前就可以排除部分问题。

综上所述，本实用新型提供的半导体测试结构，包括底层金属、顶层金属以及第一导电插塞，底层金属中的第一底层金属线与顶层金属中的第一顶层金属线通过第一导电插塞相连。对本实用新型的半导体测试结构进行扫描电镜成像时，根据第二顶层金属线和第三顶层金属线的亮暗可以判断第一导电插塞偏移的方向，并且，根据第二底层金属线与第一底层金属线之间的间距的不同，可以判断出第一导电插塞偏移的量。本实用新型中，可以经过电性分析确定连接层工艺异常的问题，通过失效分析查找问题的原因。做到在生产过程中直接实时监控，快速定位，节省时间和资源，提高生产效率。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (15)

1.一种半导体测试结构，其特征在于，包括：

底层金属，包括多个沿第一方向排列的底层金属线单元，每个底层金属线单元中包括第一底层金属线、第二底层金属线以及第三底层金属线，所述第一底层金属互连线对称的设置在第二底层金属线和第三底层金属线之间，并且所述多个底层金属线单元中第二底层金属线与第三底层金属线的间距依次增大；所述第一底层金属线接地，所述第二底层金属线和第三底层金属线不接地；

顶层金属，包括多个沿第一方向排列的顶层金属线单元，每个顶层金属线单元中包括第一顶层金属线、第二顶层金属线以及第三顶层金属线，所述第一顶层金属线位于所述第一底层金属线正上方，所述第二顶层金属线位于所述第二底层金属线正上方，所述第三顶层金属线位于所述第三底层金属线正上方；

第一导电插塞，位于所述第一底层金属线和第一顶层金属线之间，用以电连接所述第一底层金属线和第一顶层金属线。

2.如权利要求1所述的半导体测试结构，其特征在于，还包括：

第二导电插塞，位于所述第二底层金属线和第二顶层金属线之间并靠近所述第二底层金属线和第二顶层金属线的一端，用以电连接所述第二底层金属线和第二顶层金属线；

第三导电插塞，位于所述第三底层金属线和第三顶层金属线之间并靠近所述第三底层金属线和第三顶层金属线的另一端，用以电连接所述第三底层金属线和第三顶层金属线。

3.如权利要求1所述的半导体测试结构，其特征在于，所述第二顶层金属线的投影与所述第二底层金属线的部分重叠并靠近所述第二顶层金属线的一端，所述第三顶层金属线的投影与所述第三底层金属线部分重叠并靠近所述第三顶层金属线的另一端。

4.如权利要求1所述的半导体测试结构，其特征在于，所述底层金属还包括位于相邻的底层金属线单元之间的底层伪金属线，所述伪金属线与所述第一底层金属线、第二底层金属线以及第三底层金属线沿同一方向延伸。

5.如权利要求4所述的半导体测试结构，其特征在于，所述底层伪金属线包括分立的若干段。

6.如权利要求1所述的半导体测试结构，其特征在于，所述顶层金属还包括与每条第二顶层金属线的一端电连接的第一顶层伪金属线。

7.如权利要求6所述的半导体测试结构，其特征在于，所述第一顶层伪金属线的数量为两条，两条第一顶层伪金属线和与其连接的第二顶层金属线构成F形，所述F形的开口朝向相邻的顶层金属线单元。

8.如权利要求6所述的半导体测试结构，其特征在于，所述顶层金属还包括与每条第一顶层伪金属线电连接的第一编号。

9.如权利要求8所述的半导体测试结构，其特征在于，所述第一编号为阿拉伯数字或者英文字母。

10.如权利要求1所述的半导体测试结构，其特征在于，所述顶层金属还包括与每条第三顶层金属线的另一端电连接的第二顶层伪金属线。

11.如权利要求10所述的半导体测试结构，其特征在于，所述第二顶层伪金属线的数量为两条，两条第二顶层伪金属线和与其连接的第三顶层金属线构成F形，所述F形的开口朝向相邻的顶层金属线单元。

12.如权利要求10所述的半导体测试结构，其特征在于，所述顶层金属还包括与每条第二顶层伪金属线电连接的第二编号。

13.如权利要求12所述的半导体测试结构，其特征在于，所述第二编号为阿拉伯数字或者英文字母。

14.如权利要求1所述的半导体测试结构，其特征在于，所述第一底层金属线包括分立的若干段，所述第一底层金属线的若干段分别接地。

15.如权利要求14所述的半导体测试结构，其特征在于，所述第一顶层金属线包括分立的若干段，所述第一顶层金属线的若干段与所述第一底层金属线的若干段一一对应。