CN102723294B - 一种检测接触孔和多晶硅栅极对准度的方法 - Google Patents

一种检测接触孔和多晶硅栅极对准度的方法 Download PDF

Info

Publication number
CN102723294B
CN102723294B CN201210204463.0A CN201210204463A CN102723294B CN 102723294 B CN102723294 B CN 102723294B CN 201210204463 A CN201210204463 A CN 201210204463A CN 102723294 B CN102723294 B CN 102723294B
Authority
CN
China
Prior art keywords
contact hole
polysilicon gate
aligning degree
width
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210204463.0A
Other languages
English (en)
Other versions
CN102723294A (zh
Inventor
倪棋梁
陈宏璘
王洲男
龙吟
郭明升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210204463.0A priority Critical patent/CN102723294B/zh
Publication of CN102723294A publication Critical patent/CN102723294A/zh
Priority to US13/731,294 priority patent/US9080863B2/en
Application granted granted Critical
Publication of CN102723294B publication Critical patent/CN102723294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G01B11/27—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体制造领域，尤其涉及一种检测接触孔和多晶硅栅极对准度的方法。本发明提出一种检测接触孔和多晶硅栅极对准度的方法，通过在多晶硅栅极和有源区上设置等距等孔径的接触孔，并通过电子显微镜进行检测，得到有量化数值的在平面内工艺对准度的分布图，从而更好的控制工艺的质量。

Description

一种检测接触孔和多晶硅栅极对准度的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种检测接触孔和多晶硅栅极对准度的方法。
背景技术
随着集成电路工艺的发展以及关键尺寸按比例缩小，一些新材料和新工艺都会被引入到集成电路的工艺中，以满足整体功能的要求，这样不同结构之间连接的精准度就显的很重要。
进入到65纳米及其以下工艺时，当接触孔和多晶硅栅极的对准度有稍微的偏差就会造成器件整体性能的失效；目前，主要是通过光学的方法来检测两个结构（接触孔和多晶硅栅极）对准的偏差值，但由于光学本身会受到分辨率大小的限制，当器件尺寸不断缩小时，这种方法就不能满足工艺精确控制的要求。
图1是本发明背景技术中前段器件结构形成后有缺陷的电子显微镜下的结构示意图；如图1所示，在区域14中，因为接触孔11和多晶硅栅极12的存在一定的对准度偏差，使得制备的结构中接触孔11同时连接到栅极12和有源区13上，造成整个器件结构1的性能失效，进而降低了产品的良率。
发明内容
本发明公开了一种检测接触孔和多晶硅栅极对准度的方法，其中，包括以下步骤：
步骤S1：在一半导体结构的有源区上设置多晶硅栅极；
步骤S2：在所述多晶硅及剩余有源区上等距设置多个相同的接触孔；
步骤S3：采用光学方法检测并计算出对准工艺的偏差值；
其中，所述多晶硅栅极的长度根据接触孔的孔径、孔间距和栅极多晶硅的宽度决定。
上述的平板检测接触孔和多晶硅栅极对准度的方法，其中，多晶硅栅极俯视图形状为长方形。
上述的平板检测接触孔和多晶硅栅极对准度的方法，其中，所述步骤S3中采用电子显微镜对所述接触孔进行检测。
上述的平板检测接触孔和多晶硅栅极对准度的方法，其中，所述多晶硅栅极的长度至少为L/Z*M，L为多晶硅栅极的宽度，Z为沿多晶硅栅极宽度方向上相邻接触孔之间的间距，M为接触孔的孔径。
上述的平板检测接触孔和多晶硅栅极对准度的方法，其中，所述多个接触孔的孔心位于同一直线上。
上述的平板检测接触孔和多晶硅栅极对准度的方法，其中，所述多个接触孔一端部的接触孔位于所述多晶硅栅极上。
上述的平板检测接触孔和多晶硅栅极对准度的方法，其中，所述偏差值为L/2-T*Z，L为多晶硅栅极的宽度，Z为沿多晶硅栅极宽度方向上相邻接触孔之间的间距，T为采用光学方法检测到的从多晶硅栅极开始图像有变化的接触孔的数值。
综上所述，由于采用了上述技术方案，本发明提出一种检测接触孔和多晶硅栅极对准度的方法，通过在多晶硅栅极和有源区上设置等距等孔径的接触孔，并通过电子显微镜进行检测，得到有量化数值的在平面内工艺对准度的分布图，从而更好的控制工艺的质量，进而提高产品的良率。
附图说明
图1是本发明背景技术中前段器件结构形成后有缺陷的电子显微镜下的结构示意图；
图2是本发明检测接触孔和多晶硅栅极对准度的方法中水平方向接触孔与多晶硅栅极相对位置的俯视图；
图3是本发明检测接触孔和多晶硅栅极对准度的方法中图3中部分接触孔区域放大的示意图；
图4是本发明检测接触孔和多晶硅栅极对准度的方法中前段器件结构形成后的结构示意图；
图5是本发明检测接触孔和多晶硅栅极对准度的方法中垂直方向接触孔与多晶硅栅极相对位置的俯视图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图2是本发明检测接触孔和多晶硅栅极对准度的方法中水平方向接触孔与多晶硅栅极相对位置的俯视图；图3是本发明检测接触孔和多晶硅栅极对准度的方法中图3中部分接触孔区域放大的示意图；图4是本发明检测接触孔和多晶硅栅极对准度的方法中前段器件结构形成后的结构示意图。
如图2-3所示，本发明检测接触孔和多晶硅栅极对准度的方法，包括以下步骤：
首先，设定坐标轴后，在半导体结构3的有源区上沿X轴方向（水平方向）上设置长方形的多晶硅栅极32。
然后，沿X轴方向（即多晶硅栅极32的长度方向）设置多个接触孔33和接触孔34上，接触孔33位于多晶硅栅极32上（包括部分位于多晶硅栅极上的接触孔），接触孔34为完全位于剩余有源区31上的接触孔，而接触孔33和接触孔34的孔心均位于同一直线上，且该直线非平行于X轴，相邻的接触孔之间等距且形状相同。
其中，多晶硅栅极32的长度至少为L/Z*M，L为多晶硅栅极的宽度，Z为沿多晶硅栅极宽度方向上相邻接触孔之间的间距，M为接触孔的孔径。
最后，采用电子显微镜观察接触孔，由于如图3所示，在前段器件结构工艺形成的半导体结构2上，位于多晶硅栅极21上的接触孔22相对于位于有源区23上的接触孔24在电子显微镜下其亮度暗程度是不同的，接触孔22相对于接触孔24会较暗；因此，在电子显微镜下，位于多晶硅栅极32上的接触孔33亮度为暗于接触孔34的亮度，这样就能观察到接触孔的变化；即在电子显微镜下连接多晶硅栅极32的接触孔33和剩余有源区31的接触孔34的亮暗强度是不一样的，通过在多晶硅栅极32上找到第T个接触孔开始有亮暗变化，根据公式L/2-T*Z，L为多晶硅栅极的宽度，Z为沿多晶硅栅极宽度方向上相邻接触孔之间的间距，T为采用光学方法检测到的从多晶硅栅极开始图像有变化的接触孔的数值，计算出Y轴方向（垂直方向）上的偏差值。如多晶硅栅极的宽度L为28纳米，接触孔的直径M为10纳米，的间距Z为0.5纳米，且从第15个接触孔开始发生亮暗的变化，即T为15，则在Y方向上的偏差值为L/2-T*Z=28/2-15*0.5=6.5纳米。
图5是本发明检测接触孔和多晶硅栅极对准度的方法中垂直方向接触孔与多晶硅栅极相对位置的俯视图；如图5所示，在垂直方向（Y轴方向）上设置多晶硅栅极42，同理得出在X轴方向的偏差值为L/2-T*Z，L为多晶硅栅极的宽度，Z为沿多晶硅栅极宽度方向上相邻接触孔之间的间距，T为采用光学方法检测到的从多晶硅栅极开始图像有变化的接触孔的数值。
综上所述，由于采用了上述技术方案，本发明实施例提出一种检测接触孔和多晶硅栅极对准度的方法，通过电子显微镜观察水平和垂直两种多晶硅栅极上的接触孔的亮暗变化，并通过计算就可以得到其在水平和垂直方向上的偏差值，并通过整个晶圆上不同位置的观察得到有量化数值的在平面内工艺对准度的分布图，从而更好的控制该工艺的质量。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (3)

1.一种检测接触孔和多晶硅栅极对准度的方法，其特征在于，包括以下步骤：
步骤S1：在一半导体结构的有源区上设置多晶硅栅极；
步骤S2：在所述多晶硅栅极及剩余有源区上等距设置多个相同的接触孔；
步骤S3：采用光学方法检测并计算出对准工艺的偏差值；
其中，所述多晶硅栅极的长度根据接触孔的孔径、孔间距和栅极多晶硅的宽度决定，所述多个相同的接触孔的孔心位于同一直线上，且相邻的接触孔之间等距分布；
所述多晶硅栅极的长度至少为L/Z*M，L为多晶硅栅极的宽度，Z为沿多晶硅栅极宽度方向上相邻接触孔之间的间距，M为接触孔的孔径；
所述偏差值为L/2-T*Z，T为采用电子显微镜方法检测到的从多晶硅栅极开始图像有亮暗变化的接触孔的数值。
2.根据权利要求1所述的一种检测接触孔和多晶硅栅极对准度的方法，其特征在于，多晶硅栅极俯视图形状为长方形。
3.根据权利要求1所述的一种检测接触孔和多晶硅栅极对准度的方法，其特征在于，所述多个接触孔一端部的接触孔位于所述多晶硅栅极上。
CN201210204463.0A 2012-06-20 2012-06-20 一种检测接触孔和多晶硅栅极对准度的方法 Active CN102723294B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210204463.0A CN102723294B (zh) 2012-06-20 2012-06-20 一种检测接触孔和多晶硅栅极对准度的方法
US13/731,294 US9080863B2 (en) 2012-06-20 2012-12-31 Method for monitoring alignment between contact holes and polycrystalline silicon gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210204463.0A CN102723294B (zh) 2012-06-20 2012-06-20 一种检测接触孔和多晶硅栅极对准度的方法

Publications (2)

Publication Number Publication Date
CN102723294A CN102723294A (zh) 2012-10-10
CN102723294B true CN102723294B (zh) 2015-04-22

Family

ID=46949018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210204463.0A Active CN102723294B (zh) 2012-06-20 2012-06-20 一种检测接触孔和多晶硅栅极对准度的方法

Country Status (2)

Country Link
US (1) US9080863B2 (zh)
CN (1) CN102723294B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515265B (zh) * 2013-10-21 2016-01-27 上海华力微电子有限公司 通孔与下层金属线对准偏差的检测方法
TW201628157A (zh) * 2015-01-19 2016-08-01 力晶科技股份有限公司 可進行在線疊對精度監測的測試元結構
CN108695185B (zh) * 2018-05-18 2020-07-17 上海华虹宏力半导体制造有限公司 检测对准偏移的方法
CN112017983A (zh) * 2020-07-28 2020-12-01 中国科学院微电子研究所 一种接触孔的检测方法及半导体产品的处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699282A (en) * 1994-04-28 1997-12-16 The United States Of America As Represented By The Secretary Of Commerce Methods and test structures for measuring overlay in multilayer devices
CN1400644A (zh) * 2001-07-30 2003-03-05 旺宏电子股份有限公司 检测接触窗蚀刻结果的方法
CN101009236A (zh) * 2006-01-24 2007-08-01 中芯国际集成电路制造(上海)有限公司 一种cdsem校准用样品的制作方法
CN102435629A (zh) * 2011-11-28 2012-05-02 上海华力微电子有限公司 扫描电子显微镜的检测方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870461B2 (ja) * 1995-12-18 1999-03-17 日本電気株式会社 フォトマスクの目合わせマーク及び半導体装置
US5805290A (en) * 1996-05-02 1998-09-08 International Business Machines Corporation Method of optical metrology of unresolved pattern arrays
JP4049589B2 (ja) * 2002-01-18 2008-02-20 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
JP2003217500A (ja) * 2002-01-21 2003-07-31 Sony Corp 走査型電子顕微鏡を用いた検査装置
DE10226604B4 (de) * 2002-06-14 2006-06-01 Infineon Technologies Ag Verfahren zum Strukturieren einer Schicht
CN1231949C (zh) 2002-10-15 2005-12-14 茂德科技股份有限公司 形成栅极结构的方法、自对准接触孔结构及其形成方法
CN100576509C (zh) 2006-12-05 2009-12-30 中芯国际集成电路制造(上海)有限公司 自对准接触孔的制造方法
JP2009099540A (ja) * 2007-09-27 2009-05-07 Hitachi High-Technologies Corp 試料の検査，測定方法、及び走査電子顕微鏡

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699282A (en) * 1994-04-28 1997-12-16 The United States Of America As Represented By The Secretary Of Commerce Methods and test structures for measuring overlay in multilayer devices
CN1400644A (zh) * 2001-07-30 2003-03-05 旺宏电子股份有限公司 检测接触窗蚀刻结果的方法
CN101009236A (zh) * 2006-01-24 2007-08-01 中芯国际集成电路制造(上海)有限公司 一种cdsem校准用样品的制作方法
CN102435629A (zh) * 2011-11-28 2012-05-02 上海华力微电子有限公司 扫描电子显微镜的检测方法

Also Published As

Publication number Publication date
CN102723294A (zh) 2012-10-10
US9080863B2 (en) 2015-07-14
US20130342842A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
CN102723294B (zh) 一种检测接触孔和多晶硅栅极对准度的方法
CN105719993B (zh) 一种校正电子显微镜电子束与晶圆位置偏差的方法
CN102832152B (zh) 一种在线检测接触孔的方法
CN102735688A (zh) 一种缺陷检测方法
CN107742623B (zh) 显示基板、有机发光器件及膜层蒸镀检测方法、显示装置
CN104894510A (zh) 用于制作掩模集成框架的对位方法及系统
CN107144210B (zh) 一种电子显微图像线条宽度和粗糙度的测量方法
CN102799062A (zh) 一种掩膜版、晶圆和测机方法
CN104716066B (zh) 一种侦测图形底部光刻胶残留的缺陷检测方法
CN104465619A (zh) 一种套刻精度测量的图像结构及其套刻精度测量方法
CN103646898B (zh) 电子束检测晶圆缺陷的方法
CN102749815B (zh) 套刻精度的检测方法
US8134709B2 (en) Method of aligning a substrate
CN104517906B (zh) 半导体器件和用于制造半导体器件的方法
CN111128829A (zh) 对准方法及校准方法
CN103646885B (zh) 一种减小电子显微镜观察晶圆缺陷误差的方法
CN102402126B (zh) 一种用于检测光刻过程中照明条件的结构及其检测方法
CN101996909B (zh) 半导体器件灰化制程的检测方法和电特性的检测方法
CN101727013B (zh) 在线监控光刻条件的方法
CN102446782B (zh) 一种利用ovl机台量测关键尺寸的方法
CN103500721B (zh) 量测通孔与下层金属线对准偏差的方法
CN103904000B (zh) 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN103515265B (zh) 通孔与下层金属线对准偏差的检测方法
US20120231151A1 (en) Arrangement Apparatus and Arrangement Method for Forming Nano Particles in Shape of Pillar
CN104882393A (zh) 光刻抗反射层的离线监控方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant