CN100576509C - 自对准接触孔的制造方法 - Google Patents

自对准接触孔的制造方法 Download PDF

Info

Publication number
CN100576509C
CN100576509C CN200610119142A CN200610119142A CN100576509C CN 100576509 C CN100576509 C CN 100576509C CN 200610119142 A CN200610119142 A CN 200610119142A CN 200610119142 A CN200610119142 A CN 200610119142A CN 100576509 C CN100576509 C CN 100576509C
Authority
CN
China
Prior art keywords
dielectric layer
etching
contact hole
opening
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610119142A
Other languages
English (en)
Other versions
CN101197319A (zh
Inventor
吴关平
陈耀祖
张颂周
高燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200610119142A priority Critical patent/CN100576509C/zh
Publication of CN101197319A publication Critical patent/CN101197319A/zh
Application granted granted Critical
Publication of CN100576509C publication Critical patent/CN100576509C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种自对准接触孔的制造方法,包括:提供一半导体基底,在所述半导体基底上至少有两个栅极;沿所述栅极表面形成刻蚀阻挡层,在所述刻蚀阻挡层上形成介质层,所述介质层的顶部高于所述栅极顶部;在所述介质层上形成光刻胶的接触孔图案,并通过刻蚀在所述介质层中形成T型开口,所述开口的底部位于所述两个栅极之间;去除所述光刻胶;通过湿法清洗所述开口的侧壁和底部;刻蚀去除所述开口侧壁和底部的刻蚀阻挡层。本方法能够消除或减少自对准接触孔的制造方法中接触孔底部没有打开及栅极肩部被削去的缺陷。

Description

自对准接触孔的制造方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种自对准接触孔的制造方法。
背景技术
随着半导体器件尺寸日益减小,单位面积上集成的器件单元越来越多,器件的密度也逐渐加大,器件之间的尺寸不断减小,这也加大了制造的难度。例如,在90nm及其以下的技术节点,存储单元中栅极之间的间隙变得很小,在上述栅极之间的间隙中制造用以连接源、漏极和上层金属线的接触孔的工艺变得较为困难,业界引入自对准的接触孔的制造方法来克服这一困难,专利申请号为200510055489.3的中国专利公开了一种自对准接触孔的制造方法。图1~图4为该专利公开的自对准接触孔的制造方法各步骤相应的结构的剖面示意图。
如图1所示,首先提供一具有不同器件结构如场和阱(未示出)的半导体基板100,在所述半导体基板100上形成有多个栅极结构,其中所述栅极结构通过堆叠的第一硬掩膜层102和栅导电层101形成,所述栅导电层101材料为多晶硅、钨、氮化钨和硅化钨中的一种或组合。所述第一硬掩膜层102为氮化硅、氧化硅中的一种。在所述形成有栅极结构的半导体基板100上形成刻蚀阻挡层103,所述刻蚀阻挡层103材料为氮化硅。接着,在所述刻蚀阻挡层103上形成绝缘层104,所述绝缘层104可以是硅硼玻璃,硼磷硅玻璃中的一种。
如图2所示,通过化学机械抛光平坦化所述绝缘层104,并使所述第一硬掩膜层102上的刻蚀阻挡层103露出。在所述绝缘层104上形成第二硬掩膜层105,在所述第二硬掩膜层105上旋涂光刻胶106并通过曝光显影形成接触孔图案。
如图3所示,刻蚀所述第二硬掩膜层105将所述光刻胶106中的接触孔图案转移到第二硬掩膜层105中,移除所述光刻胶106。
以第二硬掩膜层105作为阻挡层,刻蚀所述绝缘层104形成如图4所示接触孔107,刻蚀至栅极结构之间的基板上的刻蚀阻挡层103露出为止。同时,第二硬掩膜层105作为牺牲层也被刻蚀掉。再通过刻蚀移除所述栅极结构之间极板上的刻蚀阻挡层103材料,并通过缓冲氧化物蚀刻液(BOE)移除在蚀刻工艺中产生的聚合物残留。
在刻蚀所述绝缘层104形成接触孔107时采用的方法为干法刻蚀,主要刻蚀气体是含氟气体的等离子体,例如C2F4,C3F8等,所述含氟的气体的等离子体在刻蚀所述绝缘层104时会产生聚合物,产生的聚合物附着在刻蚀形成的接触孔的底部,会影响对刻蚀阻挡层103的进一步刻蚀,增加了刻蚀的时间,同时使刻蚀气体损伤所述第一硬掩膜层102的肩部,形成如图4所示的缺陷110。
现有另一种自对准刻蚀的工艺方法如下:
如图5所示,在一半导体衬底200上形成有栅极202,所述栅极两侧形成有侧壁层(spacer),顶部形成有保护层(未示出),在所述栅极202和衬底200之间有氧化层201,所述衬底200中形成有源极和漏极(未示出)。在所述半导体衬底200及栅极202的侧壁层及保护层外侧形成一刻蚀阻挡层203,所述刻蚀阻挡层203为氮化硅,在所述上形成一绝缘层204。
如图6所示,在所述绝缘层204上形成光刻胶层并形成接触孔图案207。
如图7所示,刻蚀所述接触孔图案207底部的绝缘层204形成接触孔207a。
如图8所示,继续刻蚀去除所述接触孔207a侧壁和底部的刻蚀阻挡层203,然后通过氧气等离子体轰击(O2 flash)所述接触孔207a的侧壁以去除刻蚀过程产生的聚合物,接着去除所述光刻胶层206,再用稀释的氢氟酸溶液清洗所述沟槽侧壁及底部的聚合物。所述方法具有如下缺陷:由于在刻蚀所述绝缘层204过程的干法等离子体刻蚀的刻蚀气体多位含氟的气体,容易在刻蚀过程中生成聚合物,生成的聚合物会附着在刻蚀出的开口的侧壁和底部,阻止刻蚀的进一步进行,从而使得刻蚀去除接触孔207a下的刻蚀阻挡层203时变得较为困难,容易形成接触孔207a底部没有打开的缺陷;另一方面,刻蚀气体会刻蚀削去所述栅极的肩部,形成如图9所示的缺陷208,若该半导体器件为随机存储器,则易造成字线和位线短路。
发明内容
因此,本发明的目的在于提供一种自对准接触孔的制造方法,以解决现有自对准接触孔的制造方法中接触孔底部没有打开及栅极肩部被削去的问题。
为达到上述目的,本发明提供的一种自对准接触孔的制造方法,包括:提供一半导体基底,在所述半导体基底上至少有两个栅极;沿所述栅极表面形成刻蚀阻挡层,在所述刻蚀阻挡层上形成介质层,所述介质层的顶部高于所述栅极顶部;在所述介质层上形成光刻胶的接触孔图案,并通过刻蚀在所述介质层中形成“T”型开口,所述开口的底部位于所述两个栅极之间;去除所述光刻胶;用湿法清洗所述开口的侧壁和底部;刻蚀去除所述开口侧壁和底部的刻蚀阻挡层。
所述刻蚀阻挡层为氮化硅、碳化硅中的一种。
所述介质层为磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氟硅玻璃、黑钻石、旋涂玻璃中的一种或其组合。
使用C4F8和CH2H2的混合气体的对所述介质层进行刻蚀,并使用Ar和CO作为辅助气体。
使用CHF3对所述刻蚀阻挡层进行刻蚀,并使用Ar和O2作为辅助气体。
所述湿法清洗的清洗液为稀释的氢氟酸。
相应的,本发明还提供一种自对准接触孔的制造方法,包括:提供一至少具有两个栅极的半导体基底,在所述半导体基底上沿所述栅极表面形成有第一介质层,在所述第一介质层上形成有第二介质层,所述第二介质层的顶部高于所述栅极顶部;在所述第二介质层中形成“T”型开口,且所述开口的底部位于所述两个栅极之间;通过湿法清洗所述开口的侧壁和底部;去除所述开口底部的第一介质层。
所述第一介质层为氮化硅,碳化硅中的一种。
所述第二介质层为磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氟硅玻璃、黑钻石、旋涂玻璃中的一种或其组合。
在所述第二介质层中形成“T”型开口的步骤如下:在所述第二介质层上旋涂光刻胶层并形成接触孔图案;刻蚀所述接触孔图案底部的第二介质层至所述第一介质层露出;通过灰化去除所述光刻胶层。
所述湿法清洗的清洗液为稀释的氢氟酸。
本发明还提供一种自对准开口的制造方法,包括:提供一半导体基底,在所述半导体基底上形成有至少两个凸柱,在所述半导体基底上沿所述凸柱表面形成有第一介质层,在所述第一介质层上形成有第二介质层,所述第二介质层的顶部高于所述凸柱的顶部;在所述第二介质层中形成“T”型开口,所述开口的底部位于所述两个凸柱之间;通过湿法清洗所述开口的侧壁和底部;去除所述开口侧壁和底部的第一介质层。
所述凸柱为晶体管的栅极,所述第一介质层为氮化硅,所述第二介质层为低介电常数绝缘材料。
与现有技术相比,本发明具有以下优点:
本发明在形成自对准接触孔时将刻蚀所述介质层和刻蚀阻挡层的工艺分解为三步工艺:第一步通过刻蚀在所述介质层中形成“T”形开口,且所述第一次刻蚀停止在所述刻蚀阻挡层露出时为止,然后用湿法清洗所述开口的侧壁和底部以去除在第一步刻蚀时沉积的聚合物,接着再次用干法刻蚀移除所述开口底部和侧壁的刻蚀阻挡层材料。本发明方法通过湿法清洗去除了附着在所述开口中的刻蚀阻挡层上的聚合物,保证了在刻蚀去除所述刻蚀阻挡层时顺利进行,并减少了刻蚀的时间,从而使形成的接触孔底部具有较大的线宽和较好的轮廓;另外,由于刻蚀所述刻蚀阻挡层较为顺利,刻蚀的时间也较短,使得在刻蚀去除所述刻蚀阻挡层时刻蚀气体对栅极顶部造成较小的损伤或不会造成损伤,提高了刻蚀的工艺窗口。
现有技术中采用干法氧气等离子体刻蚀(O2 flash)来清除所述开口中的聚合物,但是,所述干法氧气等离子体中过大的氧气流量容易造成腔室的状态不稳定;所述氧气等离子体同时也会对所述介质层上的光刻胶层造成损伤,造成刻蚀后形成的开口顶部的线宽过大,易引起接触孔之间的连通;另外,干法的氧气等离子体只能部分的清除所述开口中的聚合物;本发明相对于现有技术,采用湿法清洗代替干法的氧气等离子体刻蚀来清除所述开口底部和侧壁的聚合物,克服了上述干法氧气等离子体刻蚀的缺点。
附图说明
图1至图4为现有一种自对准接触孔的制造方法相应结构的剖面示意图;
图5至图9为现有另一种自对准接触孔的制造方法相应结构的剖面示意图;
图10为本发明的自对准接触孔的制造方法的第一实施例的流程图;
图11至图17为本发明自对准接触孔的制造方法的第一实施例的各步骤相应的结构的剖面示意图;
图18为本发明的自对准接触孔的制造方法的第二实施例的流程图;
图19为本发明的方法的第三实施例的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明自对准接触孔的制造方法首先在至少具有两个栅极凸起的半导体基底上形成刻蚀阻挡层和介质层,然后在所述介质层上旋涂光刻胶并形成接触孔图案,通过刻蚀在所述介质层中形成开口,所述开口的底部位于所述两个栅极之间,然后通过湿法清洗所述开口的侧壁和底部,去除在刻蚀时产生的聚合物,接着再通过干法刻蚀去除所述开口侧壁和底部的刻蚀阻挡层,形成接触孔。本发明方法将刻蚀形成接触孔的工艺分为第一步干法刻蚀、湿法清洗、第二步干法刻蚀三步工艺,通过湿法清洗去除第一步干法刻蚀产生的聚合物,然后进行第二步刻蚀,避免了所述第一步刻蚀的聚合物对第二步刻蚀的影响而导致开口底部没有打开,也减轻了第二步刻蚀气体对所述栅极肩部的削减。
图10为本发明的自对准接触孔的制造方法的第一实施例的流程图。
如图10所示,首先,提供一至少具有两个栅极的半导体基底(S100),所述栅极为多晶硅或多晶硅与金属硅化物的堆栈结构,在所述栅极两侧形成有侧墙,侧墙为氧化硅、氮化硅中的一种或其组合。在所述半导体基底中形成有浅沟槽隔离以形成有源区,在所述有源区中形成有源极和漏极。
沿所述栅极表面形成刻蚀阻挡层,在所述刻蚀阻挡层上形成介质层(S110)。所述刻蚀阻挡层为氮化硅、碳化硅中的一种,其厚度为50至600A,形成的方式为物理气相沉积、化学气相沉积中的一种。所述介质层为磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氟硅玻璃、黑钻石、旋涂玻璃中的一种或其组合。所述介质层的顶部高于所述栅极的顶部,其形成方法可以是物理气相沉积、化学气相沉积、原子层沉积中的一种。沉积的介质层通过化学机械研磨以使上表面平坦化。
在所述介质层上旋涂光刻胶,并通过曝光显影形成接触孔图案,所述接触孔图案位于所述两个栅极之间,其线宽大于所述两个栅极之间的距离,以所述光刻胶层作为抗蚀剂,刻蚀所述接触孔图案下方的介质层,在所述介质层中形成“T”型开口,所述开口的底部位于所述两个栅极之间(S120),刻蚀所述介质层的气体为C4F8、CH2H2的混合气体,并使用Ar和CO作为辅助气体。
通过氧气等离子体灰化去除所述光刻胶,并用硫酸和双氧水的混合溶液进行清洗(S130)。
通过湿法清洗所述开口的侧壁和底部,去除在刻蚀所述介质层形成开口时产生的聚合物(S140)。湿法清洗选用的清洗液为稀释的氢氟酸。由于在刻蚀所述介质层形成开口时选用含氟的气体,在刻蚀过程中会产生聚合物,所述聚合物会沉积并附着在形成的开口的底部和侧壁,若不去除,会阻止进一步对下层刻蚀阻挡层的刻蚀,从而使刻蚀气体长时间对所述栅极顶部进行刻蚀,造成栅极肩部被削去,本步骤通过稀释的氢氟酸可去除附着在所述开口侧壁和底部的聚合物,保证了下一步能够彻底完全并在较短时间去除所述开口侧壁和底部的刻蚀阻挡层。
通过刻蚀去除所述开口侧壁和底部的刻蚀阻挡层(S150)。刻蚀所述刻蚀阻挡层的气体为CHF3,并使用Ar和O2作为辅助气体。所述刻蚀阻挡层作为刻蚀所述介质层形成开口时的刻蚀终点监测层,可以保护在形成所述“T”型开口时栅极不受等离子体的损伤,在所述介质层中的形成开口后,需要通过刻蚀的方法去除,以保证形成的接触孔底部露出所述半导体基底中的源极或漏极,从而在所述接触孔中填充金属例如钨等导电材料后能够使源极或漏极与上层的金属互连线导通。
本发明在形成自对准接触孔时将刻蚀所述介质层和刻蚀阻挡层的工艺分解为三步工艺,第一步刻蚀在所述介质层中形成“T”形开口,且所述第一次刻蚀停止在所述刻蚀阻挡层露出时为止,然后用湿法清洗所述开口的侧壁和底部,以去除在第一步刻蚀时沉积的聚合物,接着再次用干法刻蚀移除所述开口底部和侧壁的刻蚀阻挡层材料。本发明方法通过湿法清洗去除了附着在所述开口中的刻蚀阻挡层上的聚合物,保证了在刻蚀去除所述刻蚀阻挡层时顺利进行,并减少了刻蚀的时间,从而使形成的接触孔底部具有较大的线宽和较好的轮廓;另外,由于刻蚀所述刻蚀阻挡层较为顺利,刻蚀的时间也较短,使得在刻蚀去除所述刻蚀阻挡层时刻蚀气体对栅极顶部造成较小的损伤或不会造成损伤,提高了刻蚀的工艺窗口。
下面结合剖面图对本发明方法进行详细描述。图11至图17为本发明自对准接触孔的制造方法的第一实施例的各步骤相应的结构的剖面示意图。
如图11所示,提供一半导体基底300,在所述半导体基底300中有隔离沟槽301,在所述隔离沟槽301中填充有绝缘材料例如氧化硅、氮化硅或其组合。所述隔离沟槽301可以是浅沟槽隔离(STI)或局部氧化隔离(LOCOS)。在所述半导体基底300的有源区中形成有源极306和漏极304。在所述半导体基底300上形成有氧化层302,其可以是氧化硅或碳氧硅化合物中的一种。在所述氧化层302上形成有栅极303,所述栅极303为多晶硅层或多晶硅和金属硅化物的堆栈结构,所述金属硅化物可以是硅化钛,硅化镍,硅化钴,硅化钨,硅化钽中的一种或其组合。在所述栅极303上形成有氮化硅层307,所述氮化硅层307作为栅极303的掩膜层用以保护所述栅极303在后续工艺中不受损伤。在所述栅极303外侧形成有侧墙305,其材料可以是氧化硅、氮化硅中的一种或其组合,本实施例中所述侧墙305为氮化硅。
如图12所示,沿所述栅极表面在所述具有栅极303的半导体基底300上形成刻蚀阻挡层308。所述刻蚀阻挡层308为氮化硅、碳化硅中的一种,其厚度为50至600,形成的方式为物理气相沉积、化学气相沉积中的一种。本实施例中所述刻蚀阻挡层308为氮化硅。所述刻蚀阻挡层308作为栅极303及所述半导体基底300的保护层保护所述栅极303和半导体基底300在后续的刻蚀工艺中不受损伤。
如图13所述,在所述刻蚀阻挡层308上形成介质层309,所述介质层309的顶部高于所述栅极的顶部。所述介质层309为磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氟硅玻璃、黑钻石、旋涂玻璃中的一种或其组合,其形成方法为物理气相沉积、化学气相沉积或原子层沉积中的一种。本实施例中所述介质层309为硼磷硅玻璃。通过化学机械研磨来平坦化所述介质层309的上表面。
如图14所示,在所述介质层309上旋涂光刻胶层310并通过曝光显影形成接触孔图案311,所述接触孔图案311位于所述两个栅极之间并横跨两个栅极的顶部,其具体步骤如下:首先在所述介质层309上旋涂抗反射层(未示出),所述抗反射层用以减小后续曝光工艺中所述介质层309上表面的反射光,从而减轻或消除反射光引起的光刻胶图案轮廓的恶化,例如倒梯形光刻胶图案轮廓。将所述带有抗反射层的半导体基底300送入光刻胶涂布设备,首先经过表面处理后在所述抗反射层上旋涂光刻胶,所述光刻胶为化学放大光刻胶,曝光后需要经过进一步烘烤完成感光工艺。化学放大光刻胶的曝光光源波长为248nm或193nm,甚至是157nm。完成旋涂光刻胶后通过软烤(Softbake)去除光刻胶中溶剂,然后送入扫描式曝光机(scanner)进行曝光,将掩膜板(reticle)上预先定义好的图案通过曝光转移到所述化学放大光刻胶上;通过曝光后烘烤(Post exposure bake)使得曝光完成,生成可溶于显影液的物质,通过显影及冲洗去除所述可溶物质,形成接触孔图案311。未被感光的光刻胶图案保留在所述介质层309上。
如图15所述,刻蚀所述接触孔图案311下方的介质层309,刻蚀所述介质层的气体为C4F8、CH2H2的混合气体,并使用Ar和CO作为辅助气体。刻蚀在所述刻蚀阻挡层308露出时停止,由于刻蚀阻挡层308的材料氮化硅和介质层309的材料硼磷硅玻璃具有不同的刻蚀速率,对所述刻蚀阻挡层308的刻蚀速率较慢,而对所述介质层309的刻蚀速率较快,刻蚀至栅极顶部的刻蚀阻挡层308露出时,刻蚀气体以较慢的刻蚀速率开始对栅极顶部的刻蚀阻挡层308进行刻蚀,同时以较快的速率刻蚀两个栅极之间的介质层,在两个栅极之间的半导体基底300上的刻蚀阻挡层308露出时为止,从而在所述介质层309中形成“T”开口312。
如图16所示,通过氧气等离子体灰化(ashing)去除所述光刻胶层310,并用硫酸溶液进行清洗以去除光刻胶残渣。
接着,通过湿法清洗所述开口312的侧壁和底部,去除在刻蚀所述介质层309形成开口312时产生的聚合物。湿法刻清洗选用的清洗液为稀释的氢氟酸。由于在刻蚀所述介质层309形成开口312时选用含氟的气体,在刻蚀过程中会产生聚合物,所述聚合物会沉积并附着在所述开口312的底部和侧壁,若不去除,会阻止进一步对下层刻蚀阻挡层308的刻蚀,增加刻蚀的时间,从而使刻蚀气体对所述栅极顶部进行刻蚀,造成栅极肩部被削去,本步骤通过稀释的氢氟酸可去除附着在所述开口312侧壁和底部的聚合物,保证了下一步能够彻底完全的去除所述开口312侧壁和底部的刻蚀阻挡层308。
完成对所述开口312侧壁和底部的清洗后,通过刻蚀去除所述开口312侧壁和底部的刻蚀阻挡层308,刻蚀气体为CHF3,并使用Ar和O2作为辅助气体,形成如图17所示的接触孔312。在所述接触孔312中填充导电材料如金属材料,形成接触塞。
图18为本发明的自对准接触孔的制造方法的第二实施例的流程图。
如图18所示,提供一至少具有两个栅极的半导体基底,在所述半导体基底上形成有第一介质层和第二介质层(S200)。所述第一介质层为氮化硅、碳化硅中的一种,本实施例中所述第一介质层为氮化硅;所述第二介质层为磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氟硅玻璃、黑钻石、旋涂玻璃中的一种或其组合。本实施例中所述第二介质层为硼磷硅玻璃。所述第二介质层的顶部高于所述栅极的顶部。
在所述第二介质层中形成“T”型开口,且所述开口的底部位于所述两个栅极之间(S210)。刻蚀所述第二介质层的气体为C4F8、CH2H2的混合气体,并使用Ar和O2作为辅助气体。在所述第二介质层中形成“T”型开口的步骤如下,在所述第二介质层上旋涂光刻胶层,并通过曝光显影形成接触孔图案,所述接触孔图案位于所述两个栅极之间;刻蚀所述接触孔图案底部的第二介质层至所述第一介质层露出;通过灰化去除所述光刻胶层,去除所述光刻胶层的方法为氧气等离子体干法刻蚀和硫酸溶液湿法清洗。
用稀释的氢氟酸清洗所述“T”型开口的侧壁和顶部,去除在形成所述“T”开口时附着在所述开口底部和侧壁的聚合物(S220),所述聚合物阻止了下一步工艺中对所述第一介质层的刻蚀,通过本步骤的湿法清洗,可去除所述聚合物,保证了下道刻蚀工艺的顺利进行。
完成对所述开口的湿法清洗后,使用气体CHF3对所述第一介质层进行刻蚀,并使用Ar和O2作为辅助气体,去除所述“T”开口侧壁和底部的第一介质层,形成接触孔(S230)。
图19为本发明方法的第三实施例的流程图。如图19所示,首先提供一半导体基底,在所述半导体基底上形成有至少两个凸柱,本实施例中所述凸柱为栅极,在所述栅极两侧形成有侧壁保护层;在所述半导体基底上沿所述凸柱表面形成有第一介质层,本实施例中所述第一介质层为氮化硅;在所述第一介质层上形成有第二介质层,所述第二介质层的顶部高于所述凸柱的顶部,所述第二介质层为低介电常数材料,本实施例中所述第二介质层为硼磷硅玻璃(S300)。
在所述第二介质层上旋涂光刻胶并通过曝光显影形成开口图案,所述开口图案位于所述两个凸柱之间,然后通过干法等离子体刻蚀去除所述开口图案底部的第二介质层,形成“T”形开口,所述开口的底部位于所述两个凸柱之间(S310)。刻蚀至所述第一介质层露出时为止。刻蚀所述第二介质层的气体为含氟的气体,例如,CF4,C3F8、C4F8、CH2H2等,本实施例中刻蚀气体为C4F8、CH2H2的混合气体。
用稀释的氢氟酸清洗所述“T”型开口的侧壁和顶部,去除在形成所述“T”开口时附着在所述开口底部和侧壁的聚合物(S320),所述聚合物阻止了下一步对所述第一介质层的刻蚀,通过本步骤的湿法清洗,可去除所述聚合物,保证了下道刻蚀工艺的顺利进行。
用干法等离子体刻蚀去除所述开口底部和侧壁的第一介质层(S330)。本实施例中所述干法等离子体刻蚀的刻蚀气体为CHF3。本实施例中通过在刻蚀所述第一介质层之前用湿法清洗去除覆盖在所述第一介质层上的聚合物,保证了对所述第一介质层的刻蚀顺利进行,并能够缩短刻蚀时间,减小了在刻蚀所述第一介质层时刻蚀气体对所述凸柱顶部的损伤,并有助于形成底部轮廓较好的开口,提高了对工艺的控制能力和工艺窗口。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (11)

1、一种自对准接触孔的制造方法,包括:
提供一半导体基底,在所述半导体基底上至少有两个栅极;
沿所述栅极表面形成刻蚀阻挡层,在所述刻蚀阻挡层上形成介质层,所述介质层的顶部高于所述栅极顶部;
在所述介质层上形成光刻胶的接触孔图案,并通过刻蚀在所述介质层中形成“T”型开口,所述开口的底部位于所述两个栅极之间;
去除所述光刻胶;
用湿法清洗所述开口的侧壁和底部,以直接去除在刻蚀所述介质层形成“T”型开口时产生的聚合物,所述湿法清洗的清洗液为稀释的氢氟酸;
刻蚀去除所述开口侧壁和底部的刻蚀阻挡层。
2、如权利要求1所述的自对准接触孔的制造方法,其特征在于:所述刻蚀阻挡层为氮化硅、碳化硅中的一种。
3、如权利要求1所述的自对准接触孔的制造方法,其特征在于:所述介质层为磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氟硅玻璃、黑钻石、旋涂玻璃中的一种或其组合。
4、如权利要求1所述的自对准接触孔的制造方法,其特征在于:使用C4F8和CH2H2的混合气体的对所述介质层进行刻蚀,并使用Ar和CO作为辅助气体。
5、如权利要求1所述的自对准接触孔的制造方法,其特征在于:使用CHF3对所述刻蚀阻挡层进行刻蚀,并使用Ar和O2作为辅助气体。
6、一种自对准接触孔的制造方法,包括:
提供一至少具有两个栅极的半导体基底,在所述半导体基底上沿所述栅极表面形成有第一介质层,在所述第一介质层上形成有第二介质层,所述第二介质层的顶部高于所述栅极顶部;
在所述第二介质层中形成“T”型开口,且所述开口的底部位于所述两个栅极之间;
通过湿法清洗所述开口的侧壁和底部,以直接去除在刻蚀所述介质层形成“T”型开口时产生的聚合物,所述湿法清洗的清洗液为稀释的氢氟酸;
去除所述开口底部的第一介质层。
7、如权利要求6所述的自对准接触孔的制造方法,其特征在于:所述第一介质层为氮化硅,碳化硅中的一种。
8、如权利要求6所述的自对准接触孔的制造方法,其特征在于:所述第二介质层为磷硅玻璃、硼硅玻璃、硼磷硅玻璃、氟硅玻璃、黑钻石、旋涂玻璃中的一种或其组合。
9、如权利要求6所述的自对准接触孔的制造方法,其特征在于:在所述第二介质层中形成“T”型开口的步骤如下:
在所述第二介质层上旋涂光刻胶层并形成接触孔图案;
刻蚀所述接触孔图案底部的第二介质层至所述第一介质层露出;
通过灰化去除所述光刻胶层。
10、一种自对准开口的制造方法,包括:
提供一半导体基底,在所述半导体基底上形成有至少两个凸柱,在所述半导体基底上沿所述凸柱表面形成有第一介质层,在所述第一介质层上形成有第二介质层,所述第二介质层的顶部高于所述凸柱的顶部;
在所述第二介质层中形成“T”型开口,所述开口的底部位于所述两个凸柱之间;
通过湿法清洗所述开口的侧壁和底部,以直接去除在刻蚀所述介质层形成“T”型开口时产生的聚合物,所述湿法清洗的清洗液为稀释的氢氟酸;
去除所述开口侧壁和底部的第一介质层。
11、如权利要求10所述的自对准开口的制造方法,其特征在于:所述凸柱为晶体管的栅极,所述第一介质层为氮化硅,所述第二介质层为低介电常数绝缘材料。
CN200610119142A 2006-12-05 2006-12-05 自对准接触孔的制造方法 Active CN100576509C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610119142A CN100576509C (zh) 2006-12-05 2006-12-05 自对准接触孔的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610119142A CN100576509C (zh) 2006-12-05 2006-12-05 自对准接触孔的制造方法

Publications (2)

Publication Number Publication Date
CN101197319A CN101197319A (zh) 2008-06-11
CN100576509C true CN100576509C (zh) 2009-12-30

Family

ID=39547607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610119142A Active CN100576509C (zh) 2006-12-05 2006-12-05 自对准接触孔的制造方法

Country Status (1)

Country Link
CN (1) CN100576509C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651103B (zh) * 2008-08-14 2012-05-16 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN102097360B (zh) * 2009-12-10 2016-08-03 中芯国际集成电路制造(上海)有限公司 刻蚀连接孔的方法
CN102446815B (zh) * 2010-10-14 2016-03-16 中芯国际集成电路制造(上海)有限公司 形成互连沟槽以及通孔的方法及形成互连结构的方法
CN102468223A (zh) * 2010-11-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
CN103066011B (zh) * 2011-10-20 2015-07-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN102723294B (zh) 2012-06-20 2015-04-22 上海华力微电子有限公司 一种检测接触孔和多晶硅栅极对准度的方法
CN103681604B (zh) * 2012-09-07 2017-11-14 中芯国际集成电路制造(上海)有限公司 带有自对准接触孔的半导体器件及其制备方法
US10026838B2 (en) * 2016-02-25 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor and manufacturing method thereof
CN107665856B (zh) * 2016-07-29 2020-04-03 中微半导体设备(上海)股份有限公司 用于形成接触孔的方法与等离子体刻蚀方法
CN108511342B (zh) * 2017-02-24 2021-05-14 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
CN108597982A (zh) * 2018-01-12 2018-09-28 上海华虹宏力半导体制造有限公司 晶圆处理方法
CN113437066B (zh) * 2021-06-23 2024-04-12 福建省晋华集成电路有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
CN101197319A (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
CN100576509C (zh) 自对准接触孔的制造方法
US7675179B2 (en) Device and method to eliminate shorting induced by via to metal misalignment
CN107731739B (zh) 半导体结构的形成方法
US6559049B2 (en) All dual damascene oxide etch process steps in one confined plasma chamber
US8871650B2 (en) Post etch treatment (PET) of a low-K dielectric film
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
JP2009071276A (ja) 半導体素子のコンタクトプラグ形成方法
CN101140897A (zh) 接触塞的制造方法
US7928000B2 (en) Method for forming self aligned contacts for integrated circuit devices
JP2002252348A (ja) 半導体装置の製造方法
CN105870050B (zh) 半导体器件的形成方法
US20090042388A1 (en) Method of cleaning a semiconductor substrate
CN101908474B (zh) 在晶圆上制造栅极的方法
CN106033719A (zh) 半导体结构的形成方法
TWI816967B (zh) 半導體元件的製作方法
KR100303997B1 (ko) 금속 게이트전극 형성방법
JP2006510205A (ja) 半導体セルの接触不良(contactdefect)を減らす方法とシステム
CN105742183A (zh) 半导体结构的形成方法
US7316972B2 (en) Contact hole formation method
KR100701425B1 (ko) 반도체소자 제조 방법
KR100639205B1 (ko) 반도체 소자의 제조방법
KR100942980B1 (ko) 불화아르곤 노광원을 이용한 반도체소자의 자기정렬콘택홀형성 방법
KR100827489B1 (ko) 반도체 소자의 제조방법
KR20060036705A (ko) 반도체 소자 제조 방법
CN112768360A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111111

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation