CN102468223A - 接触孔的形成方法 - Google Patents
接触孔的形成方法 Download PDFInfo
- Publication number
- CN102468223A CN102468223A CN201010546826XA CN201010546826A CN102468223A CN 102468223 A CN102468223 A CN 102468223A CN 201010546826X A CN201010546826X A CN 201010546826XA CN 201010546826 A CN201010546826 A CN 201010546826A CN 102468223 A CN102468223 A CN 102468223A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- protective layer
- dielectric
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种接触孔的形成方法，该方法包括：对介质层和保护层进行刻蚀而形成沟槽后，将介质层的侧表面被损坏的部分采用湿法清洗去除，然后重新沉积和介质层相同的电介质材料，然后生长金属铜，最后采用CMP工艺将金属铜和保护层抛光至介质层的表面形成接触孔。采用本发明公开的方法提高了半导体器件的绝缘性能。
Description
技术领域
本发明涉及半导体技术，特别涉及一种接触孔的形成方法。
背景技术
随着半导体制造工艺的发展，半导体芯片的面积越来越小，同时，在一个半导体芯片上的半导体器件的数量也越来越多。在半导体电路中，半导体器件之间的信号传输需要高密度的金属互连线，然而这些金属互连线带来的大电阻和寄生电容已经成为限制半导体电路速度的主要因素。
在传统的半导体工艺中，金属铝一般被用作半导体器件之间的金属互连线，随着半导体工艺的发展，金属铝互连线已经逐渐被金属铜互连线所替代，这是因为金属铜与金属铝相比具有较小的电阻值，采用金属铜互连线可提高半导体器件之间信号的传输速度；另一方面，每一金属互连层包括：金属层和包括沟槽的介质层，低介电常数(low K)绝缘材料甚至超低介电常数(ultralow K)绝缘材料被用作金属层间的介质层的主要成分，从而减少了金属层之间的寄生电容。在实际应用中，我们一般将低介电常数绝缘材料称为低K值电介质材料，将超低介电常数绝缘材料称为超低K值电介质材料，K为介电常数。
下面仅以介质层为超低K值电介质材料为例对现有技术中的接触孔的形成方法进行介绍，现有技术中的接触孔的形成方法包括以下步骤：
步骤1001，图1为现有技术中接触孔的形成方法的步骤1001的剖面结构示意图，如图1所示，提供一基底101，在基底101上依次形成第一介质层102和保护层103。
基底101包括若干金属互连层以及位于金属互连层下方的有源区，每一金属互连层又包括：金属层和包括沟槽的介质层，距离最近的两个金属层之间为一个介质层，图1所示第一介质层102形成于基底101最上方的金属层的表面。
其中，形成第一介质层102的方法为：采用物理气相沉积(PVD)工艺在基底101的表面沉积超低K值电介质材料。
形成保护层103的方法为：采用PVD工艺在超低K值电介质材料的表面沉积氧化物，例如二氧化硅(SiO2)，二氧化硅可作为超低K值电介质材料的保护薄膜，避免后续形成的光阻胶(PR)直接接触超低K值电介质材料的表面而对其造成污染。
步骤1002，图2为现有技术中接触孔的形成方法的步骤1002的剖面结构示意图，如图2所示，在保护层103之上涂覆光阻胶(PR)104，然后施加掩膜版(图未示出)，并对PR 104进行曝光、显影，从而形成光刻图案。
其中，光刻图案用来定义后续步骤中的沟槽的开口宽度。
在实际应用中，在PR 104之下还可涂覆底部抗反射涂层(BARC)。
步骤1003，图3为现有技术中接触孔的形成方法的步骤1003的剖面结构示意图，如图3所示，按照光刻图案对第一介质层102和保护层103进行刻蚀，从而形成沟槽。
刻蚀的方法具体为干法，干法刻蚀的气体多为含有氟(F)元素的气体，例如甲烷(CF4)、二氟甲烷(CH2F2)。
步骤1004，图4为现有技术中接触孔的形成方法的步骤1004的剖面结构示意图，如图4所示，对PR 104进行灰化，从而将光刻图案剥离。
通常采用氧气(O2)或二氧化碳(CO2)对PR进行灰化。
步骤1005，图5为现有技术中接触孔的形成方法的步骤1005的剖面结构示意图，如图5所示，采用电化学镀(ECP)工艺生长金属铜105。
所生长的金属铜105填充在沟槽中，以及覆盖在保护层105的表面。
另外，在实际应用中，当采用ECP生长金属铜105之前，可能还依次包括如下步骤：采用PVD沉积扩散阻挡层，扩散阻挡层为上下层叠的氮化钽(TaN)层和钽(Ta)层，或上下层叠的氮化钛(TiN)层和钛(Ti)层，然后采用PVD沉积铜籽晶层。由于上述步骤和本发明的发明内容无关，故不再进行详细介绍。
步骤1006，图6为现有技术中接触孔的形成方法的步骤1006的剖面结构示意图，如图6所示，采用化学机械研磨(CMP)工艺将金属铜105和保护层103抛光至第一介质层102的表面，这样在沟槽中填充了金属铜，从而完成了接触孔的制作过程。
至此，本流程结束。
然而，如图4所示，在上述步骤1004中，当采用氧气或二氧化碳对PR104进行灰化时，由于氧气或二氧化碳中的氧元素会与第一介质层102的侧表面发生化学反应，其中，所述第一介质层102中与氧元素化学反应主要是指氧化反应，因此，当灰化结束后，在第一介质层102的侧表面形成化合物层106，从而使得第一介质层102的介电常数K偏离了正常值(通常介电常数K上升)，降低了半导体器件的绝缘性能。
发明内容
有鉴于此，针对现有技术中制作接触孔时，在去除光刻图案的过程中会对介质层的表面造成损坏从而降低半导体器件器件的绝缘性能的问题，本发明提供一种接触孔的形成方法，能够提高半导体器件的绝缘性能。
为达到上述目的，本发明的技术方案是这样实现的：
一种接触孔的形成方法，该方法包括：
提供一基底，在基底上依次形成第一介质层、保护层和光阻胶PR；
对PR进行曝光、显影，形成光刻图案，并按照光刻图案对第一介质层和保护层进行刻蚀而形成沟槽，然后去除光刻图案，其中，去除光刻图案后，在第一介质层的侧表面形成化合物层；
对刻蚀后的第一介质层和保护层的表面进行湿法清洗去除化合物层后，沉积第二介质层，沉积后的第二介质层覆盖在刻蚀后的第一介质层和保护层的上表面和侧表面、以及沟槽底部的基底上，其中，第一介质层和第二介质层材料相同；
采用各向异性干法刻蚀将覆盖在保护层上表面和沟槽底部的基底上的第二介质层去除后，采用电化学镀ECP工艺生长金属铜，所生长的金属铜填充在沟槽中，以及覆盖在保护层的表面；
采用化学机械研磨CMP工艺将金属铜和保护层抛光至第一介质层的表面。
所述第一介质层和第二介质层为超低介电常数绝缘材料，所述保护层为氧化物。
所述超低介电常数绝缘材料的介电常数大于0且小于3。
所述湿法清洗的方法为：
采用氢氟酸进行湿法清洗。
所述氢氟酸中氟化氢与水的体积比为：1/500至1/100，所述湿法清洗的时间小于20秒。
所述沉积的第二介质层形成的沟槽的开口宽度与预设的接触孔的开口宽度相等。
在保护层和PR之间还进一步形成有涂覆底部抗反射涂层BARC；
该方法进一步包括：形成光刻图案后，按照光刻图案对BARC进行刻蚀；
该方法进一步包括：去除光刻图案后，去除BARC。
现有技术在制作接触孔时，当采用干法刻蚀去除光刻图案的过程中会对介质层的表面造成损坏，而使得介质层的介电常数K偏离了正常值，降低了半导体器件的绝缘性能，而在本发明所提供的一种接触孔的形成方法中，将介质层侧表面被损坏的部分采用湿法清洗去除，然后重新沉积和介质层相同的电介质材料，这样可保证新形成的介质层的表面没有被损坏，从而避免了介质层的K值偏离正常值，提高了半导体器件的绝缘性能。
附图说明
图1～图6为现有技术中接触孔的形成方法的过程剖面示意图。
图7为本发明所提供的一种接触孔的形成方法的流程图。
图8～图16为本发明所提供的接触孔的形成方法实施例的过程剖面示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明所述方案作进一步地详细说明。
本发明的核心思想为：现有技术在制作接触孔时，采用干法刻蚀去除光刻图案的过程中会对介质层的表面造成损坏，本发明在制作接触孔的过程中增加了如下步骤：将介质层的侧表面被损坏的部分采用湿法清洗去除，然后重新沉积和介质层相同的电介质材料，这样可保证新形成的介质层的表面没有被损坏，从而避免了介质层的K值偏离正常值，提高了半导体器件的绝缘性能。
图7为本发明所提供的一种接触孔的形成方法的流程图。如图7所示，该方法包括以下步骤：
步骤11，提供一基底，在基底上依次形成第一介质层、保护层和PR。
步骤12，对PR进行曝光、显影，形成光刻图案，并按照光刻图案对第一介质层和保护层进行刻蚀而形成沟槽，然后去除光刻图案，其中，在去除光刻图案的过程中，在第一介质层的侧表面形成了化合物层。
步骤13，对刻蚀后的第一介质层和保护层的表面进行湿法清洗去除化合物层后，沉积第二介质层，沉积后的第二介质层覆盖在刻蚀后的第一介质层和保护层的上表面和侧表面、以及沟槽底部的基底上，其中，第一介质层和第二介质层材料相同。
步骤14，采用各向异性干法刻蚀将覆盖在保护层上表面和沟槽底部的基底上的第二介质层去除后，采用ECP工艺生长金属铜，所生长的金属铜填充在沟槽中，以及覆盖在保护层的表面。
步骤15，采用CMP工艺将金属铜和保护层抛光至第一介质层的表面。
至此，本流程结束。
下面以介质层为超低K值电介质材料为例对本发明所提供的接触孔的形成方法进行介绍，本发明所提供的接触孔的形成方法包括以下步骤：
步骤2001，图8为本发明所提供的接触孔的形成方法实施例的步骤2001的剖面结构示意图，如图8所示，提供一基底101，在基底101上依次形成第一介质层102和保护层103。
优选地，第一介质层102为超低K值电介质材料，K大于0且小于3。
保护层103为氧化物(oxide)。
步骤2002，图9为本发明所提供的接触孔的形成方法实施例的步骤2002的剖面结构示意图，如图9所示，在保护层103之上涂覆光阻胶(PR)104，然后施加掩膜版(图未示出)，并对PR 104进行曝光、显影，从而形成光刻图案。
在PR 104之下还可涂覆BARC，当涂覆有BARC时，在后续步骤形成光刻图案后，还需进一步按照光刻图案对BARC进行刻蚀，去除光刻图案后，还进一步去除BARC，其中刻蚀BARC和去除BARC的方法可参考现有技术的内容。
步骤2003，图10为本发明所提供的接触孔的形成方法实施例的步骤2003的剖面结构示意图，如图10所示，按照光刻图案对第一介质层102和保护层103进行刻蚀，从而形成沟槽。
步骤2004，图11为本发明所提供的接触孔的形成方法实施例的步骤2004的剖面结构示意图，如图11所示，对PR 104进行灰化，从而将光刻图案剥离。
上述步骤2001～2004与现有技术方法的步骤1001～1004的内容大致相同，此处不再详述。可见，当上述步骤执行完毕后，第一介质层102的侧表面已与灰化气体发生化学反应而被损坏，在第一介质层102的侧表面形成了化合物层106。
步骤2005，图12为本发明所提供的接触孔的形成方法实施例的步骤2005的剖面结构示意图，如图12所示，采用氢氟酸对刻蚀后的第一介质层102和保护层103的表面进行湿法清洗。
优选地，氢氟酸中氟化氢(HF)与水(H2O)的体积比为：1/500至1/100，湿法清洗的时间小于20秒。
如图12所示，当湿法清洗结束后，第一介质层102的两个侧表面上的化合物层106被完全去除，第一介质层102的上表面由于被保护层103覆盖从而没有被去除，同时，保护层103的上表面和两个侧表面在湿法清洗的过程中也被少量去除。
步骤2006，图13为本发明所提供的接触孔的形成方法实施例的步骤2006的剖面结构示意图，如图13所示，沉积与第一介质层102相同的电介质材料，沉积后的电介质材料覆盖在刻蚀后的第一介质层102和保护层103的表面、以及沟槽的下表面的基底101上。
其中，在本实施例中，为了将新沉积的介质层与第一介质层102进行区分，将新沉积的与第一介质层102相同的电介质材料记作第二介质层107。
举例说明，若第一介质层102的材料为K值为2.1的SiOC，则本步骤所沉积的第二介质层107也为K值为2.1的SiOC，也就是说，必须保证步骤2006所沉积的第二介质层107与步骤2001所沉积的第一介质层102的材料完全相同。
另外，本步骤中所沉积的第二介质层107形成的沟槽的开口宽度(图13中的开口宽度e)与预设的接触孔的开口宽度(图11的开口宽度b)近似，优选地，本步骤中所沉积的第二介质层107形成的沟槽的开口宽度(图13中的开口宽度e)与预设的接触孔的开口宽度(图11的开口宽度b)相等。由于新沉积的第二介质层107覆盖在图13中沟槽左侧第一介质层102两侧表面的厚度与覆盖在沟槽右侧第一介质层102两侧表面的厚度相同，所以只要保证图13中的宽度d与图11的宽度a相等、图13中的宽度f与图11的宽度c相等即可。
步骤2007，图14为本发明所提供的接触孔的形成方法实施例的步骤2007的剖面结构示意图，如图14所示，采用各向异性干法刻蚀，将步骤2006中所沉积的覆盖在保护层103上表面和沟槽下表面基底101上的第二介质层107去除。
由于本步骤采用各向异性干法刻蚀，因此选择性地去除了覆盖在保护层103上表面和沟槽下表面基底101上的第二介质层107，而保护层103和第一介质层102两侧面新形成的第二介质层107几乎没有被去除。
干法刻蚀的气体多为含有氟(F)元素的气体，例如甲烷(CF4)、二氟甲烷(CH2F2)等。
可见，在上述步骤2005～2007中，将第一介质层102表面被损坏的部分采用湿法清洗去除，然后重新沉积和第一介质层102相同的电介质材料，这样可保证新形成的第一介质层102的表面没有被损坏，从而避免了介质层的K值偏离正常值，提高了半导体器件的绝缘性能。
步骤2008，图15为本发明所提供的接触孔的形成方法实施例的步骤2008的剖面结构示意图，如图15所示，采用电化学镀(ECP)工艺生长金属铜105。
所生长的金属铜105填充在沟槽中，以及覆盖在保护层105的表面
步骤2009，图16为本发明所提供的接触孔的形成方法实施例的步骤2006的剖面结构示意图，如图16所示，采用化学机械研磨(CMP)工艺将金属铜105和保护层103抛光至第一介质层102的表面，从而完成了接触孔的制作过程。
上述步骤2008～2009与现有技术方法的步骤1005～1006的内容大致相同，此处不再详述。
至此，本流程结束。
根据本发明所提供的技术方案，在制作接触孔的过程中，将介质层侧表面被损坏的部分采用湿法清洗去除，然后重新沉积和介质层相同的电介质材料，这样可保证新形成的介质层的侧表面没有被损坏，从而避免了介质层的K值偏离正常值，提高了半导体器件的绝缘性能。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种接触孔的形成方法，该方法包括：
提供一基底，在基底上依次形成第一介质层、保护层和光阻胶PR；
对PR进行曝光、显影，形成光刻图案，并按照光刻图案对第一介质层和保护层进行刻蚀而形成沟槽，然后去除光刻图案，其中，在去除光刻图案的过程中，在第一介质层的侧表面形成了化合物层；
对刻蚀后的第一介质层和保护层的表面进行湿法清洗去除化合物层后，沉积第二介质层，沉积后的第二介质层覆盖在刻蚀后的第一介质层和保护层的上表面和侧表面、以及沟槽底部的基底上，其中，第一介质层和第二介质层材料相同；
采用各向异性干法刻蚀将覆盖在保护层上表面和沟槽底部的基底上的第二介质层去除后，采用电化学镀ECP工艺生长金属铜，所生长的金属铜填充在沟槽中，以及覆盖在保护层的表面；
采用化学机械研磨CMP工艺将金属铜和保护层抛光至第一介质层的表面。
2.根据权利要求1所述的方法，其特征在于，所述第一介质层和第二介质层为超低介电常数绝缘材料，所述保护层为氧化物。
3.根据权利要求2所述的方法，其特征在于，所述超低介电常数绝缘材料的介电常数大于0且小于3。
4.根据权利要求1所述的方法，其特征在于，所述湿法清洗的方法为：
采用氢氟酸进行湿法清洗。
5.根据权利要求4所述的方法，其特征在于，所述氢氟酸中氟化氢与水的体积比为：1/500至1/100，所述湿法清洗的时间小于20秒。
6.根据权利要求1所述的方法，其特征在于，所述沉积的第二介质层形成的沟槽的开口宽度与预设的接触孔的开口宽度相等。
7.根据权利要求1所述的方法，其特征在于，在保护层和PR之间还进一步形成有涂覆底部抗反射涂层BARC；
该方法进一步包括：形成光刻图案后，按照光刻图案对BARC进行刻蚀；
该方法进一步包括：去除光刻图案后，去除BARC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010546826XA CN102468223A (zh) | 2010-11-16 | 2010-11-16 | 接触孔的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010546826XA CN102468223A (zh) | 2010-11-16 | 2010-11-16 | 接触孔的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102468223A true CN102468223A (zh) | 2012-05-23 |
Family
ID=46071681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010546826XA Pending CN102468223A (zh) | 2010-11-16 | 2010-11-16 | 接触孔的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102468223A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023283989A1 (zh) * | 2021-07-12 | 2023-01-19 | 长鑫存储技术有限公司 | 一种半导体器件的制备方法及半导体器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753967A (en) * | 1995-09-14 | 1998-05-19 | Advanced Micro Devices, Inc. | Damascene process for reduced feature size |
| US20010051420A1 (en) * | 2000-01-19 | 2001-12-13 | Besser Paul R. | Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch |
| CN1678961A (zh) * | 2002-08-22 | 2005-10-05 | 大金工业株式会社 | 剥离液 |
| CN101197319A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 自对准接触孔的制造方法 |
| CN101427361A (zh) * | 2006-02-28 | 2009-05-06 | St微电子(克偌林斯2)股份有限公司 | 电介质材料中的金属互连 |
-
2010
- 2010-11-16 CN CN201010546826XA patent/CN102468223A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753967A (en) * | 1995-09-14 | 1998-05-19 | Advanced Micro Devices, Inc. | Damascene process for reduced feature size |
| US20010051420A1 (en) * | 2000-01-19 | 2001-12-13 | Besser Paul R. | Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch |
| CN1678961A (zh) * | 2002-08-22 | 2005-10-05 | 大金工业株式会社 | 剥离液 |
| CN101427361A (zh) * | 2006-02-28 | 2009-05-06 | St微电子(克偌林斯2)股份有限公司 | 电介质材料中的金属互连 |
| CN101197319A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 自对准接触孔的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023283989A1 (zh) * | 2021-07-12 | 2023-01-19 | 长鑫存储技术有限公司 | 一种半导体器件的制备方法及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101366116B (zh) | 制造厚布线结构的双镶嵌工艺 | |
| KR100640662B1 (ko) | 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법 | |
| US9536834B2 (en) | Reverse damascene process | |
| TWI635578B (zh) | 製造鐵電式隨機存取記憶體的方法 | |
| CN102082114B (zh) | 双大马士革结构的形成方法 | |
| US6503827B1 (en) | Method of reducing planarization defects | |
| US7166532B2 (en) | Method for forming a contact using a dual damascene process in semiconductor fabrication | |
| US6645863B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US20150091172A1 (en) | Pore sealing techniques for porous low-k dielectric interconnect | |
| US20190393074A1 (en) | Barrier layer removal method and semiconductor structure forming method | |
| CN102479747B (zh) | 双大马士革结构的形成方法 | |
| TW567530B (en) | Manufacturing method semiconductor integrated circuit including simultaneous formation of via hole reaching metal wiring and concave groove in interlayer film and semiconductor integrated circuit manufactured with the manufacturing method | |
| US9385086B2 (en) | Bi-layer hard mask for robust metallization profile | |
| CN101192513A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| US6228757B1 (en) | Process for forming metal interconnects with reduced or eliminated metal recess in vias | |
| CN102468223A (zh) | 接触孔的形成方法 | |
| CN102299097B (zh) | 一种金属连线刻蚀方法 | |
| CN103000568A (zh) | 一种金属互连层制作方法 | |
| JP2004335721A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8048799B2 (en) | Method for forming copper wiring in semiconductor device | |
| KR100850070B1 (ko) | Ｍｉｍ 커패시터의 비아홀 식각 방법 | |
| KR20080022383A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| CN101123213A (zh) | 双镶嵌结构的制作方法 | |
| TWI717346B (zh) | 阻擋層的去除方法和半導體結構的形成方法 | |
| CN106356329B (zh) | 铜互连的电介质覆盖层的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120523 |