CN101123213A - 双镶嵌结构的制作方法 - Google Patents

双镶嵌结构的制作方法 Download PDF

Info

Publication number
CN101123213A
CN101123213A CNA2006100300196A CN200610030019A CN101123213A CN 101123213 A CN101123213 A CN 101123213A CN A2006100300196 A CNA2006100300196 A CN A2006100300196A CN 200610030019 A CN200610030019 A CN 200610030019A CN 101123213 A CN101123213 A CN 101123213A
Authority
CN
China
Prior art keywords
layer
dual
reflection layer
damascene structure
reflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100300196A
Other languages
English (en)
Other versions
CN100499070C (zh
Inventor
刘乒
姬峰
马擎天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006100300196A priority Critical patent/CN100499070C/zh
Publication of CN101123213A publication Critical patent/CN101123213A/zh
Application granted granted Critical
Publication of CN100499070C publication Critical patent/CN100499070C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种双镶嵌结构的制作方法,首先提供已形成沟槽和接触孔的晶圆,所述晶圆上依次向上包含导线层、覆盖层、绝缘层、隔离层、牺牲层、防反射层和光阻层;沟槽位于绝缘层及绝缘层上方所有膜层中,接触孔位于绝缘层中,且连通沟槽与覆盖层表面;移除光阻层和防反射层下面的牺牲层,使防反射层下沉;灰化防反射层,使防反射层剥离;经过后续内连线制程,形成双镶嵌结构。经过上述步骤后,牺牲层与防反射层能被完全移除,没有任何残留。

Description

双镶嵌结构的制作方法
技术领域
本发明涉及双镶嵌结构的制作方法,特别涉及在双镶嵌制作过程中移除抗反射层和牺牲层的方法。
背景技术
近年来,随着半导体集成电路制造技术的发展,集成电路中所含元件的数量不断增加,元件的尺寸也因集成度的提升而不断地缩小,线的宽度也越来越窄,因此对于良好线路连接的需求也越来越大。同时,因为双镶嵌结构能避免重迭误差以及解决习知金属制程的限制,双镶嵌制程便被广泛地应用在半导体制作过程中而提升元件可靠度。因此,双镶嵌制程已成为现今金属导线连结技术的主流。
现有制作双镶嵌结构的方法,如图1A所示,首先,形成铜导线层2于基板1表面上,在铜导线层2表面沉积一层覆盖层3;接着,于覆盖层3表面形成一绝缘层4,在绝缘层4表面沉积一层隔离层5;然后,在隔离层5上形成第一防反射层6;在第一防反射层6上形成第一光阻层8,第一光阻层8上有接触孔图案;将第一光阻层8作为蚀刻掩模,选择性地连续蚀刻第一防反射层6、隔离层5和绝缘层4,从而形成接触孔9。
如图1B所示,用等离子体灰化除去第一光阻层8和第一防反射层6;接着,在隔离层5表面沉积一牺牲层10,并将牺牲层10填满接触孔9;使牺牲层10表面变平坦之后,在牺牲层10表面形成第二光阻层12,第二光阻层12上有沟槽图案;然后,将第二光阻层12作为蚀刻掩模,通过选择性地连续蚀刻牺牲层10、隔离层5和绝缘层4,形成沟槽14。
如图1C所示,用有机剥离液除去第二光阻层12和牺牲层10。
接着,经过后续内连线制程,形成双镶嵌结构。
具体制作双镶嵌结构的方法如申请号为CN03102657的发明所公开的技术方案。
在现有双镶嵌结构制作过程中由于在形成沟槽时光阻下面只有牺牲层起防反射作用,而在曝光时牺牲层防止光阻中毒的效果不是很好,容易造成光阻残留。
为了改善光阻残留的问题,现有技术采用在形成沟槽时于牺牲层表面沉积一防反射层。然而,在移除牺牲层和防反射层过程中又有新的问题出现,如现有双镶嵌结构制作过程中,通常用有机剥离液移除防反射层和牺牲层。虽然,用有机剥离液可以很好的移除牺牲层,但是无法完全剥离防反射层。如图2A至2B所示,用有机剥离液湿法蚀刻防反射层和牺牲层后,通过扫描电子显微镜观察双镶嵌结构表面,有未剥除的防反射层残留。图2A为扫描电子显微镜在放大倍数为150千倍时观察到的双镶嵌结构表面残留防反射层的情况。图2B为扫描电子显微镜在放大倍数为30千倍时观察到的双镶嵌结构表面残留防反射层的情况。
现有双镶嵌结构制作过程中,剥离防反射层和牺牲层的另一种方法是先灰化防反射层,然后再用有机剥离液湿法蚀刻去除牺牲层。如图3A至3B所示,在灰化防反射层过程中,由于氧气等离子体灰化而造成防反射层下面的牺牲层产生交联和稠化的现象,使后续的湿法蚀刻仍然无法移除牺牲层。图3A为扫描电子显微镜在放大倍数为150千倍时观察到的双镶嵌结构表面残留牺牲层的情况。图3B为在扫描电子显微镜在放大倍数为30千倍时观察到的双镶嵌结构表面残留牺牲层的情况。
现有移除防反射层和牺牲层的过程中,由于直接使用有机剥离液无法同时移除防反射层和牺牲层,造成防反射层残留。而先用氧气等离子体灰化防反射层,会影响防反射层下面的牺牲层,造成牺牲层交联和稠化,而使牺牲层无法被完全移除,仍有残留。
发明内容
本发明解决的问题是提供一种双镶嵌结构的制作方法,防止由于直接使用有机剥离液无法同时移除防反射层和牺牲层,造成防反射层残留;而先用氧气等离子体灰化防反射层,则会影响下面的牺牲层,造成牺牲层交联和稠化,而使牺牲层无法被移除。
为解决上述问题,本发明提供一种双镶嵌结构的制作方法,首先提供已形成沟槽和接触孔的晶圆,所述晶圆上依次向上包含导线层、覆盖层、绝缘层、隔离层、牺牲层、防反射层和光阻层;沟槽位于绝缘层及绝缘层上方所有膜层中,接触孔位于绝缘层中,且连通沟槽与覆盖层表面;其特征在于,还包括下列步骤:同时移除光阻层和防反射层下面的牺牲层,使防反射层下沉;灰化防反射层,使防反射层剥离;经过后续内连线制程,形成双镶嵌结构。
采用蚀刻法同时移除光阻层和牺牲层,蚀刻法为湿法蚀刻,蚀刻剂为CLK888。牺牲层的材料是DUO,牺牲层的厚度为1700埃至2500埃,光阻层的厚度为4000埃至4500埃。
灰化防反射层的温度为20℃至30℃。
防反射层的材料是有机BARC,厚度为200埃至300埃,灰化时间为10秒至15秒。
防反射层下沉至移除的牺牲层位置,与隔离层相接。
所述后续内连线制程的步骤为:将光阻层、防反射层及牺牲层移除后,蚀刻覆盖膜直至导线层露出;将铜镀膜埋入接触孔和沟槽中;平坦化铜镀膜,并去除隔离层。
与现有技术相比,本发明具有以下优点:先用湿法蚀刻去除光阻层和牺牲层,由于蚀刻剂无法移除防反射层,因此防反射层完整保留且下沉至已移除的牺牲层位置,与隔离层相接;然后再灰化防反射层,由于牺牲层已被移除,因此也不会受氧气等离子体灰化的影响。最后牺牲层与防反射层能被完全移除,没有任何残留。
附图说明
图1A至图1C是现有技术形成双镶嵌结构示意图。
图2A至图2B是现有技术移除防反射层和牺牲层时残留防反射层的示意图。
图3A至图3B是现有技术移除防反射层和牺牲层时残留牺牲层的示意图。
图4A至图4C是本发明形成双镶嵌结构过程中移除防反射层和牺牲层的示意图。
图5A至图5G是本发明实施例一的形成双镶嵌结构示意图。
图6A至图6E是本发明实施例二的形成双镶嵌结构示意图。
图7A至图7C是本发明移除防反射层和牺牲层后,在不同放大倍率下观察到双镶嵌结构表面情况示意图。
图8A至图8C是本发明移除防反射层和牺牲层后,双镶嵌结构中央与边缘的示意图。
具体实施方式
随着集成电路制造的快速发展,后段制造进入深次微米元件领域,后段制造愈来愈受到重视,且后段整合了愈来愈多含接触孔栓塞的镶嵌内连线的双镶嵌内连线技术,以进行先进的金属内连线接合作业。因为双镶嵌结构能避免重迭误差以及解决习知金属制程的限制,因此双镶嵌制程便被广泛地应用在半导体制作过程中而提升元件可靠度。
如果在双镶嵌结构的制作过程中,移除膜层时产生残留现象的话,将会直接影响双镶嵌结构的质量。因此本发明通过改进双镶嵌结构制作过程中移除膜层的方法,使防反射层和牺牲层全部剥离,没有任何残留。为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
图4A至图4C是本发明形成双镶嵌结构过程中移除防反射层和牺牲层的示意图。如图4A所示,首先提供已形成沟槽34和接触孔32的晶圆,所述晶圆上依次向上包含导线层21、覆盖层22、绝缘层24、隔离层26、牺牲层28、防反射层30和光阻层31;沟槽34位于绝缘层24及绝缘层上方所有膜层中,接触孔32位于绝缘层24中,且连通沟槽34与覆盖层22表面。
如图4B所示,移除光阻层31和防反射层30下面的牺牲层,使防反射层30下沉。
如图4C所示,灰化防反射层30,使防反射层30剥离。
如图4D经过后续内连线制程,形成双镶嵌结构。
所述形成沟槽和接触孔结构的步骤为提供导线层,于该导线层上形成覆盖层,并于在覆盖层上形成绝缘层,在绝缘层上沉积隔离层;在隔离层上形成第一防反射层,并于第一防反射层上沉积第一光阻层;在第一光阻层上形成图案,经过显影后,以第一光阻为掩膜,蚀刻第一反射层、隔离层、绝缘层,形成接触孔;移除第一光阻层和第一反射层;在隔离层表面及接触孔内形成牺牲层,并将牺牲层填满接触孔;对牺牲层经过平坦化后,在牺牲层上沉积第二防反射层,并于第二防反射层表面沉积第二光阻层;在第二光阻层上形成图案,经过显影后,以第二光阻为掩膜,蚀刻第二防反射层、牺牲层、隔离层和绝缘层,形成沟槽。
本实施例中,关于后续内连线制程的步骤为:将光阻层、防反射层及牺牲层移除后,通过蚀刻法蚀刻覆盖膜直至导线层露出,经过清洗露出了一部分导线层,将铜镀膜埋入接触孔和沟槽中;之后,通过化学机械抛光使铜镀膜平坦化,并去除隔离层。由此,形成和导线层电连接的双镶嵌结构。
本实施例中,用CLK888对光阻层和牺牲层进行湿法蚀刻,由于牺牲层在防反射层下面,当移除牺牲层后,防反射层会下沉至原牺牲层位置,与下面的膜层表面相接,本实施例与下面隔离层表面相接。
本实施例,牺牲层采用的材料是DUO,厚度为1700埃至2500埃,本实施例优选为2500埃,另外可依据牺牲层的材料厚度还可选1700埃、2000埃及2300埃。光阻层的厚度为4000埃至4500埃,本实施例优选为4150埃,另外可根据光阻层的材料和特性厚度可选4000埃、4250埃或4500埃。
本实施例中,由于蚀刻剂CLK888无法移除防反射层,因此防反射层完整保留且下沉与下面膜层表面相接,用氧气等离子体对防反射层进行灰化,其中,灰化的温度为20℃至30℃,具体可以是20℃、22℃、25℃、28℃和30℃,实施例中最佳灰化温度为25℃。灰化防反射层的时间为10秒至15秒,优选时间为10秒。其中,灰化时间与防反射层的厚度有关,防反射层的材料是有机BARC,厚度为200埃至300埃,具体可以是200埃、230埃、250埃、280埃或300埃。
本实施例中,导线层的材料是铜,除铜以外还可以是铝。
图5A至图5G是本发明实施例一的形成双镶嵌结构示意图。如图5A所示,首先,形成铜导线51层于的基板50表面上,之后于铜导线层51上形成一覆盖层52;接着,在覆盖层52上形成一绝缘层54,绝缘层54表面沉积一层隔离层55;在隔离层55上形成第一防反射层56;在第一反射层56上沉积第一光阻层58。
本实施例中,通过电浆增强化学沉积法(PECVD)形成覆盖层52,用以避免铜导线层51暴露于氧气中或其它腐蚀性化学制程中,覆盖层52的材料是硅化物,其中,可以是氮化硅、氮碳化硅、碳化硅或氮碳氧化硅等材质。
绝缘层54的材料是硅化物,本实施例优选碳氧化硅。
隔离层55的材料是正硅酸乙酯(TEOS),本实施优选氧化硅。
第一防反射层56的材料是BARC。
如图5B所示,第一光阻层58上有接触孔图案,显影后,将第一光阻层58作为蚀刻掩模,选择性地连续蚀刻第一防反射层56、隔离层55及绝缘层54,直至覆盖层52露出,形成接触孔59。
实施例中,以第一光阻层58作为蚀刻掩模,选择性地连续干法蚀刻去除第一防反射层56和绝缘层54。
如图5C所示,用等离子体灰化移除第一光阻层58和第一防反射层56。接着,在隔离层55表面沉积牺牲层60,并将牺牲层60填满接触孔59;使牺牲层60表面变平坦之后,在牺牲层60表面形成第二防反射层62;将第二光阻层63沉积在第二防反射层62表面,在第二光阻层63上有沟槽图案。
本实施例中,牺牲层60的材料为DUO,第二防反射层62的材料为有机BARC。
如图5D所示,经过显影,将第二光阻层63作为蚀刻掩模,通过选择性地连续蚀刻第二防反射层62、牺牲层60、隔离层55及绝缘层54。
本实施例中,以第二光阻层63作为蚀刻掩模,选择性地连续干法蚀刻去除第二防反射层62、牺牲层60、隔离层55及绝缘层54。
如图5E所示,采用湿法蚀刻同时移除第二防反射层62下面的牺牲层60和第二光阻层63。由于蚀刻剂CLK888不与第二防反射层62起反应,因此第二防反射层62被完整留下并下沉至隔离层55表面。
如图5F所示,灰化第二防反射层62,使第二防反射层62全部移除。
本实施例中,灰化第二防反射层的温度范围为20℃至30℃,较佳的灰化温度为25℃。
如图5G所示,通过蚀刻法蚀刻覆盖膜52直至铜导线层51露出,经过清洗露出了一部分铜导线层51,将铜镀膜66埋入接触孔59和沟槽64中;之后,通过化学机械抛光使铜镀膜平坦化,并去除隔离层55。由此,形成和铜导线层51电连接的双镶嵌结构。
图6A至图6D是本发明实施例二的形成双镶嵌结构示意图。如图6A所示,首先,形成铜导线层71在基板表面上,沉积一层覆盖层72;接着,于覆盖层72表面形成一绝缘层74,在绝缘层74表面沉积一层隔离层76;然后,在隔离层76上形成第一防反射层78;形成第一光阻层79于第一防反射层78上,第一光阻层79上有沟槽图形,经过显影,将第一光阻层79作为蚀刻掩模,选择性地连续干法蚀刻第一防反射层78、隔离层76和绝缘层74上部,从而形成沟槽80。
如图6B所示,用等离子体灰化除去第一光阻层79和第一防反射层78;接着,在隔离层76表面沉积一牺牲层82,并将牺牲层82填满沟槽80;使牺牲层82表面变平坦之后,在牺牲层82表面形成第二防反射层84;沉积第二光阻层81在第二防反射层84表面,在第二光阻层81上有接触孔图形;然后,经过显影后,将第二光阻层81作为蚀刻掩模,通过选择性地连续干蚀刻第二防反射层84、牺牲层82和绝缘层74,形成接触孔86。
如图6C所示,采用蚀刻剂CLK888对第二光阻层81和防反射层下面的牺牲层82进行湿法蚀刻,移除第二光阻层81和防反射层下面的牺牲层82;由于蚀刻剂CLK888不与第二防反射层83起反应,因此第二防反射层83完整留下并下沉至原牺牲层82的位置且与隔离层76表面相接。
如图6D所示,用氧气等离子体在温度为20℃至30℃时,灰化防反射层83,经过10至15秒的时间将厚度为200埃至300埃使防反射层83全部移除。
如图6E所示,通过蚀刻法蚀刻覆盖膜72直至铜导线层71露出,经过清洗露出了一部分铜导线层71,将铜镀膜88埋入接触孔86和沟槽80中;之后,通过化学机械抛光使铜镀膜平坦化,并去除隔离层76。由此,形成和铜导线层71电连接的双镶嵌结构。
图7A至图7C是本发明移除防反射层和牺牲层后,在不同放大倍率下观察到的膜层表面情况示意图。以光阻层作为蚀刻掩模,通过选择性地连续干蚀刻多层膜层后形成接触孔;然后用CLK888对光阻层及牺牲层进行湿法蚀刻,移除光阻层和防反射层下面的牺牲层;防反射层下沉至移除牺牲层的位置,与下面的膜层连接;接着用氧气等离子体在温度为20℃至30℃时灰化防反射层,移除防反射层。
如图7A所示,在扫描电子显微镜的放大倍数为30千倍时,对移除光阻层、牺牲层和防反射层后的双镶嵌结构进行观察,发现布线图形清晰可见,表面没有任何残留物。
如图7B所示,将扫描电子显微镜的放大倍数调整至150千倍时,对移除光阻层、牺牲层和防反射层后的双镶嵌结构进行观察,铜线中央及边缘平滑,没有多余的物质残留。
如图7C所示,在扫描电子显微镜的放大倍数为150千倍时,对移除牺牲层和防反射层后的双镶嵌结构进行观察,其器件的临界尺寸不同于图7B的双镶嵌结构器件,发现铜线边缘没有任何由于物质残留导致的粗糙图形。
图7A至图7C,所用的观察双镶嵌结构表面的装置是KLA CD扫描电子显微镜。
图8A至图8C是本发明移除防反射层和牺牲层后,双镶嵌结构中央与边缘的示意图。如图8A所示,用扫描电子显微镜在放大倍数为150千倍时,对双镶嵌结构中沟槽分部密集的器件剖面进行观察,沟槽边缘及内部没有任何物质残余;如图8B所示,放大倍数为150千倍的扫描电子显微镜对双镶嵌结构中的沟槽分部稀疏的器件剖面进行观察,沟槽内部平滑,无粗糙现象;如图8C所示,在放大倍数为150千倍时,对双镶嵌结构中沟槽分部稀疏的器件剖面观察,沟槽边缘凸起边缘及上部没有毛刺。说明用CLK888对光阻层和牺牲层进行湿法蚀刻,移除光阻层和防反射层下面的牺牲层;接着用氧气等离子体在温度为20℃至30℃时,对防反射层进行灰化,移除防反射层的方法,不会造成任何物质残留。
图8A至图8C,所用的扫描电子显微镜的型号是S5200。
在用CLK888对光阻层和牺牲层进行湿法蚀刻,同时移除光阻层和防反射层下面的牺牲层;防反射层下沉至移除牺牲层的位置,与下面的膜层相接;接着用氧气等离子体在温度为20℃至30℃时,对防反射层进行灰化,移除防反射层。此时,双镶嵌结构的沟槽中央和边缘没有任何残留物质所导致的粗糙不平整。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种双镶嵌结构的制作方法,首先提供已形成沟槽和接触孔的晶圆,所述晶圆上依次向上包含导线层、覆盖层、绝缘层、隔离层、牺牲层、防反射层和光阻层;沟槽位于绝缘层及绝缘层上方所有膜层中,接触孔位于绝缘层中,且连通沟槽与覆盖层表面;其特征在于,还包括下列步骤:
移除光阻层和防反射层下面的牺牲层,使防反射层下沉;
灰化防反射层,使防反射层剥离;
经过后续内连线制程,形成双镶嵌结构。
2.根据权利要求1所述的双镶嵌结构的制作方法,其特征在于:采用蚀刻法同时移除光阻层和牺牲层。
3.根据权利要求2所述的双镶嵌结构的制作方法,其特征在于:蚀刻法为湿法蚀刻,蚀刻剂为CLK888。
4.根据权利要求2所述的双镶嵌结构的制作方法,其特征在于:牺牲层的材料是DUO,牺牲层的厚度为1700埃至2500埃。
5.根据权利要求4所述的双镶嵌结构的制作方法,其特征在于:光阻层的厚度为4000埃至4500埃。
6.根据权利要求1至5任一项所述的双镶嵌结构的制作方法,其特征在于:灰化防反射层的温度为20C至30℃。
7.根据权利要求6所述的双镶嵌结构的制作方法,其特征在于:防反射层的材料是有机BARC,厚度为200埃至300埃。
8.根据权利要求7所述的双镶嵌结构的制作方法,其特征在于:灰化防反射层的时间为10秒至15秒。
9.根据权利要求1所述的双镶嵌结构的制作方法,其特征在于:防反射层下沉至移除的牺牲层位置,与隔离层相接。
10.根据权利要求1至5任一项所述的双镶嵌结构的制作方法,其特征在于:所述后续内连线制程的步骤为:将光阻层、防反射层及牺牲层移除后蚀刻覆盖膜直至导线层露出;将铜镀膜埋入接触孔和沟槽中;平坦化铜镀膜,并去除隔离层。
CNB2006100300196A 2006-08-11 2006-08-11 双镶嵌结构的制作方法 Expired - Fee Related CN100499070C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100300196A CN100499070C (zh) 2006-08-11 2006-08-11 双镶嵌结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100300196A CN100499070C (zh) 2006-08-11 2006-08-11 双镶嵌结构的制作方法

Publications (2)

Publication Number Publication Date
CN101123213A true CN101123213A (zh) 2008-02-13
CN100499070C CN100499070C (zh) 2009-06-10

Family

ID=39085471

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100300196A Expired - Fee Related CN100499070C (zh) 2006-08-11 2006-08-11 双镶嵌结构的制作方法

Country Status (1)

Country Link
CN (1) CN100499070C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109987576A (zh) * 2013-03-11 2019-07-09 台湾积体电路制造股份有限公司 具有覆盖结构的mems器件结构
CN114420547A (zh) * 2022-04-01 2022-04-29 合肥晶合集成电路股份有限公司 一种光阻层移除方法及半导体器件的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109987576A (zh) * 2013-03-11 2019-07-09 台湾积体电路制造股份有限公司 具有覆盖结构的mems器件结构
CN109987576B (zh) * 2013-03-11 2021-10-29 台湾积体电路制造股份有限公司 一种用于形成集成电路器件的方法
CN114420547A (zh) * 2022-04-01 2022-04-29 合肥晶合集成电路股份有限公司 一种光阻层移除方法及半导体器件的制作方法
CN114420547B (zh) * 2022-04-01 2022-06-07 合肥晶合集成电路股份有限公司 一种光阻层移除方法及半导体器件的制作方法

Also Published As

Publication number Publication date
CN100499070C (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
US7125792B2 (en) Dual damascene structure and method
KR101046862B1 (ko) 낮은 k 이중 다마신 집적회로들의 형성에 사용할 수 있는 유기 barc 식각 프로세스
CN100444329C (zh) 镶嵌结构与其形成方法
CN100576499C (zh) 双镶嵌结构的形成方法
CN102082114B (zh) 双大马士革结构的形成方法
CN101355047B (zh) 在低介电常数介质层中形成通孔的方法
CN101390204A (zh) 用于金属集成的新颖结构和方法
JP3189970B2 (ja) 半導体装置の製造方法
KR101192410B1 (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
CN100449731C (zh) 双镶嵌结构的形成方法
US7091612B2 (en) Dual damascene structure and method
CN100499070C (zh) 双镶嵌结构的制作方法
US20130161798A1 (en) Graded density layer for formation of interconnect structures
CN101728317A (zh) 导电结构及焊盘的形成方法
CN103515292B (zh) 半导体结构的形成方法
CN102054755A (zh) 互连结构及其形成方法
US20110097899A1 (en) Method of forming funnel-shaped opening
CN102403263A (zh) 双大马士革结构中的沟槽刻蚀方法
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
US7550389B1 (en) Dual damascene method of forming a metal line of semiconductor device
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
CN106971973B (zh) 一种半导体器件及其制造方法、电子装置
KR100866121B1 (ko) 반도체 소자의 금속배선 형성방법
KR100755112B1 (ko) 반도체 소자의 인덕터 제조 방법
KR100528071B1 (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111115

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20180811

CF01 Termination of patent right due to non-payment of annual fee