CN101140897A - 接触塞的制造方法 - Google Patents

Abstract

一种接触塞的制造方法，包括：提供一具有多个栅极的半导体基板，在所述半导体基板中形成有源极和漏极；在所述栅极之间及上部形成多晶硅层；图案化并刻蚀所述多晶硅层在所述源极和栅极上方形成多晶硅插塞；在所述具有多晶硅插塞的半导体基板上形成绝缘层；平坦化所述绝缘层并使所述多晶硅插塞顶部露出；刻蚀去除所述多晶硅插塞；在所述源极上方填充导电物质。该方法能够避免现有接触塞制造过程中形成绝缘层时出现空洞、刻蚀形成接触孔时在栅极上形成顶部缺陷和栅极之间间隙底部的绝缘层材料刻蚀不完全的问题。

Description

接触塞的制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种接触塞的制造方法。

背景技术

随着半导体器件尺寸日益减小，单位面积上集成的器件单元越来越多，器件的密度也逐渐加大，器件之间的尺寸不断减小，这也加大了制造的难度。例如，在90nm及其以下的技术节点，存储单元中栅极之间的间隙变得很小，在上述栅极之间的间隙中制造用以连接源/漏极和上层金属线的接触塞工艺变得较为困难。专利申请号为200510055489.3的中国专利公开了一种形成半导体器件接触塞的方法。图1～图6为该专利公开的接触塞的形成方法的剖面图。

如图1所示，首先提供一具有不同器件结构如场和阱(未示出)的半导体基板100，在所述半导体基板100上形成有多个栅极结构，其中所述栅极结构通过堆叠的第一硬掩膜层102和栅导电层101形成，所述栅导电层101材料为多晶硅、钨、氮化钨和硅化钨中的一种或组合。所述第一硬掩膜层102为氮化硅、氧化硅中的一种。在所述形成有栅极图案的半导体基板上形成刻蚀停止层103，所述刻蚀停止层103材料为氮化硅。接着，在所述刻蚀停止层103上形成绝缘层104，所述绝缘层104可以是硅硼玻璃，硼磷硅玻璃中的一种。

如图2所示，通过化学机械抛光平坦化所述绝缘层104，并使所述第一硬掩膜层102上的刻蚀停止层103露出。在所述绝缘层104上形成第二硬掩膜层105，在所述第二硬掩膜层105上旋涂光刻胶106并通过曝光显影形成接触孔图案。

如图3所示，刻蚀所述第二硬掩膜层105将所述光刻胶106中的接触孔图案转移到第二硬掩膜层105中，移除所述光刻胶106。

如图4所示，以第二硬掩膜层105作为阻挡层，刻蚀所述绝缘层104形成接触孔107，刻蚀至栅极结构之间的基板上的刻蚀停止层103露出为止。同时，第二硬掩膜层105作为牺牲层也被刻蚀掉。再通过刻蚀移除所述栅极结构之间极板上的刻蚀停止层103材料以使基板上的源漏极表面露出。

如图5所示，在所述接触孔107中填充导电层108A。

如图6所示，通过平坦化所述导电层108A形成接触塞108B。

上述接触塞的制造过程存在如下缺点：

1、由于多个栅极之间的间隙较小，深宽比较大，因而在形成绝缘层104过程中易形成空洞，形成的空洞在后序工艺中填充导电材料会导致器件间的短路。

2、在刻蚀形成接触孔107过程中，如图4所示，刻蚀气体也会对栅极结构上的刻蚀停止层103和第一硬掩膜层102进行刻蚀而形成缺陷110，形成的缺陷110很容易导致接触塞和栅极短路。其次，形成的缺陷110在如图6所示的平坦化步骤中通过牺牲部分第一硬掩膜层102的厚度而消除，这首先需要沉积较厚的第一硬掩膜层102以保证有足够的第一硬掩膜层102在图6所示的平坦化步骤中被去除，但是，较厚的第一硬掩膜层106增加了栅极的高度，加大了栅极之间间隙的深宽比，给沉积形成如图1所示的绝缘层104带来更大的困难。

3、在刻蚀形成接触孔107过程中采用基于氟化物的等离子体干法刻蚀，难以完全刻蚀掉栅极之间间隙底部的绝缘层材料，从而会造成在接触孔的导电材料和基板100中的源漏极断路。

发明内容

因此，本发明的目的在于提供一种接触塞的制造方法，该方法能够避免现有接触塞制造过程中形成绝缘层时出现空洞、刻蚀形成接触孔时在栅极上形成顶部缺陷和栅极之间间隙底部的绝缘层材料刻蚀不完全的问题。

为达到上述目的，本发明提供的一种接触塞的制造方法，包括：

提供一具有复数个栅极的半导体基板，在所述半导体基板中形成有源极和漏极；

在所述复数个栅极之间及上部形成多晶硅层；

图案化并刻蚀所述多晶硅层，在所述源极和栅极上方形成多晶硅插塞；

在所述具有多晶硅插塞的半导体基板上形成绝缘层；

平坦化所述绝缘层并使所述多晶硅插塞顶部露出；

刻蚀去除所述多晶硅插塞；

在所述源极上方填充导电物质。

所述栅极为多晶硅、金属硅化物、氮化硅的堆栈结构。

在所述栅极两侧形成有侧墙。

所述侧墙为氧化硅、氮化硅中的一种或其组合。

所述多晶硅层的形成方法为物理气相沉积、化学气相沉积、原子层沉积中的一种。

刻蚀所述多晶硅层形成多晶硅插塞的方法为干法刻蚀，刻蚀气体为四氟化碳、四氟化氮与氧气的混合气体、氟化氮、氟化硫中的一种。

形成所述绝缘层的材料可以是硼硅玻璃、硼磷硅玻璃、旋涂玻璃、氟硅玻璃、氧化硅、碳化硅、氮化硅、氮氧硅化合物、碳氮硅化合物中的一种或其组合。

所述形成绝缘层的方法为物理气相沉积、化学气相沉积中的一种。

所述去除多晶硅插塞的方法为湿法刻蚀，刻蚀溶液为硝酸和氟化氢的混合溶液溶液。

所述导电物质为钛、钨、钽、氮化钛、镍、铜、铝中的一种或其组合。

所述填充导电物质方法为物理气相沉积、化学气相沉积、原子层沉积、电镀中的一种。

与现有技术相比，本发明具有以下优点：本发明方法中首先形成多晶硅插塞，所述多晶硅插塞定义了后续工艺中形成的接触塞的结构和形状，通过湿法刻蚀去除所述多晶硅插塞形成接触孔，填充导电材料于所述接触孔中形成接触塞，本方法避免了绝缘层在沉积过程中形成的缺陷对接触塞的影响，在形成接触孔过程中采用湿法刻蚀代替现有技术的干法刻蚀，湿法刻蚀选用高选择比的刻蚀溶液避免了在栅极顶部形成缺陷，也克服了现有干法刻蚀引起栅极之间间隙中的绝缘层刻蚀不彻底的问题。从而避免了由此引起的短路和断路的问题，提高了器件的稳定性和可靠性。

附图说明

图1至图6为现有一种接触塞的制造方法的剖面图；

图7为根据本发明实施例的制造方法的流程图；

图8至图15为根据本发明实施例的制造方法剖面图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明接触孔制造方法为首先在具有栅极结构的半导体基板上沉积多晶硅层，通过光刻图案化所述多晶硅层并刻蚀形成多晶硅插塞，然后在所述具有栅极结构和多晶硅插塞的半导体基板上形成绝缘层，通过刻蚀去除所述多晶硅插塞以形成接触孔，在所述接触孔中填充导电物质。该方法采用多晶硅层作为牺牲层形成多晶硅插塞，所述多晶硅插塞定义了后续工艺中形成的接触塞的结构和形状，通过湿法刻蚀去除所述多晶硅插塞，避免了绝缘层在沉积过程中形成的缺陷对接触塞的影响，在形成接触孔过程中采用湿法刻蚀代替现有技术的干法刻蚀避免了在栅极顶部形成缺陷，也克服了现有干法刻蚀引起栅极之间间隙中的绝缘层刻蚀不彻底的问题。

图7为本发明制造方法的流程图。

如图7所示，提供一具有复数个栅极的半导体基板(S200)，所述栅极为多晶硅、金属硅化物、氮化硅的堆栈结构，在所述栅极两侧形成有侧墙，侧墙为氧化硅、氮化硅中的一种或其组合。在所述半导体基板中形成有浅沟槽隔离以形成有源区，在所述有源区中形成有源极和漏极。

在所述栅极之间的间隙中及栅极上部形成多晶硅层(S210)。所述多晶硅层的形成方法可以是物理气相沉积、化学气相沉积、原子层沉积中的一种。沉积的多晶硅层通过化学机械研磨以使上表面平坦化。

在所述多晶硅层上旋涂光刻胶并曝光显影，在所述栅极上部的部分多晶硅层上及栅极之间的源极上的多晶硅层上形成光刻胶图案，通过刻蚀去除未被光刻胶覆盖的多晶硅层形成与源极物理及电连接的多晶硅插塞(S220)；

在所述具有多晶硅插塞的半导体基板上形成绝缘层(S230)；所述形成绝缘层的材料可以是硼硅玻璃、硼磷硅玻璃、旋涂玻璃、氟硅玻璃、氧化硅、碳化硅、氮化硅、氮氧硅化合物、碳氮硅化合物中的一种，形成的方法为物理气相沉积、化学气相沉积中的一种。

通过化学机械研磨平坦化所述绝缘层并使所述多晶硅插塞的顶部露出(S240)。

通过刻蚀去除所述多晶硅插塞(S250)；所述刻蚀为采用硝酸和氟化氢的混合溶液作为腐蚀剂的湿法刻蚀，由于多晶硅插塞与其周围的绝缘层材料、侧墙材料相对于腐蚀液具有很高的刻蚀选择比，不必通过光刻定义待刻蚀区域，通过自对准的湿法刻蚀即可彻底的去除所述多晶硅插塞以形成接触孔。

在所述接触孔底部的基板中进行离子注入并在所述源极上方填充导电物质(S260)；通过离子注入可减小衬底表面的电阻率，减小基板表面与接触塞的接触电阻。所述导电物质可以是钛、钨、氮化钛、镍、铜、铝中的一种，填充所述导电物质的方法为物理气相沉积、化学气相沉积、原子层沉积、电镀中的一种。通过化学机械平坦来平坦化所述导电物质，从而形成了与基板上源极物理连接和电连接的接触塞。

本发明方法中首先形成多晶硅插塞，所述多晶硅插塞定义了后续工艺中形成的接触塞的结构和形状，通过湿法刻蚀去除所述多晶硅插塞，避免了绝缘层在沉积过程中形成的缺陷对接触塞的影响，在形成接触孔过程中采用湿法刻蚀代替现有技术的干法刻蚀避免了在栅极顶部形成缺陷，也克服了现有干法刻蚀引起栅极之间间隙中的绝缘层刻蚀不彻底的问题。

下面结合具有沟槽电容的动态随机存储器的接触塞的制造方法来具体说明本发明的制造方法。图8～图15是以所述动态随机存储器为实施例的制造方法剖面图。

如图8所示，提供一半导体基板200，在所述半导体基板200中有隔离沟槽201以形成有源区，在所述隔离沟槽201中填充有绝缘材料例如氧化硅、氮化硅或其组合。所述隔离沟槽201可以是浅沟槽隔离(STI)或局部氧化隔离(LOCOS)。在所述半导体基底200的有源区中形成有源极202和漏极204。在所述半导体基底200中的隔离沟槽201下方形成有沟槽电容(未示出)，所述半导体基底通过掺杂导电离子作为沟槽电容的第一基板，沟槽电容的第二基板为多晶硅材料，该第二基板与所述漏极204电连接，在所述第一基板和第二基板之间有高介电常数的介质层，所述介质层材料可以是氧化硅，氮化硅，氮化硅等高介电常数材料。在所述隔离沟槽201下方一般有两个沟槽电容，所述沟槽电容的第二基板分别与所述隔离沟槽201两侧的漏极204电连接。在所述半导体基板200上形成有氧化层205，其可以是氧化硅或碳氧硅化合物中的一种。在所述氧化层205上形成有栅极，所述栅极为多晶硅层206、金属硅化物层208、氮化硅层210组成的堆栈结构，金属硅化物层208可以是硅化钛，硅化镍，硅化钴，硅化钨，硅化钽中的一种或其组合。所述氮化硅层210作为多晶硅层206和金属硅化物层208的掩膜层用以保护所述多晶硅层206和金属硅化物层208在后续工艺中不受损伤。在所述栅极外侧形成有侧墙212，其材料可以是氧化硅、氮化硅中的一种或其组合。

如图9所示，在所述形成有栅极结构的半导体基板200上沉积一多晶硅层210。所述多晶硅层214沉积方法为物理气相沉积、化学气相沉积、原子层沉积中的一种。通过化学机械研磨来平坦化所述多晶硅层214的上表面。

如图10所示，在所述多晶层214上旋涂光刻胶并通过曝光显影形成多晶硅插塞图案216，所述多晶硅插塞图案216位于所述源极202及其两侧的栅极上方但并未完全覆盖所述源极202两侧的栅极。下面较为详细的说明多晶硅插塞图案216的形成过程。由于多晶硅插塞图案线宽尺寸较小，首先在所述多晶硅层214上旋涂抗反射层(未示出)，所述抗反射层用以减小后续曝光工艺中多晶硅层上表面的反射光，因此减小反射光引起的光刻胶图案轮廓的恶化，例如倒梯形光刻胶图案轮廓。将所述带有抗反射层的半导体基底100送入光刻胶涂布机，首先经过表面处理后在所述抗反射层上旋涂光刻胶，所述光刻胶为化学放大光刻胶，曝光后需要经过进一步烘烤完成感光工艺。化学放大光刻胶的曝光光源波成为248nm或193nm，甚至是157nm。完成旋涂光刻胶后通过软烤(Soft bake)去除光刻胶中溶剂，然后送入扫描式曝光机(scanner)进行曝光，将掩膜板(reticle)上预先定义好的图案通过曝光转移到所述化学放大光刻胶上；通过曝光后烘烤(Post exposure bake)使得曝光完成生成可溶于显影液的物质，通过显影及冲洗去除所述可溶物质，未被感光的光刻胶图案保留在所述多晶硅层214上，通过预先设计好的掩膜板图案(reticle pattern)及曝光机的精确对准(alignment)，能够在源极202上方及栅极上方的多晶硅层214上形成多晶硅插塞图案216。

如图11所示，通过刻蚀去除未被多晶硅插塞图案216覆盖的多晶硅214形成多晶硅插塞214A，由于源极上方及栅极上方的多晶硅层214被光刻胶覆盖，因而形成的多晶插塞图案214A位于所述源极上方和栅极上方，呈“T”型。刻蚀形成多晶硅插塞214A的方法为等离子体干法刻蚀，刻蚀气体为四氟化碳、四氟化氮与氧气的混合气体、氟化氮、氟化硫中的一种。通过灰化去除所述多晶硅插塞图案216。

如图12所示，在所述形成有多晶硅插塞214A的半导体基板200上形成绝缘层218，所述绝缘层218的顶部高于所述多晶硅插塞214A的顶部。所述绝缘层218的材料可以是硼硅玻璃、硼磷硅玻璃、旋涂玻璃、氟硅玻璃、氧化硅、碳化硅、氮化硅、氮氧硅化合物、碳氮硅化合物中的一种或其组合，形成绝缘层的方法为物理气相沉积、化学气相沉积中的一种。

如图13所示，通过化学机械研磨来平坦化所述绝缘层218A的表面并使其厚度减小至所述多晶硅插塞218顶部露出。

如图14所示，通过湿法刻蚀去除所述多晶硅插塞214A形成接触孔217，以使所述氧化层205露出。由于多晶硅插塞214A与其周围的绝缘层材料如氧化层205、侧墙212相对于腐蚀液具有很高的刻蚀选择比，不必通过光刻定义待刻蚀区域，通过自对准的湿法刻蚀即可彻底的去除所述多晶硅插塞214A以形成接触孔217。所述湿法刻蚀的刻蚀溶液选用6∶1的硝酸和氢氟酸的混合溶液。通过干法刻蚀去除所述源极212上方的氧化层205，使所述源极202上表面露出，在所述接触孔217底部的基板中进行离子注入；通过离子注入可减小衬底表面的电阻率，减小基板表面与接触塞的接触电阻。

如图15所示，在所述接触孔217中填充导电物质220，所述导电物质220可以是钛、钨、氮化钛、镍、铜、铝中的一种，填充所述导电物质220的方法为物理气相沉积、化学气相沉积、原子层沉积、电镀中的一种。通过化学机械平坦来平坦化所述导电物质220，从而形成了于基板上源极物理连接和电连接的接触塞。

本发明方法中首先形成多晶硅插塞，所述多晶硅插塞定义了后续工艺中形成的接触塞的结构和形状，通过湿法刻蚀去除所述多晶硅插塞形成接触孔，填充导电材料于所述接触孔中形成接触塞，本方法避免了绝缘层在沉积过程中形成的缺陷对接触塞的影响，在形成接触孔过程中采用湿法刻蚀代替现有技术的干法刻蚀，湿法刻蚀选用高选择比的刻蚀溶液避免了在栅极顶部形成缺陷，也克服了现有干法刻蚀引起栅极之间间隙中的绝缘层刻蚀不彻底的问题。从而避免了由此引起的短路和断路的问题，提高了器件的稳定性和可靠性。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (11)

1.一种接触塞的制造方法，包括：

提供一具有复数个栅极的半导体基板，在所述半导体基板中形成有源极和漏极；

在所述复数个栅极之间及上部形成多晶硅层；

图案化并刻蚀所述多晶硅层，在所述源极和栅极上方形成多晶硅插塞；

在所述具有多晶硅插塞的半导体基板上形成绝缘层；

平坦化所述绝缘层并使所述多晶硅插塞顶部露出；

刻蚀去除所述多晶硅插塞；

在所述源极上方填充导电物质。

2.如权利要求1所述的接触塞的制造方法，其特征在于：所述栅极为多晶硅、金属硅化物、氮化硅的堆栈结构。

3.如权利要求1或2所述的接触塞的制造方法，其特征在于：在所述栅极两侧形成有侧墙。

4.如权利要求3所述的接触塞的制造方法，其特征在于：所述侧墙为氧化硅、氮化硅中的一种或其组合。

5.如权利要求1所述的接触塞的制造方法，其特征在于：所述多晶硅层的形成方法为物理气相沉积、化学气相沉积、原子层沉积中的一种。

6.如权利要求1所述的接触塞的制造方法，其特征在于：刻蚀所述多晶硅层形成多晶硅插塞的方法为干法刻蚀，刻蚀气体为四氟化碳、四氟化氮与氧气的混合气体、氟化氮、氟化硫中的一种。

7.如权利要求1所述的接触塞的制造方法，其特征在于：形成所述绝缘层的材料可以是硼硅玻璃、硼磷硅玻璃、旋涂玻璃、氟硅玻璃、氧化硅、碳化硅、氮化硅、氮氧硅化合物、碳氮硅化合物中的一种或其组合。

8.如权利要求1所述的接触塞的制造方法，其特征在于：所述形成绝缘层的方法为物理气相沉积、化学气相沉积中的一种。

9.如权利要求1所述的接触塞的制造方法，其特征在于：所述去除多晶硅插塞的方法为湿法刻蚀，刻蚀溶液为硝酸和氟化氢的混合溶液溶液。

10.如权利要求1所述的接触塞的制造方法，其特征在于：所述导电物质为钛、钨、钽、氮化钛、镍、铜、铝中的一种或其组合。

11.如权利要求1所述的接触塞的制造方法，其特征在于：所述填充导电物质方法为物理气相沉积、化学气相沉积、原子层沉积、电镀中的一种。

Images