TWI816967B - 半導體元件的製作方法 - Google Patents

半導體元件的製作方法 Download PDF

Info

Publication number
TWI816967B
TWI816967B TW109100707A TW109100707A TWI816967B TW I816967 B TWI816967 B TW I816967B TW 109100707 A TW109100707 A TW 109100707A TW 109100707 A TW109100707 A TW 109100707A TW I816967 B TWI816967 B TW I816967B
Authority
TW
Taiwan
Prior art keywords
layer
reflective
reflective layer
semiconductor device
temperature
Prior art date
Application number
TW109100707A
Other languages
English (en)
Other versions
TW202127144A (zh
Inventor
江彥樟
林佳弘
林佳靜
陳永珅
陳彥溥
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW109100707A priority Critical patent/TWI816967B/zh
Publication of TW202127144A publication Critical patent/TW202127144A/zh
Application granted granted Critical
Publication of TWI816967B publication Critical patent/TWI816967B/zh

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種半導體元件的製作方法,包括下述步驟:首先提供一基材,並於基材上塗佈含矽抗反射材料。再以介於90℃至200℃之間的第一溫度,對含矽抗反射材料進行成型烘烤,以形成抗反射層。接著,於抗反射層上形成光阻層,並對光阻層進行曝光製程,將一部分光阻層轉換成待移除區。之後,以含氫氧化四甲銨的顯影液移除待移除區,同時移除位於待移除區下方的一部份抗反射層。再以第一溶劑移除剩餘的抗反射層。

Description

半導體元件的製作方法
本揭露書是有關於一種積體電路(integrated circuit,IC)的製作方法,特別是有關於一種半導體元件的製作方法。
在積體電路製程中,在將圖案化的光阻層的圖案轉移到目標膜層之後,傳統上需要使用乾式蝕刻,藉由電漿方能將被圖案化的光阻層完全移除。然而,電漿的轟擊不僅可能破壞位於圖案化光阻層下方的其他膜層,且乾式蝕刻電漿氣體離子所產生的殘餘粒子會與位於圖案化光阻層下方的底部抗反射層(bottom anti-reflective coating,BARC)產生交互作用,而在底部抗反射層表面產生硬覆蓋層(hard skin)。在移除圖案化光阻層之後,還需要採用額外的清洗步驟,例如使用氫氟酸稀釋溶液(diluted hydrofluoric acid,DHF)溶劑,先將硬覆蓋層加以移除,才能順利移除剩餘的底部抗反射層。不僅會額外增加製程工序與時間,且容易造成反應槽的汙染。
為了改善此一問題,目前已有習知技術改採用濕式製程,以溶劑(例如OK73TM或LA95TM等)來剝除圖案化光阻層和底部抗反射層。然而,由於前述溶劑仍難以溶解圖案化光阻層和底部抗反射塗層二者之間的混合層,目前仍無法以濕式製程完全移除圖案化光阻層和底部抗反射層。
因此,有需要提供一種先進的半導體元件的製作方法,來解決習知技術所面臨的問題。
本說明書的一實施例揭露一種半導體元件的製作方法,包括下述步驟:首先提供一基材,並於基材上塗佈含矽抗反射(anti-reflective)材料。再以介於90℃至200℃之間的第一溫度,對含矽抗反射材料進行成型烘烤,以形成抗反射層。接著,於抗反射層上形成光阻(photoresist)層,並對光阻層進行曝光製程,將一部分光阻層轉換成待移除區。之後,以含氫氧化四甲銨(tetramethylammonium hydroxide,TMAH)的顯影液移除待移除區,同時移除位於待移除區下方的一部份抗反射層。再以第一溶劑移除剩餘的抗反射層。
根據上述實施例,本說明書是在提供一種半導體元件的製作方法。在半導體蝕刻製程中,採用含矽抗反射材料來作為光阻層下方的底部抗反射層。在光阻層形成之前,採用90℃至200℃的烘烤溫度,將含矽抗反射材料烘烤成型,以形成底部抗反 射層。在光阻層曝光之後,採用含有氫氧化四甲銨的顯影液,將已曝光的一部分光阻層和其下方的一部分底部抗反射層一併移除。後續,改採濕式製程,以至少一種溶劑移除被圖案化的光阻層以及剩餘的底部抗反射層。
由於,形成底部抗反射層的烘烤成型步驟中,採用特定範圍(例如介於90℃至200℃之間)的低溫烘烤溫度,減少底部抗反射層中含矽抗反射材料的交聯(cross link)程度,在不影響其抗反射效果的前提下,可以提高濕式溶劑對底部抗反射層的移除效率。故而,後續可不需要採用傳統乾式蝕刻來移除圖案化光阻層以及底部抗反射層,改採濕式濕式製程來移除被圖案化的光阻層以及剩餘的底部抗反射層。可預防習知乾式蝕刻製程因電漿轟擊造成下方膜層混損,以及電漿殘餘物質與底部抗反射層交互作用生成硬覆蓋層的問題。達到減少製程步驟與時間,降低製程汙染機率的目的。
100:半導體元件
101:基材
101A:p型阱區
101B:n型阱區
102:閘極介電層
103:虛擬閘極層
104a、104b:輕摻雜汲極區
105a、105b:間隙壁
106a、106b:源極/汲極結構
107:接觸停止層
108:層間介電層
109a、109b:閘極開口
110A、110B:虛擬閘極結構
111A、121A:p型金屬氧化物半導體單元
111B、121B:n型金屬氧化物半導體元件單元
112、113:含金屬材料層抗
114:反射層
114S:含矽抗反射材料
115:光阻層
115P:待移除區
117:曝光後烘烤步驟
118:顯影
123、122:液溶劑
125A、125B:金屬閘極
126:成型烘烤步驟
127:氫氟酸稀釋溶液
128:金屬內連線結構
為了對本說明書之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式詳細說明如下:第1A圖至第1J圖係根據本說明書的一實施例所繪示之製作半導體元件100的一系列製程結構剖面示意圖。
本說明書是提供一種半導體元件的製作方法,可達到減少製程步驟與時間,降低製程汙染機率的目的。為了對本說明書之上述實施例及其他目的、特徵和優點能更明顯易懂,下文特舉複數個實施例,並配合所附圖式作詳細說明。
但必須注意的是,這些特定的實施案例與方法,並非用以限定本發明。本發明仍可採用其他特徵、元件、方法及參數來加以實施。較佳實施例的提出,僅係用以例示本發明的技術特徵,並非用以限定本發明的申請專利範圍。該技術領域中具有通常知識者,將可根據以下說明書的描述,在不脫離本發明的精神範圍內,作均等的修飾與變化。在不同實施例與圖式之中,相同的元件,將以相同的元件符號加以表示。
請參照第1A圖至第1J圖,第1A圖至第1J圖係根據本說明書的一實施例所繪示之製作半導體元件100的一系列製程結構剖面示意圖。在本說明書的一些實施例之中,半導體元件100可以是一種包含有互補式金屬氧化物半導體(complementary metal-oxide-semiconductor,CMOS)的積體電路元件。製作半導體元件100的方法包括下述步驟:首先,提供基材101,使基材101包含至少一個p型阱區(p-well)101A和一個n型阱區(N-well)101B。接著,在基材101表面101a上依序形成一閘極介電層102一個虛擬閘極(dummy gate)層。並對閘極介電層102和虛擬閘極層103進行圖案化,以形成堆疊在p型阱區101A上的虛擬閘極結構110A;以及堆疊在n阱區101B上的另一虛擬閘極結構110B(如第1A圖所繪示)。
在本說明書的一些實施例之中,閘極介電層102可以是一種單層或多層結構。構成閘極介電層102的材料可以包括矽氧化物(SiO2)、氮化矽(SiN)、氮氧化矽(SiON)、碳氮化矽(SiCN)或高介電係數(high-k)材料(例如,矽鉿(hafnium silicon)、氧化鉿(hafnium oxide)氧化矽鉿(hafnium silicon oxide)或氮氧化矽鉿(hafnium silicon oxynitride))。構成虛擬閘極層的材料可以包括多晶矽。
然後,分別以虛擬閘極結構110A和110B為罩幕,連續執行多個輕摻雜汲極(light doped drain,LDD)植入製程,分別在p型阱區101A和n阱區101B中形成兩個輕摻雜汲極區104a和104b。隨後,分別在虛擬閘極結構110A和110B的側壁上形成間隙壁105a和105b。再以虛擬閘極結構110A和110B及間隙壁105a和105b為罩幕,相繼進行多個離子植入製程,藉以分別在p型阱區101A和n阱區101B中形成源極/汲極結構106a和106b。進而在基材101上形成分別具有虛擬閘極的p型金屬氧化物半導體(PMOS)單元111A和n型金屬氧化物半導體(NMOS)單元111B。
在p型金屬氧化物半導體單元111A和n型金屬氧化物半導體單元111B上依次形成接觸停止層(contact stop layer,CESL)107和層間介電層(interlayer dielectric,ILD)108之後,以接觸停止層107作為停止層,進行一系列化學機械拋光(chemical mechanical polishing CMP)或蝕刻製程,去除一部分的接觸蝕刻停止層107和層間介電層108,將p型金屬氧化物半導體(PMOS)單元111A和n型金屬氧化物半導體(NMOS)單元111B(虛擬閘極結構110A和110B)的虛擬閘極層103暴露於外(如第1B圖所繪示)。在本說明書的一些實施例中,構成接觸蝕刻停止 層107和層間介電層108的材料,可以分別包括二氧化矽(SiO2)、氮化矽(SiN)、氮氧化矽(SiON)、碳氮化矽。
接著,以蝕刻製程將虛擬閘極結構110A和110B暴露於外的虛擬閘極層103加以移除,以分別在虛擬閘極結構110A和110B中形成一個閘極開口109a和109b。並依序形成含金屬材料層112和113覆蓋於虛擬閘極結構110A和110B上方,並延伸進入閘極開口109a和109b之中(如第1C圖所繪示)。在本說明書的一些實施例中,構成含金屬材料層112的材料,可以包括鋁化鈦(TiAl)、鋁化鋯(ZrAl)、鋁鎢(WAl)、鋁化鉭(TaAl)、鋁化鋡(HfAl)、氮化鉭(TaN)。構成含金屬材料層113的材料,可以包括氮化鈦(TiN)。含金屬材料層112和113可以分別作為後述具有高介電係數閘極的p型金屬氧化物半導體單元121A和n型金屬氧化物半導體元件單元121B的功函數層(work-function layers)。
之後,再於含金屬材料層113上方塗佈一種含矽抗反射材料114S,並且將閘極開口109a和109b填滿(如第1D圖所繪示)。再以介於90℃至200℃之間的第一溫度,對含矽抗反射材料114S進行成型烘烤步驟126,以形成抗反射層114。在本說明書的一些實施例中,對含矽抗反射材料114S進行成型烘烤的第一溫度,可以介於150℃至185℃之間,例如約為160℃。
含矽抗反射材料114S可以是(但不以此為限)一種以有機矽氧烷基聚合物為基底(organosiloxane silicon-based polymer)的光吸收氧化材料,且光吸收氧化材料可以包括能在248奈米(nm)和193奈米的波長範圍內吸收輻射的發色團(chromophore)。其中,有機矽氧烷基聚合物,可以包括甲基矽 氧烷(methylsiloxane,化學式為CH3-SiO1.5)。例如在本說明書的一些實施例中,含矽抗反射材料114S可以是由Honeywell Electronic Materials公司所提供光吸收氧化材料(light-absorbing oxide material,DUO),型號為DUO193TM、DUO248TM、DUO150BTM、DUO1500TM或類似的材料。
由於,抗反射層114係採用前述含矽抗反射材料114S,以較低的第一溫度(介於90℃至200℃)進行烘烤成型所形成,可以減低了含矽抗反射材料114S中的矽烷醇(Si-OH)基團的交聯程度,使抗反射層114的結構(相對於高溫烘烤成型的抗反射層)較為鬆散,在不影響抗反射層114的固有抗反射效果的前提下,有利於後續使用含有氫氧化四甲銨的顯影液118來將其加以移除,而無須再採用乾示蝕刻來移除。
接著,於抗反射層114上形成光阻層115,並對光阻層進行曝光製程,將一部分光阻層115轉換成待移除區115P。(如第1E圖所繪示)。構成光阻層115的材料並未加以限定,光阻層115可以是由正型光阻(positive photoresist)材料或是由負型光阻(negative photoresist)材料所構成。
在本說明書的一些實施例中,光阻層115是由正型光阻材料所構成。此一曝光製程包括藉由光罩(未繪示)對光阻層115進行一個紫外光照射步驟,以波長範圍介於193奈米至248奈米的紫外光116照射位於p型阱區101A上方的一部分光阻層115。並以低於第一溫度的第二溫度(例如,約為120℃)對光阻層115進行曝光後烘烤(post exposure bake,PEB)步驟117,使被曝光的該部分光阻層115形成可溶於後述顯影液118的待移除區 115P。在本說明書的一些實施例中,紫外光116的照射劑量範圍介於4550mJ/cm2至50mJ/cm2
之後,以含有氫氧化四甲銨的顯影液118移除待移除區115P,同時移除位於待移除區115P下方的一部份抗反射層114,將位於p型阱區101A上的一部分含金屬材料層113暴露於外(如第1F圖所繪示)。在本說明書的一些實施例中,在移除待移除區115P之後,更包括以低於第一溫度的第三溫度(例如可以為110℃),對剩餘的抗反射層114進行顯影後烘烤(post develop bake,PDB)步驟119。但顯影後烘烤步驟119的第三溫度並未加以限定。在其他實施例之中,顯影後烘烤步驟的第三溫度可以高於第一溫度,例如可以為220℃。
之後,再以溶劑122移除(位於n型阱區101B上方)的剩餘光阻層115,並將剩餘的抗反射層114暴露於外(如第1G圖所繪示)。在本說明書的一些實施例中,溶劑122可以是包括單甲基醚丙二醇(propylene glycol monomethyl ether)和乙酸丙二醇單甲基醋醚酯(propylene glycol monomethyl ether acetate)的光阻稀釋劑,例如光阻稀釋劑OK73TM或LA95TM
移除光阻層115之後,以剩餘的抗反射層114為罩幕,採用溶劑123來圖案化含金屬材料層113。在本說明書的一些實施例中,用來移除含金屬材料層113的溶劑123,可以是(但不以此為限)將酸(HCl)、雙氧水(H2O2)和水(H2O),以固定比例(例如鹽酸:雙氧水:水的比例為1:1:5)混合的濕式清洗劑。例如,標準清洗溶液SC2(standard clean 2)。在本實施例中,可以將溶液123加熱至75℃,移除位於p型阱區101A上方的一部分含金屬 材料層113,將位於p型阱區101A上方的一部分含金屬材料層112以及閘極開口109a暴露於外(如第1H圖所繪示)。在本說明書的一些實施例中,圖案化(移除位於p型阱區101A上方的一部分)含金屬材料層113之前,更包括先以氫氟酸稀釋溶液(diluted hydrofluoric acid,DHF)127進行一個清洗步驟,以移除可能形成於剩餘的抗反射層114上方的硬覆蓋層或殘留的交聯物質(未繪示)。
再以溶劑124移除剩餘的抗反射層114,將位於n型阱區101B上方的一部分含金屬材料層113和閘極開口109b暴露於外(如第1I圖所繪示)。在本說明書的一些實施例中,用來移除剩餘抗反射層114的溶劑124,可以是一種主要包括四氫噻吩-1,1-二氧化物(2,3,4,5-tetrahydrothiophene-1,1-dioxide)(化學式為C4H8O2S,又名環丁碸(sulfolane))、氫氧化四甲銨(化學式為(C3H)4NOH)和水的濕式清洗劑。例如,由美國MBI公司生產的清洗溶液CLK-888TM
在移除剩餘的抗反射層114之後,可以在基材101上進行複數個沉積製程,以分別在p型阱區101A和n型阱區101B上方沉積低電阻金屬層(未繪示),並填充閘極開口109a和109b。再以接觸停止層107作為停止層,進行另一平坦化製程,在閘極開口109a和109b之中形成金屬閘極125A和125B。進而分別在基材101上形成具有金屬閘極的p型金屬氧化物半導體單元121A和n型金屬氧化物半導體單元121B。後續再一連串後段製程藉由後段製程(Back-End-Of-Line;BEOL),例如金屬鑲嵌製程(metal damascene process)形成金屬內連線結構128, 分別電性連接具有金屬閘極的p型金屬氧化物半導體單元121A和n型金屬氧化物半導體單元121B形成如第1I圖所繪示的半導體元件100。
根據上述實施例,本說明書是在提供一種半導體元件的製作方法。在半導體蝕刻製程中,採用含矽抗反射材料來作為光阻層下方的底部抗反射層。在光阻層形成之前,採用90℃至200℃的烘烤溫度,將含矽抗反射材料烘烤成型,以形成底部抗反射層。在光阻層曝光之後,採用含有氫氧化四甲銨的顯影液,將已曝光的一部分光阻層和其下方的一部分底部抗反射層一併移除。後續,改採濕式製程,以至少一種溶劑移除被圖案化的光阻層以及剩餘的底部抗反射層。
由於,形成底部抗反射層的烘烤成型步驟中,採用特定範圍(例如介於90℃至200℃之間)的低溫烘烤溫度,減少底部抗反射層中含矽抗反射材料的交聯(cross link)程度,在不影響其抗反射效果的前提下,可以提高濕式溶劑對底部抗反射層的移除效率。故而,後續可不需要採用傳統乾式蝕刻來移除圖案化光阻層以及底部抗反射層,改採濕式濕式製程來移除被圖案化的光阻層以及剩餘的底部抗反射層。可預防習知乾式蝕刻製程因電漿轟擊造成下方膜層混損,以及電漿殘餘物質與底部抗反射層交互作用生成硬覆蓋層的問題。達到減少製程步驟與時間,降低製程汙染機率的目的。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何該技術領域中具有通常知識者,在不脫離本 發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:半導體元件
101:基材
101A:p型阱區
101B:n型阱區
102:閘極介電層
104a、104b:輕摻雜汲極區
105a、105b:間隙壁
106a、106b:源極/汲極結構
107:接觸停止層
108:層間介電層
121A:p型金屬氧化物半導體單元
121B:n型金屬氧化物半導體元件單元
112、113:含金屬材料層抗
125A、125B:金屬閘極
128:金屬內連線結構

Claims (8)

  1. 一種半導體元件的製作方法,包括:提供一基材;在該基材上方依序形成一第一含金屬材料層和一第二含金屬材料層;於該基材上塗佈一含矽抗反射(anti-reflective)材料;以介於90℃至200℃之間的一第一溫度,對該含矽抗反射材料進行一成型烘烤,以形成一抗反射層;於該抗反射層上形成一光阻(photoresist)層;對該光阻層進行一曝光製程,將一部分該光阻層轉換成一待移除區;以一含氫氧化四甲銨(tetramethylammonium hydroxide,TMAH)的顯影液移除該待移除區,同時移除位於該待移除區下方的一部份該抗反射層;以一第二溶劑移除剩餘的該光阻層,將剩餘的該抗反射層暴露於外;以一氫氟酸稀釋溶液(diluted hydrofluoric acid,DHF)對剩餘的該抗反射層進行一清洗步驟;以剩餘的該抗反射層為罩幕,以一第三溶劑圖案化該第二含金屬材料層;以及以一第一溶劑移除剩餘的該抗反射層。
  2. 如請求項1所述之半導體元件的製作方法,其中該第一溶劑包括CLK-888TM
  3. 如請求項1所述之半導體元件的製作方法,其中該第一含金屬材料層包括氮化鉭(TaN),該第二含金屬材料層包括氮化鈦(TiN)。
  4. 如請求項1所述之半導體元件的製作方法,其中該第二溶劑包括OK73TM或LA95TM,且該第三溶劑包括SC2。
  5. 如請求項1所述之半導體元件的製作方法,其中該含矽抗反射材料為一以有機矽氧烷基聚合物為基底(organosiloxane silicon-based polymer)的光吸收氧化材料,且包括能在介於248奈米(nm)和193奈米之間的一波長範圍內吸收輻射的一發色團(chromophore)。
  6. 如請求項1所述之半導體元件的製作方法,其中該曝光製程包括:對該光阻層進行一紫外光照射步驟;以及以一第二溫度對該光阻層進行一曝光後烘烤(post exposure bake,PEB)步驟,其中該第二溫度小於該第一溫度。
  7. 如請求項1所述之半導體元件的製作方法,在移除該待移除區之後,更包括以一第三溫度對剩餘的該抗反射層進行一顯影後烘烤(post develop bake,PDB)步驟,其中該第三溫度小於該第一溫度。
  8. 如請求項1所述之半導體元件的製作方法,其中該第一溫度介於150℃至185℃之間。
TW109100707A 2020-01-09 2020-01-09 半導體元件的製作方法 TWI816967B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW109100707A TWI816967B (zh) 2020-01-09 2020-01-09 半導體元件的製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109100707A TWI816967B (zh) 2020-01-09 2020-01-09 半導體元件的製作方法

Publications (2)

Publication Number Publication Date
TW202127144A TW202127144A (zh) 2021-07-16
TWI816967B true TWI816967B (zh) 2023-10-01

Family

ID=77908737

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100707A TWI816967B (zh) 2020-01-09 2020-01-09 半導體元件的製作方法

Country Status (1)

Country Link
TW (1) TWI816967B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130056836A1 (en) * 2011-09-01 2013-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques Providing Metal Gate Devices with Multiple Barrier Layers
US20130210237A1 (en) * 2012-02-09 2013-08-15 United Microelectronics Corp. Photoresist removal method and patterning process utilizing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130056836A1 (en) * 2011-09-01 2013-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques Providing Metal Gate Devices with Multiple Barrier Layers
US20130210237A1 (en) * 2012-02-09 2013-08-15 United Microelectronics Corp. Photoresist removal method and patterning process utilizing the same

Also Published As

Publication number Publication date
TW202127144A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
KR101746709B1 (ko) 금속 게이트 전극들을 갖는 반도체 소자의 제조방법
US7354847B2 (en) Method of trimming technology
US6025273A (en) Method for etching reliable small contact holes with improved profiles for semiconductor integrated circuits using a carbon doped hard mask
JP3334370B2 (ja) 半導体デバイス
CN100576509C (zh) 自对准接触孔的制造方法
TWI409871B (zh) 半導體元件之製法
US8163655B2 (en) Method for forming a sacrificial sandwich structure
US20070026683A1 (en) Method for reducing amine based contaminants
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
CN112017946B (zh) 半导体结构的形成方法、晶体管
CN100576513C (zh) 半导体器件的制造方法
US7825041B2 (en) Method of reworking a semiconductor substrate and method of forming a pattern of a semiconductor device
TWI816967B (zh) 半導體元件的製作方法
US7883835B2 (en) Method for double patterning a thin film
US7378341B2 (en) Automatic process control of after-etch-inspection critical dimension
KR20060067375A (ko) 고유전율의 절연막을 갖는 씨모스 이미지 센서의 제조 방법
US6133128A (en) Method for patterning polysilicon gate layer based on a photodefinable hard mask process
JP3746907B2 (ja) 半導体装置の製造方法
CN107968046B (zh) 一种半导体器件的制造方法
US7300883B2 (en) Method for patterning sub-lithographic features in semiconductor manufacturing
TWI772484B (zh) 圖案化方法
US7531434B2 (en) Method of fabricating semiconductor devices
KR100243071B1 (ko) 자체 정합 도핑방식의 반도체 장치의 제조방법
JP4232222B2 (ja) 半導体装置の製造方法
TW200839944A (en) Method for dual damascene process