CN100576513C - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN100576513C CN100576513C CN200710039876A CN200710039876A CN100576513C CN 100576513 C CN100576513 C CN 100576513C CN 200710039876 A CN200710039876 A CN 200710039876A CN 200710039876 A CN200710039876 A CN 200710039876A CN 100576513 C CN100576513 C CN 100576513C
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- polysilicon
- polysilicon layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 259
- 229920005591 polysilicon Polymers 0.000 claims abstract description 209
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims description 62
- 229920002120 photoresistant polymer Polymers 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 238000000059 patterning Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 238000004528 spin coating Methods 0.000 claims description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052702 rhenium Inorganic materials 0.000 claims description 3
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims 1
- 230000008569 process Effects 0.000 description 42
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001639 boron compounds Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体器件的制造方法，包括：提供具有第一区域和第二区域的半导体衬底；在所述半导体衬底上形成多晶硅层；减小第二区域的多晶硅层厚度，使所述第二区域的多晶硅层厚度小于所述第一区域的多晶硅层厚度；图形化所述第一区域和第二区域的多晶硅层，在所述第一区域形成第一栅极，在所述第二区域形成第二栅极。该方法制造不同厚度的栅极的工艺较为简单。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制造方法。
背景技术
互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)器件由于其低功耗、高响应速率等特点，被广泛应用于存储、通信、计算机等领域。CMOS器件中包含有NMOS晶体管和PMOS晶体管，NMOS晶体管和PMOS晶体管的栅极材质通常为N型掺杂或p型掺杂的多晶硅。图1至图4为现有的一种CMOS器件的制造方法的各步骤相应的结构的剖面示意图。
如图1所示，在半导体衬底10中形成浅沟槽隔离11、P阱12a和N阱12b，所述P阱用于形成NMOS晶体管的导电沟道，所述N阱用于形成PMOS晶体管的导电沟道；所述浅沟槽隔离区11用于隔离所述P阱12a和N阱12b；在所述半导体衬底10上形成氧化层14；在所述氧化层14上沉积多晶硅层16。
如图2所示，在所述多晶硅层16上旋涂光刻胶，并图案化所述光刻胶层形成NMOS晶体管的栅极图案18a和PMOS晶体管的栅极图案18b。
如图3所示，刻蚀未被所述栅极图案18a和18b覆盖的多晶硅层16，形成NMOS晶体管栅极16a和PMOS晶体管的栅极16b，所述栅极16a和16b具有相同的厚度；继续刻蚀去除未被所述栅极16a和16b覆盖的氧化层14。
如图4所示，去除所述栅极图案18a和18b，在所述栅极16a的两侧形成侧墙20a，在所述栅极16b的两侧形成侧墙20b；通过离子注入在P阱12a中形成NMOS晶体管的源极22a和漏极22b，在所述N阱12b中形成PMOS晶体管的源极24a和漏极24b。
CMOS中的NMOS晶体管和PMOS晶体管的栅极还可以具有不同的厚度，例如，PMOS晶体管中的多晶硅的厚度小于NMOS晶体管中多晶硅的厚度。现有的一种方法中采用对PMOS晶体管的栅极多晶硅回刻的方法来减小PMOS晶体管的栅极厚度，如图5至图7所示的剖面示意图。
首先形成如图4所示的具有相同高度的栅极的CMOS器件，并在NMOS晶体管的源极22a和漏极22b，PMOS晶体管的源极24a和漏极24b上形成金属硅化物接触层(未示出)；
接着如图5所示，在所述具有CMOS器件的半导体衬底10上形成氧化硅层28，通过化学机械研磨使所述栅极16a和16b的顶部露出；
然后，如图6所示，在NMOS晶体管上覆盖光刻胶层26，刻蚀PMOS晶体管的多晶硅栅极16b，使其厚度减小；
如图7所示，去除所述光刻胶层26。
进一步的可在所述多晶硅栅极16a和16b上沉积金属钛或镍(未示出)，并通过退火形成金属硅化物。
上述多晶硅回刻的方法来减小PMOS栅极的厚度形成不同厚度栅极方法制造工艺较为复杂。
在专利号为US7192822B2和6166413的美国专利中，还可以发现更多与上述技术方案相关的信息。
发明内容
本发明提供一种半导体器件的制造方法，该方法制造不同厚度的栅极的工艺较为简单。
本发明提供的一种半导体器件的制造方法，包括：
提供具有第一区域和第二区域的半导体衬底；
在所述半导体衬底上形成多晶硅层；
减小第二区域的多晶硅层厚度，使所述第二区域的多晶硅层厚度小于所述第一区域的多晶硅层厚度；
图形化所述第一区域和第二区域的多晶硅层，在所述第一区域形成第一栅极，在所述第二区域形成第二栅极。
可选的，所述减小第二区域的多晶硅层厚度，使所述第二区域的多晶硅层厚度小于所述第一区域的多晶硅层厚度的步骤包括：
在所述第一区域的多晶硅层上形成覆盖层；
以所述覆盖层作为阻挡层，刻蚀所述第二区域的多晶硅层，使其厚度小于所述第一区域的多晶硅层厚度；
去除所述覆盖层。
可选的，所述减小第二区域的多晶硅层厚度，使所述第二区域的多晶硅层厚度小于所述第一区域的多晶硅层厚度的步骤包括：
在所述第一区域的多晶硅层上形成覆盖层；
以所述覆盖层作为阻挡层，对所述第二区域的多晶硅层掺杂，形成比多晶硅层刻蚀速率快的掺杂多晶硅层；
去除所述覆盖层；
刻蚀去除第二区域的掺杂多晶硅层。
可选的，所述减小第二区域的多晶硅层厚度，使所述第二区域的多晶硅层厚度小于所述第一区域的多晶硅层厚度的步骤包括：
在所述第一区域的多晶硅层上形成覆盖层；
以所述覆盖层作为阻挡层，对所述第二区域的多晶硅层掺杂，形成比多晶硅层刻蚀速率快的掺杂多晶硅层；
刻蚀去除第二区域的掺杂多晶硅层；
去除所述覆盖层。
可选的，所述覆盖层为光刻胶。
可选的，所述掺杂掺入的杂质为磷、砷中的一种。
可选的，所述掺杂的能量为1至8KeV。
可选的，所述掺杂的剂量为2×1015至4×1015cm-2。
可选的，图形化所述第一区域和第二区域的多晶硅层，在所述第一区域形成第一栅极，在所述第二区域形成第二栅极的步骤包括：
在所述第一区域和第二区域的多晶硅层上形成抗反射层；
在所述抗反射层上旋涂光刻胶层；
图形化所述光刻胶层，在第一区域形成第一栅极图案，在第二区域形成第二栅极图案；
刻蚀去除未被所述第一栅极图案和第二栅极图案覆盖的抗反射层和多晶硅层；
去除所述第一栅极图案、第二栅极图案和抗反射层。
可选的，图形化所述第一区域和第二区域的多晶硅层，在所述第一区域形成第一栅极，在所述第二区域形成第二栅极的步骤包括：
在所述第一区域和第二区域的多晶硅层上形成金属层；
平坦化所述金属层；
在所述金属层上旋涂光刻胶层；
图形化所述光刻胶层，在第一区域形成第一栅极图案，在第二区域形成第二栅极图案；
刻蚀去除未被所述第一栅极图案和第二栅极图案覆盖的金属层和多晶硅层；
去除所述第一栅极图案和第二栅极图案。
可选的，该方法进一步包括：在所述金属层上旋涂光刻胶层之前，在所述金属层上先形成抗反射层；并在去除所述第一栅极图案和第二栅极图案之后去除所述抗反射层。
可选的，该方法进一步包括：去除所述第一栅极图案和第二栅极图案后，对所述半导体衬底进行退火。
可选的，所述金属层的金属材质包括铝、钽、钼、锆、铪、钛、钒、钴、钯、镍、铼、钌、铂中的一种。
与现有技术相比，本发明具有以下优点：
通过减小第二区域的多晶硅层的厚度，使第一区域的多晶硅层和第二区域的多晶硅层产生厚度差(即高度差)，进而使第一区域和第二区域形成半导体器件的栅极具有高度差；工艺步骤较为简单；此外，在减小所述第二区域的多晶硅层的厚度时，不会对半导体衬底上其它部分造成影响。
通过光刻工艺和刻蚀工艺减小第二区域的多晶硅层的厚度，工艺步骤较为简单：光刻工艺中可以采用和形成第二区域中N阱工艺同样的掩模板，该光刻工艺中对对准(Overlay)工艺的要求较低，工艺窗口较大；刻蚀工艺对线宽和侧壁轮廓要求较低，从而刻蚀工艺具有较大的工艺窗口；此外，在刻蚀过程中仅仅是多晶硅层和覆盖层暴露在等离子体环境中，不会对半导体衬底上的其它部分造成损伤。
通过在所述第二区域的多晶硅层中进行掺杂形成掺杂多晶硅层，然后利用所述掺杂多晶硅层具有比第一区域的多晶硅层更快的刻蚀速率的特点，同时刻蚀所述第一区域的多晶硅层和第二区域的掺杂多晶硅层，使得所述第二区域剩余的多晶硅层的厚度小于所述第一区域剩余的多晶硅层的厚度；进而使在第二区域形成的半导体器件的多晶硅栅极的厚度小于在第一区域形成的半导体器件的多晶硅栅极的厚度；由于掺杂多晶硅层和其底部的多晶硅材料具有不同的刻蚀速率，可较为准确判断刻蚀终点，所述掺杂多晶硅层的厚度可以通过掺杂工艺控制，因而，结合沉积工艺中沉积的多晶硅层的厚度，可以较为准确的控制在第二区域剩余的多晶硅层的厚度，进而可较为准确控制第二区域中生成的半导体器件的多晶硅栅极的高度，有助于形成满足电性和稳定性要求的半导体器件。
通过在第一区域和第二区域的多晶硅层上形成抗反射层，一方面减小或消除第一区域和第二区域的多晶硅层顶部的高度差(该高度差由厚度差引起)对光刻胶层的影响，有助于形成侧壁轮廓较好的第一光刻胶图案和第二光刻胶图案；另一方面，作为刻蚀形成第一多晶硅栅极和第二多晶硅栅极的牺牲层，使得形成所述第一多晶硅栅极和第二多晶硅栅极的刻蚀基本能够同时完成，减小或消除该刻蚀对栅极介质层或半导体衬底造成过刻蚀。
通过在第一区域和第二区域的多晶硅层上形成金属层，一方面减小或消除第一区域和第二区域的多晶硅层顶部的高度差(该高度差由厚度差引起)对光刻胶层的影响，有助于形成侧壁轮廓较好的第一光刻胶图案和第二光刻胶图案；另一方面，形成的金属层和可以作为在第一多晶硅栅极和第二多晶硅栅极上形成金属硅化物的金属材料，经过退火后可直接与第一多晶硅栅极和第二多晶硅栅极中的多晶硅反应生成金属硅化物，简化了工艺步骤，降低了成本。
附图说明
图1至图4为现有技术的一种CMOS器件的制造方法各步骤相应结构的剖面示意图；
图5至图7为现有技术的另一种CMOS器件的制造方法各步骤相应结构的剖面示意图；
图8为本发明的半导体器件的制造方法的实施例的流程图；
图9为一种半导体衬底及其上的栅极介质层的剖面示意图；
图10为在栅极介质层上形成多晶硅层的剖面示意图；
图11至图13为一种减小第二区域的多晶硅层厚度、使第二区域的多晶硅层厚度小于第一区域的多晶硅层厚度的方法的实施例各步骤相应结构的剖面示意图；
图14至图17为另一种减小第二区域的多晶硅层厚度、使第二区域的多晶硅层厚度小于第一区域的多晶硅层厚度的方法的实施例的各步骤相应结构的剖面示意图；
图18至图21为一种图形化第一区域和第二区域的多晶硅层，在第一区域上形成第一栅极、在第二区域上形成第二栅极的实施例的各步骤相应结构的剖面示意图；
图22至25为另一种图形化第一区域和第二区域的多晶硅层，在第一区域上形成第一栅极、在第二区域上形成第二栅极的实施例的各步骤相应结构的剖面示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
图8为本发明的半导体器件的制造方法的实施例的流程图。
如图8所示的流程图，步骤S100，提供具有第一区域和第二区域的半导体衬底。
如图9所示的剖面示意图，提供半导体衬底30，所述半导体衬底30具有第一区域30a和第二区域30b。所述半导体衬底30材质可以是单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底30的材质也可以是硅锗化合物，所述半导体衬底30还可以是绝缘层上硅(Silicon OnInsulator，SOI)结构或硅上外延层结构。在所述半导体衬底30的第一区域30a和第二区域30b中可以掺入N型杂质或P型杂质形成N阱或P阱(未示出)。在其中的一个实施例中，在所述第一区域30a中掺入P型杂质形成P阱，用于形成NMOS的导电沟道；在所述第二区域30b中掺入N型杂质形成N阱，用于形成PMOS的导电沟道。
所述半导体衬底30具有栅极介质层32，所述栅极介质层32至少覆盖所述第一区域30a和第二区域30b。所述栅极介质层32为氧化硅、氮氧化硅中的一种或组合。形成氧化硅的方法为高温炉管氧化、快速热退火氧化或原位水蒸气产生氧化(In-Situ Stream Generation，ISSG)中的一种，对氧化硅进行氮化处理可形成氮氧化硅，所述氮化可以是高温炉管氮化、快速热退火氮化以及等离子体氮化中的一种。
步骤S110，如图8所示的流程图，在所述半导体衬底上形成多晶硅层。
如图10所示的剖面示意图，在所述栅极介质层32上形成多晶硅层34，所述多晶硅层34至少覆盖所述第一区域30a和第二区域30b。
形成所述多晶硅层34的方法为物理气相沉积或化学气相沉积。
步骤S120，如图8所示的流程图，减小第二区域的多晶硅层厚度，使所述第二区域的多晶硅层厚度小于所述第一区域的多晶硅层厚度。
在其中的一个实施例中，减小第二区域的多晶硅层厚度，使所述第二区域的多晶硅层厚度小于所述第一区域的多晶硅层厚度的步骤包括：在所述第一区域的多晶硅层上形成覆盖层；以所述覆盖层作为阻挡层，刻蚀所述第二区域的多晶硅层，使其厚度小于所述第一区域的多晶硅层厚度；去除所述覆盖层。
如图11所示的剖面示意图，在所述第一区域30a的多晶硅层34上形成覆盖层36a。在其中的一个实施例中，所述覆盖层36a为光刻胶；形成所述光刻胶的覆盖层36a的步骤如下：在所述第一区域30a和第二区域30b的多晶硅层34上旋涂光刻胶，通过曝光显影去除所述第二区域30b的多晶硅层34上的光刻胶；所述曝光工艺可采用与所述第二区域30b中形成N阱的光刻工艺相同的掩模板。
如图12所示的剖面示意图，以所述覆盖层36a作为阻挡层，刻蚀所述第二区域30b的多晶硅层34，使其厚度减小至所述第二区域30b上剩余的多晶硅层34a的厚度小于所述第一区域30a上的多晶硅层34的厚度；在其中的一个实施例中，所述刻蚀为等离子体干法刻蚀，所述等离子体干法刻蚀的刻蚀气体为含氟的气体，例如可以是CF4、CF4和O2、SF6、C2F2和O2、NF3中的一种。
如图13所示的剖面示意图，去除所述覆盖层36a。在其中的一个实施例中，所述覆盖层36a为光刻胶，去除所述光刻胶的覆盖层36a的方法为氧气等离子体灰化和硫酸、双氧水混合溶液的湿法清洗。
该第一区域30a的多晶硅层34和第二区域30b的多晶硅层34a用于生成半导体器件的栅极；去除所述覆盖层36a后，所述第一区域30a的多晶硅层34和第二区域30b的多晶硅层34a顶部产生了高度差，该高度差即为形成的半导体器件的多晶硅栅极的高度差。
通过光刻、刻蚀工艺减小所述第二区域30b的多晶硅层34的厚度的工艺较为简单：光刻工艺中可以采用和形成第二区域30b中N阱工艺相同的掩模板，该光刻工艺中对对准工艺的要求较低，工艺窗口较大；刻蚀工艺对线宽和侧壁轮廓要求较低，使刻蚀具有较大的工艺窗口；此外，在刻蚀过程中仅仅是多晶硅层34和覆盖层36a暴露在等离子体环境中，不会对半导体衬底30上的其它部分造成损伤。
在另外的实施例中，减小第二区域的多晶硅层厚度，使所述第二区域的多晶硅层厚度小于所述第一区域的多晶硅层厚度的步骤包括：在所述第一区域的多晶硅层上形成覆盖层；以所述覆盖层作为阻挡层，对所述第二区域的多晶硅层掺杂，形成比多晶硅层刻蚀速率快的掺杂多晶硅层；去除所述覆盖层；刻蚀去除第二区域的掺杂多晶硅层。
如图14所示的剖面示意图，在所述第一区域30a的多晶硅层34上形成覆盖层36b。在其中的一个实施例中，所述覆盖层36b为光刻胶；形成所述光刻胶的覆盖层36b的步骤如下：在所述第一区域30a和第二区域30b的多晶硅层34上旋涂光刻胶，通过曝光显影去除所述第二区域30b的多晶硅层34上的光刻胶；所述曝光工艺可采用与所述第二区域30b中形成N阱的光刻工艺相同的掩模板。
如图15所示的剖面示意图，以所述覆盖层36b作为阻挡层，对所述第二区域30b的多晶硅层34进行掺杂，形成掺杂多晶硅层35，所述掺杂的工艺可以是离子注入工艺；所述掺杂的工艺掺入的杂质使得形成的掺杂多晶硅层35具有比多晶硅层34更快的刻蚀速率。在掺杂工艺中，通过控制掺杂的能量和剂量可以控制形成的掺杂多晶硅层35的厚度和浓度。在其中的一个实施例中，所述掺杂掺入的杂质为磷、砷中的一种，掺杂的能量为1至8KeV，掺杂的剂量为2×1015至4×1015cm-2。
通过在所述第二区域30b的多晶硅层34中进行掺杂，形成掺杂多晶硅层35，使得所述第一区域30a的多晶硅层34和第二区域30b的掺杂多晶硅层35具有不同的刻蚀速率，其中，掺有磷、砷等杂质的掺杂多晶硅层35具有更快的刻蚀速率，也即在第一区域30a的多晶硅层34和第二区域30b的掺杂多晶硅层35同时被刻蚀时，所述掺杂多晶硅层35被刻蚀去除的速率更快。
如图16所示的剖面示意图，去除所述覆盖层36b，在其中的一个实施例中，所述覆盖层36b为光刻胶，去除所述光刻胶的覆盖层36b的方法为氧气等离子体灰化和硫酸、双氧水混合溶液的湿法清洗。
如图17所示的剖面示意图，去除所述覆盖层36b后，对所述第一区域30a的多晶硅层34和第二区域30b的掺杂多晶硅层35同时进行刻蚀，所述刻蚀停止在所述第二区域30b的掺杂多晶硅层35被去除时为止，由于所述掺杂多晶硅层35具有比所述多晶硅层34更快的刻蚀速率，因而在刻蚀完成后，所述第二区域30b剩余的多晶硅层34b的厚度小于所述第一区域30a剩余的多晶硅层34c的厚度。在其中的一个实施例中，所述刻蚀为等离子体干法刻蚀，所述等离子体干法刻蚀的刻蚀气体为含氟的气体，例如可以是CF4、CF4和O2、SF6、C2F2和O2、NF3中的一种。
通过在所述第二区域30b的多晶硅层34中进行掺杂形成掺杂多晶硅层35，然后利用所述掺杂多晶硅层35具有比第一区域30a的多晶硅层34更快的刻蚀速率的特点，同时刻蚀所述第一区域30a的多晶硅层34a和第二区域30b的掺杂多晶硅层35，在刻蚀完成后，使得所述第二区域30b剩余的多晶硅层34b的厚度小于所述第一区域30a剩余的多晶硅层34c的厚度；所述第一区域30a的多晶硅层34c和第二区域30b的多晶硅层34b用于生成半导体器件的栅极；因而在第二区域30b形成的半导体器件的多晶硅栅极的厚度也小于在第二区域30a形成的半导体器件的多晶硅栅极的厚度。
在使第二区域30b的多晶硅层34b的厚度小于第一区域30a的多晶硅层34c的厚度的工艺中，工艺较为简单：形成覆盖层36b的光刻工艺可以采用和形成第二区域30b中N阱工艺相同的掩模板，且该光刻对对准(Overlay)工艺的要求较低，工艺窗口较大；刻蚀工艺对线宽和侧壁轮廓要求较低，从而刻蚀具有较大的工艺窗口。
此外，由于所述掺杂多晶硅层35和其底部的多晶硅材料具有不同的刻蚀速率，可较为准确判断刻蚀终点，所述掺杂多晶硅层35的厚度可以通过掺杂工艺控制，因而，结合沉积工艺中沉积的多晶硅层34的厚度，可以较为准确的控制在所述第二区域30b剩余的多晶硅层34b的厚度，进而可较为准确控制所述第二区域30b中生成的半导体器件的多晶硅栅极的高度，有助于形成满足电性和稳定性要求的半导体器件。
此外，在刻蚀过程中仅仅是多晶硅层34和掺杂多晶硅层35暴露在等离子体环境中，不会对半导体衬底30上的其它部分造成损伤。
在其它的实施例中，减小第二区域的多晶硅层厚度，使所述第二区域的多晶硅层厚度小于所述第一区域的多晶硅层厚度的步骤包括：在所述第一区域的多晶硅层上形成覆盖层；以所述覆盖层作为阻挡层，对所述第二区域的多晶硅层掺杂，形成比多晶硅层刻蚀速率快的掺杂多晶硅层；刻蚀去除第二区域的掺杂多晶硅层；去除所述覆盖层。该实施例中在去除所述第二区域的掺杂多晶硅层后再去除覆盖层。
完成减小第二区域的多晶硅层厚度、使所述第二区域的多晶硅层厚度小于所述第一区域的多晶硅层厚度的工艺后，可以向所述第一区域和第二区域的多晶硅层进行掺杂，以减小后续形成的多晶硅栅极的电阻率例如，在用作N型金属氧化物半导体晶体管栅极的多晶硅中可掺入磷或砷，在用作P型金属氧化物半导体晶体管栅极的多晶硅中可掺入硼或硼的化合物。
在其中的一个实施例中，在第一区域30a的多晶硅层34c中掺入磷或砷，在第二区域30b的多晶硅层34b中掺入硼或硼的化合物。
步骤S130，如图8所示的流程图，图形化所述第一区域和第二区域的多晶硅层，在所述第一区域形成第一栅极，在所述第二区域形成第二栅极。
在其中的一个实施例中，图形化所述第一区域和第二区域的多晶硅层，在所述第一区域上形成第一栅极，在所述第二区域上形成第二栅极的步骤包括：在所述第一区域和第二区域的多晶硅层上形成抗反射层；在所述抗反射层上旋涂光刻胶层；图形化所述光刻胶层，在第一区域形成第一栅极图案，在第二区域形成第二栅极图案；刻蚀去除未被所述第一栅极图案和第二栅极图案覆盖的抗反射层和多晶硅层；去除所述第一栅极图案、第二栅极图案和抗反射层。
如图18所示的剖面示意图，在所述第一区域30a的多晶硅层34c和第二区域30b的多晶硅层34b上形成抗反射层38，形成所述抗反射层38的方法可以是旋涂法；在另外的实施例中，也可以在图13所示的第一区域30a的多晶硅层34和第二区域的多晶硅层34a上形成抗反射层38。
在所述抗反射层38上旋涂光刻胶层40。
如图19所示的剖面示意图，图形化所述光刻胶层40，在第一区域30a形成第一栅极图案40a，在第二区域形成第二栅极图案40b，所述第一栅极图案40a用于在第一区域30a定义后续形成的第一多晶硅栅极的位置和尺寸；所述第二栅极图案40b用于在第二区域30b定义后续形成的第二多晶硅栅极的位置和尺寸。
如图20所示，通过刻蚀去除未被所述第一栅极图案40a和第二栅极图案40b覆盖的抗反射层38、多晶硅层34c和34b，在第一区域30a形成第一多晶硅栅极34e，在第二区域30b形成第二多晶硅栅极34d，所述第一多晶硅栅极34e和第二多晶硅栅极34d具有不同的厚度(或高度)。
如图21所示，去除所述第一栅极图案40a、第二栅极图案40b和抗反射层38。
通过在多晶硅层34c和34b上形成抗反射层38，一方面减小或消除所述多晶硅层34c顶部和34b顶部的高度差对所述光刻胶层40的影响，有助于形成侧壁轮廓较好的第一光刻胶图案40a和第二光刻胶图案40b；另一方面，作为刻蚀形成第一多晶硅栅极34e和第二多晶硅栅极34d的牺牲层，使得形成所述第一多晶硅栅极34e和第二多晶硅栅极34d的刻蚀基本能够同时完成，减小或消除该刻蚀对所述栅极介质层32或半导体衬底30造成过刻蚀。
在其它的实施例中，图形化所述第一区域和第二区域的多晶硅层，在所述第一区域形成第一多晶硅栅极，在所述第二区域形成第二多晶硅栅极的步骤包括：在所述第一区域和第二区域的多晶硅层上形成金属层；平坦化所述金属层；在所述金属层上旋涂光刻胶层；图形化所述光刻胶层，在第一区域形成第一栅极图案，在第二区域形成第二栅极图案；刻蚀去除未被所述第一栅极图案和第二栅极图案覆盖的金属层和多晶硅层；去除所述第一栅极图案和第二栅极图案。
如图22所示的剖面示意图，在所述第一区域30a的多晶硅层34c和第二区域30b的多晶硅层34b上形成金属层42，并平坦化所述金属层42使其表面较为平坦；在其中的一个实施例中，所述金属层42可以是铝、钽、钼、锆、铪、钛、钒、钴、钯、镍、铼、钌、铂中的一种；在所述金属层42上旋涂光刻胶层44。在另外的实施例中，也可以在图13所示的第一区域30a的多晶硅层34和第二区域的多晶硅层34a上形成抗金属层42。
在其它的实施例中，在旋涂所述光刻胶层44之前可以先形成抗反射层(未示出)，然后再在所述抗反射层上旋涂光刻胶层44。
如图23所示的剖面示意图，图形化所述光刻胶层44，在第一区域30a形成第一栅极图案44a，在第二区域形成第二栅极图案44b，所述第一栅极图案44a用于在第一区域30a定义后续形成的第一栅极的位置和尺寸；所述第二栅极图案44b用于在第二区域30b定义后续形成的第二栅极的位置和尺寸。
如图24所示，通过刻蚀去除未被所述第一栅极图案44a和第二栅极图案44b覆盖的金属层42、多晶硅层34c和34b(若在所述金属层42上形成有抗反射层，则包括去除未被所述第一栅极图案44a和第二栅极图案44b覆盖的抗反射层)，在第一区域30a形成第一多晶硅栅极34g，在第二区域30b形成第二多晶硅栅极34f，所述第一多晶硅栅极34e和第二多晶硅栅极34d具有不同的厚度(或高度)；此外，该刻蚀在所述第一多晶硅栅极34g上形成金属层42a，在所述第二多晶硅栅极34f上形成金属层42b。
如图25所示，去除所述第一栅极图案40a、第二栅极图案40b(若所述金属层42上具有抗反射层，则包括去除所述抗反射层)。
进一步的，对具有所述第一多晶硅栅极34g和第二多晶硅栅极34f的半导体衬底30进行退火，所述金属层42a可以和第一多晶硅栅极34g顶部的多晶硅反应生成金属硅化物(未示出)，金属层42a可以和第二多晶硅栅极34f顶部的多晶硅反应生成金属硅化物。
通过在多晶硅层34c和34b上形成金属层42，一方面减小或消除所述多晶硅层34c顶部和34b顶部的高度差对所述光刻胶层44的影响，有助于形成侧壁轮廓较好的第一光刻胶图案44a和第二光刻胶图案44b；另一方面，形成的金属层42a和42b可以作为在所述第一多晶硅栅极34g和第二多晶硅栅极34f上形成金属硅化物的金属材料，经过退火后可与第一多晶硅栅极34g和第二多晶硅栅极34f中的多晶硅反应生成金属硅化物，简化了工艺步骤，降低了成本。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1、一种半导体器件的制造方法，其特征在于，包括：
提供具有第一区域和第二区域的半导体衬底；
在所述半导体衬底上形成多晶硅层；
减小第二区域的多晶硅层厚度，使所述第二区域的多晶硅层厚度小于所述第一区域的多晶硅层厚度；
图形化所述第一区域和第二区域的多晶硅层，在所述第一区域形成第一栅极，在所述第二区域形成第二栅极；其中，
减小第二区域的多晶硅层厚度，使所述第二区域的多晶硅层厚度小于所述第一区域的多晶硅层厚度的步骤包括：
在所述第一区域的多晶硅层上形成覆盖层；
以所述覆盖层作为阻挡层，对所述第二区域的多晶硅层掺杂，形成比多晶硅层刻蚀速率快的掺杂多晶硅层；
去除所述覆盖层；
刻蚀去除第二区域的掺杂多晶硅层；
或者包括：
在所述第一区域的多晶硅层上形成覆盖层；
以所述覆盖层作为阻挡层，对所述第二区域的多晶硅层掺杂，形成比多晶硅层刻蚀速率快的掺杂多晶硅层；
刻蚀去除第二区域的掺杂多晶硅层；
去除所述覆盖层。
2、如权利要求1所述的半导体器件的制造方法，其特征在于：所述覆盖层为光刻胶。
3、如权利要求1所述的半导体器件的制造方法，其特征在于：所述掺杂掺入的杂质为磷或砷中的一种。
4、如权利要求3所述的半导体器件的制造方法，其特征在于：所述掺杂的能量为1至8KeV。
5、如权利要求3所述的半导体器件的制造方法，其特征在于：所述掺杂的剂量为2×1015至4×1015cm-2。
6、如权利要求1所述的半导体器件的制造方法，其特征在于，图形化所述第一区域和第二区域的多晶硅层，在所述第一区域形成第一栅极，在所述第二区域形成第二栅极的步骤包括：
在所述第一区域和第二区域的多晶硅层上形成抗反射层；
在所述抗反射层上旋涂光刻胶层；
图形化所述光刻胶层，在第一区域形成第一栅极图案，在第二区域形成第二栅极图案；
刻蚀去除未被所述第一栅极图案和第二栅极图案覆盖的抗反射层和多晶硅层；
去除所述第一栅极图案、第二栅极图案和抗反射层。
7、如权利要求1所述的半导体器件的制造方法，其特征在于，图形化所述第一区域和第二区域的多晶硅层，在所述第一区域形成第一栅极，在所述第二区域形成第二栅极的步骤包括：
在所述第一区域和第二区域的多晶硅层上形成金属层；
平坦化所述金属层；
在所述金属层上旋涂光刻胶层；
图形化所述光刻胶层，在第一区域形成第一栅极图案，在第二区域形成第二栅极图案；
刻蚀去除未被所述第一栅极图案和第二栅极图案覆盖的金属层和多晶硅层；
去除所述第一栅极图案和第二栅极图案。
8、如权利要求7所述的半导体器件的制造方法，其特征在于，该方法进一步包括：在所述金属层上旋涂光刻胶层之前，在所述金属层上先形成抗反射层；并在去除所述第一栅极图案和第二栅极图案之后去除所述抗反射层。
9、如权利要求7所述的半导体器件的制造方法，其特征在于，该方法进一步包括：去除所述第一栅极图案和第二栅极图案后，对所述半导体衬底进行退火。
10、如权利要求7或8或9所述的半导体器件的制造方法，其特征在于：所述金属层的金属材质包括铝、钽、钼、锆、铪、钛、钒、钴、钯、镍、铼、钌或铂中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710039876A CN100576513C (zh) | 2007-04-24 | 2007-04-24 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710039876A CN100576513C (zh) | 2007-04-24 | 2007-04-24 | 半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101295674A CN101295674A (zh) | 2008-10-29 |
| CN100576513C true CN100576513C (zh) | 2009-12-30 |
Family
ID=40065839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710039876A Active CN100576513C (zh) | 2007-04-24 | 2007-04-24 | 半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100576513C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270575A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN102456562A (zh) * | 2011-09-08 | 2012-05-16 | 上海华力微电子有限公司 | 制备多厚度的多晶硅栅极的方法 |
| JP6221922B2 (ja) * | 2014-04-25 | 2017-11-01 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| CN105097584A (zh) * | 2014-05-15 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种离子注入剂量的检测方法 |
| CN105226021A (zh) * | 2014-06-26 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108231686A (zh) * | 2018-01-10 | 2018-06-29 | 德淮半导体有限公司 | 半导体器件及其制造方法 |
| CN110148560A (zh) * | 2019-05-09 | 2019-08-20 | 上海华力微电子有限公司 | 一种栅极结构的制作方法 |
-
2007
- 2007-04-24 CN CN200710039876A patent/CN100576513C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101295674A (zh) | 2008-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI608543B (zh) | 半導體裝置與其製造方法 | |
| US7579243B2 (en) | Split gate memory cell method | |
| CN101872742B (zh) | 半导体装置及其制造方法 | |
| JP5400913B2 (ja) | シリサイド化金属ゲートの形成のための方法 | |
| TWI416667B (zh) | 半導體元件及其製造方法 | |
| US10707132B2 (en) | Method to recess cobalt for gate metal application | |
| US7838356B2 (en) | Gate dielectric first replacement gate processes and integrated circuits therefrom | |
| US7494895B2 (en) | Method of fabricating a three-dimensional MOSFET employing a hard mask spacer | |
| CN100576513C (zh) | 半导体器件的制造方法 | |
| TWI613816B (zh) | 半導體裝置及其製造方法 | |
| KR20150042055A (ko) | 반도체 소자의 제조방법 | |
| KR101675319B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2000332237A (ja) | 半導体装置の製造方法 | |
| US20050048729A1 (en) | Method of manufacturing a transistor | |
| US20080160698A1 (en) | Method for fabricating a semiconductor device | |
| CN103545185A (zh) | 一种采用伪栅极制造半导体器件的方法 | |
| JP3648499B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| KR20080021918A (ko) | 완전 실리사이드 게이트 구조를 갖는 모스 트랜지스터 및그 제조 방법 | |
| US6828187B1 (en) | Method for uniform reactive ion etching of dual pre-doped polysilicon regions | |
| JP4082280B2 (ja) | 半導体装置およびその製造方法 | |
| KR100811386B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI575576B (zh) | 半導體元件的製作方法 | |
| KR20050009482A (ko) | 반도체 소자의 제조방법 | |
| CN104900522B (zh) | Mos晶体管的制作方法及半导体器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111121 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |