CN110148560A - 一种栅极结构的制作方法 - Google Patents
一种栅极结构的制作方法 Download PDFInfo
- Publication number
- CN110148560A CN110148560A CN201910385299.XA CN201910385299A CN110148560A CN 110148560 A CN110148560 A CN 110148560A CN 201910385299 A CN201910385299 A CN 201910385299A CN 110148560 A CN110148560 A CN 110148560A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon layer
- thickness
- gate
- gate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 81
- 229920005591 polysilicon Polymers 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 42
- 230000000717 retained effect Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000000227 grinding Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000012010 growth Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种栅极结构的制作方法，首先使形成的多晶硅层的厚度大于目标厚度，然后平坦化处理所述多晶硅层，直至保留的所述多晶硅层的厚度等于所述目标厚度。如此，在保证最终的所述多晶硅层的厚度达到目标厚度的同时，也可避免最终形成的所述多晶硅层的表面存在突起部或表面比较粗糙的情况，故而提高了器件的可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种栅极结构的制作方法。
背景技术
多晶硅薄膜在集成电路器件中有许多重要的应用，其中最普遍应用是作为 金属氧化物半导体场效应晶体管(MOS，metal oxide semiconductor)的栅极。 由于多晶硅是由许多小的硅晶粒，以不同的晶向组成，每一个晶粒本身都是一 个单晶，晶粒间的晶界含有许多堆垛、位错及缺陷。而这种生长方式会导致一 些缺陷的产生，尤其是越厚的多晶硅越容易产生缺陷。
多晶硅生长过程主要有两种缺陷，一种是在生长过程中小的缺陷形成晶核， 后续会越长越大，最后形成突起部，第二种是多晶硅的晶粒导致上表面比较粗 糙。如果是第一种缺陷，后续会导致控制栅的形貌变形，如果是第二种缺陷， 后续会导致控制栅均匀性较差。这两种情况都会导致器件的失效，甚至有的还 会影响器件的可靠性。
发明内容
本发明的目的在于提供一种栅极结构的制作方法，以解决通过现有技术形 成的控制栅的形貌变形或均匀性较差的问题。
为解决上述技术问题，本发明提供一种栅极结构的制作方法，包括：
提供一衬底，所述衬底包括存储区和逻辑区，在位于所述存储区的所述衬 底上依次形成第一栅极介质层、悬浮栅和第二栅极介质层；
在位于所述逻辑区的所述衬底上形成第三栅极介质层；
在所述第二栅极介质层和所述第三栅极介质层上形成多晶硅层，形成的所 述多晶硅层的厚度大于目标厚度；
平坦化处理所述多晶硅层，使得保留的所述多晶硅层的厚度等于所述目标 厚度；
选择性刻蚀所述存储区上保留的所述多晶硅层、所述第二栅极介质层及所 述悬浮栅以形成所述栅极结构。
可选的，在所述的栅极结构的制作方法中，减小所述多晶硅层的厚度前， 形成的所述多晶硅层的厚度比所述目标厚度厚至少
可选的，在所述的栅极结构的制作方法中，减小所述多晶硅层的厚度前， 形成的所述多晶硅层的厚度比所述目标厚度厚
可选的，在所述的栅极结构的制作方法中，采用化学机械研磨进行所述平 坦化处理。
可选的，在所述的栅极结构的制作方法中，所述平坦化处理的方法包括：
在所述多晶硅层的表面涂覆有机抗反射层；
去除部分所述有机抗反射层，使得剩余的所述有机抗反射层的上表面和所 述多晶硅层的上表面的最高点齐平；
去除部分所述多晶硅层，使得剩余的所述多晶硅层的上表面不低于所述有 机抗反射层的下表面；
去除剩余的所述有机抗反射层，并对剩余的所述多晶硅层进行化学机械研 磨。
可选的，在所述的栅极结构的制作方法中，所述目标厚度为
可选的，在所述的栅极结构的制作方法中，形成的所述悬浮栅的厚度为
可选的，在所述的栅极结构的制作方法中，通过在所述存储区上保留的所 述多晶硅层上形成图形化的光刻胶并以所述图形化的光刻胶为掩模来选择性刻 蚀所述存储区上保留的所述多晶硅层、所述第二栅极介质层及所述悬浮栅。
可选的，在所述的栅极结构的制作方法中，采用干法刻蚀工艺选择性刻蚀 所述存储区上保留的所述多晶硅层、所述第二栅极介质层及所述悬浮栅。
可选的，在所述的栅极结构的制作方法中，所述第二栅极介质层包括依次 层叠在所述悬浮栅上的第一氧化硅层、氮化硅层和第二氧化硅层。
在本发明提供的栅极结构的制作方法中，首先使形成的多晶硅层的厚度大 于目标厚度，然后平坦化处理所述多晶硅层，直至保留的所述多晶硅层的厚度 等于所述目标厚度。如此，在保证最终的所述多晶硅层的厚度达到目标厚度的 同时，也可避免最终形成的所述多晶硅层的表面存在突起部或表面比较粗糙的 情况，故而提高了器件的可靠性。
附图说明
图1是本发明实施例提供的栅极结构的制作方法的流程图；
图2～图6是本发明实施例提供的栅极结构的制作方法各步骤对应的器件结 构图。
其中，各附图标记说明如下：
1-衬底，11-存储区，12-逻辑区，2-第一栅极介质层，3-悬浮栅，4-第二栅 极介质层，5-第三栅极介质层，6-多晶硅层。
具体实施方式
以下结合附图和具体实施例对本发明提供的栅极结构的制作方法作进一步 详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例， 仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构 往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采 用不同的比例。
如图1所示，本发明实施例提供一种栅极结构的制作方法，所述栅极结构 的制作方法包括以下步骤：
S01，提供一衬底，所述衬底包括存储区和逻辑区，在位于所述存储区的所 述衬底上依次形成第一栅极介质层、悬浮栅和第二栅极介质层；
S02，在位于所述逻辑区的所述衬底上形成第三栅极介质层；
S03，在所述第二栅极介质层和所述第三栅极介质层上形成多晶硅层，形成 的所述多晶硅层的厚度大于目标厚度；
S04，平坦化处理所述多晶硅层，使得保留的所述多晶硅层的厚度等于所述 目标厚度；
S05，选择性刻蚀所述存储区上的所述多晶硅层、所述第二栅极介质层及所 述悬浮栅以形成所述栅极结构。
先通过S03使形成的多晶硅层的厚度大于目标厚度，再通过S04将所述多 晶硅层的厚度减至目标厚度。如此，在保证所述多晶硅层的厚度达到目标厚度 的同时，也可避免最终形成的所述多晶硅层的表面存在突起部或表面比较粗糙 的情况，故而提高了器件的可靠性。
以下结合附图2～6对本实施例提供的栅极结构的制作方法进行详细说明。
首先，执行步骤S01，请参考图2，提供一衬底1，所述衬底1包括存储区 11和逻辑区12。需要说明的是，所述逻辑区12位于器件的外围电路区，包围 所述存储区11，本实施例的附图中仅示出了所述存储区11一侧的所述逻辑区 12。
在位于所述存储区11的所述衬底1上形成第一栅极介质层2。所述第一栅 极介质层2可以通过热氧化法形成，也可以通过物理气相沉积法(Physical Vapor Deposition，PVD)，化学气相沉积法(Chemical Vapor Deposition，CVD)形成。在 形成所述第一栅极介质层2时，可先在位于所述存储区11和所述逻辑区12的 所述衬底1上形成所述第一栅极介质层2，然后刻蚀去除位于所述逻辑区12上 的所述第一栅极介质层2，使位于所述存储区11上的所述第一栅极介质层2保 留下来。
所述第一栅极介质层2可以包括如下的任何传统电介质层：SiO2、SiON及 其他类似氧化物。本实施例中，所述第一栅极介质层2材质优选为二氧化硅， 形成方式采用热氧化法。优选的，在形成所述第一栅极介质层2前对所述衬底1 进行离子注入，其方法为本领域技术人员所熟知，在此不再赘述。
而后在所述第一栅极介质层2上依次形成悬浮栅3和第二栅极介质层4。
其中，所述第二栅极介质层4可以为第一氧化硅/氮化硅/第二氧化硅(ONO) 三层结构，也可以是一层氮化物、或者一层氧化物、或者一层氮化物上形成一 层氧化物等绝缘结构，本实施例优选为ONO三层结构。形成的所述悬浮栅3的厚 度可为例如可为或等。
在本发明的一具体实施方式中，形成所述浮栅之前，在所述储存区上还可 以形成隧穿氧化层(未图示)，隧穿氧化层的材质可以为氧化硅或ONO，形成方法 为热氧化法，通常隧穿氧化层的厚度都在几十埃左右，形成隧穿氧化层后，在 隧穿氧化层上形成所述悬浮栅3。
其次，执行步骤S02，如图3所示，在位于所述逻辑区12的所述衬底1上形成 第三栅极介质层5；所述第三栅极介质层5也可以通过热氧化法、PVD或CVD形 成。
接着，执行步骤S03，如图4所示，在所述第二栅极介质层4和所述第三栅极 介质层5上形成多晶硅层6，所述第二栅极介质层4上的所述多晶硅层6用以形成 控制栅，所述第三栅极介质层5上的所述多晶硅层6用以形成逻辑栅。所述多晶 硅层6的形成方法可选用低压化学气相沉积(LPCD)工艺。
一般的，形成多晶硅层6以用作器件的控制栅和逻辑栅时，所述多晶硅层6 的目标厚度为例如可为或而 实施例中，本步骤形成的所述多晶硅层6的厚度比所述目标厚度厚至少例如可厚
再接着，执行步骤S04，如图5所示，平坦化处理所述多晶硅层6，使得保留 的所述多晶硅层6的厚度等于所述目标厚度。
如前所述，多晶硅生长过程主要有两种缺陷，一种是在生长过程中小的缺 陷形成晶核，后续会越长越大，最后形成突起部，第二种是多晶硅的晶粒导致 上表面比较粗糙。如果是第一种缺陷，后续会导致控制栅的形貌变形。
故本步骤在平坦化处理所述多晶硅层6时，一方面要保证保留的所述多晶硅 层6的厚度等于所述目标厚度，另一方面也要保证以上两种缺陷得以消除。
由于当前化学机械研磨(CMP)工艺只能够处理表面高度差不超过2um的多 晶硅层6，若多晶硅层6表面形成的突起部的高度大于2um，则很难采用CMP工艺 对其进行平坦化处理。故，本步骤所述平坦化处理所采用的方法可分情况考虑。
(1)若形成所述多晶硅层6的表面没有出现明显的突起部，则直接采用化 学机械研磨进行所述平坦化处理。
(2)若形成所述多晶硅层6的表面出现了相对明显的突起部(很有可能超 过2um)，则所述平坦化处理的方法可包括以下步骤：
在所述多晶硅层6的表面涂覆有机抗反射层；
去除部分所述有机抗反射层，使得剩余的所述有机抗反射层的上表面和所 述多晶硅层6的上表面的最高点齐平；
去除部分所述多晶硅层6，使得剩余的所述多晶硅层6的上表面不低于所述 有机抗反射层的下表面；
去除剩余的所述有机抗反射层，并对剩余的所述多晶硅层6进行化学机械 研磨。
其中，因为有机抗反射层具有良好的流动性和填充能力，因此可以填平相 邻突起部之间的凹槽直至覆盖整个所述有机抗反射层；去除所述有机抗反射层 的工艺可为干法刻蚀工艺，该工艺为现有技术中较为常见的对有机抗反射层进 行刻蚀的技术，例如可采用Cl2或CF4为主的刻蚀气体；去除部分所述多晶硅 层6同样也可为干法刻蚀工艺，其采用的气体可为Cl2、Br2或二者的混合气体。
以上两种平坦化处理方法，可根据所述多晶硅层6表面的实际形貌进行合理 选择。
最后，执行步骤S05，请参考图6，选择性刻蚀所述存储区11上保留的所述 多晶硅层6、所述第二栅极介质层4以及所述悬浮栅3以形成所述栅极结构。
具体的，可通过在保留的所述多晶硅层6上形成图形化的光刻胶(未图示) 并以所述图形化的光刻胶为掩膜，采用干法刻蚀工艺选择性刻蚀所述存储区11 上保留的所述多晶硅层6、所述栅极介质层及所述悬浮栅3。
综上所述，本发明提供的栅极结构的制作方法，解决了通过现有技术形成 的控制栅的形貌变形或均匀性较差的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定， 本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权 利要求书的保护范围。
Claims (10)
1.一种栅极结构的制作方法，其特征在于，包括：
提供一衬底，所述衬底包括存储区和逻辑区，在位于所述存储区的所述衬底上依次形成第一栅极介质层、悬浮栅和第二栅极介质层；
在位于所述逻辑区的所述衬底上形成第三栅极介质层；
在所述第二栅极介质层和所述第三栅极介质层上形成多晶硅层，形成的所述多晶硅层的厚度大于目标厚度；
平坦化处理所述多晶硅层，使得保留的所述多晶硅层的厚度等于所述目标厚度；
选择性刻蚀所述存储区上保留的所述多晶硅层、所述第二栅极介质层及所述悬浮栅以形成所述栅极结构。
2.如权利要求1所述的栅极结构的制作方法，其特征在于，减小所述多晶硅层的厚度前，形成的所述多晶硅层的厚度比所述目标厚度厚至少
3.如权利要求2所述的栅极结构的制作方法，其特征在于，减小所述多晶硅层的厚度前，形成的所述多晶硅层的厚度比所述目标厚度厚
4.如权利要求1所述的栅极结构的制作方法，其特征在于，采用化学机械研磨进行所述平坦化处理。
5.如权利要求1所述的栅极结构的制作方法，其特征在于，所述平坦化处理的方法包括：
在所述多晶硅层的表面涂覆有机抗反射层；
去除部分所述有机抗反射层，使得剩余的所述有机抗反射层的上表面和所述多晶硅层的上表面的最高点齐平；
去除部分所述多晶硅层，使得剩余的所述多晶硅层的上表面不低于所述有机抗反射层的下表面；
去除剩余的所述有机抗反射层，并对剩余的所述多晶硅层进行化学机械研磨。
6.如权利要求1所述的栅极结构的制作方法，其特征在于，所述目标厚度为
7.如权利要求1所述的栅极结构的制作方法，其特征在于，形成的所述悬浮栅的厚度为
8.如权利要求1所述的栅极结构的制作方法，其特征在于，通过在所述存储区上保留的所述多晶硅层上形成图形化的光刻胶并以所述图形化的光刻胶为掩模来选择性刻蚀所述存储区上保留的所述多晶硅层、所述第二栅极介质层及所述悬浮栅。
9.如权利要求1所述的栅极结构的制作方法，其特征在于，采用干法刻蚀工艺选择性刻蚀所述存储区上保留的所述多晶硅层、所述第二栅极介质层及所述悬浮栅。
10.如权利要求1所述的栅极结构的制作方法，其特征在于，所述第二栅极介质层包括依次层叠在所述悬浮栅上的第一氧化硅层、氮化硅层和第二氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910385299.XA CN110148560A (zh) | 2019-05-09 | 2019-05-09 | 一种栅极结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910385299.XA CN110148560A (zh) | 2019-05-09 | 2019-05-09 | 一种栅极结构的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110148560A true CN110148560A (zh) | 2019-08-20 |
Family
ID=67594164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910385299.XA Pending CN110148560A (zh) | 2019-05-09 | 2019-05-09 | 一种栅极结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110148560A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070176219A1 (en) * | 2006-01-27 | 2007-08-02 | Renesas Technology Corp. | Semiconductor device |
| CN101295674A (zh) * | 2007-04-24 | 2008-10-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN104269353A (zh) * | 2014-10-24 | 2015-01-07 | 武汉新芯集成电路制造有限公司 | 一种平坦化预处理方法 |
| CN106558471A (zh) * | 2015-09-25 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108321087A (zh) * | 2018-01-31 | 2018-07-24 | 武汉新芯集成电路制造有限公司 | 一种浮栅的形成方法 |
-
2019
- 2019-05-09 CN CN201910385299.XA patent/CN110148560A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070176219A1 (en) * | 2006-01-27 | 2007-08-02 | Renesas Technology Corp. | Semiconductor device |
| CN101295674A (zh) * | 2007-04-24 | 2008-10-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN104269353A (zh) * | 2014-10-24 | 2015-01-07 | 武汉新芯集成电路制造有限公司 | 一种平坦化预处理方法 |
| CN106558471A (zh) * | 2015-09-25 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN108321087A (zh) * | 2018-01-31 | 2018-07-24 | 武汉新芯集成电路制造有限公司 | 一种浮栅的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4962874B2 (ja) | 凹状アクセスデバイスの形成方法 | |
| CN102956554B (zh) | 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法 | |
| US10727321B2 (en) | Structure and formation method of semiconductor device structure with a dummy fin structure | |
| US11437384B1 (en) | Semiconductor memory device and method for manufacturing the same | |
| US10832968B2 (en) | Device with improved shallow trench isolation structure | |
| JP2003197787A (ja) | フラッシュメモリセル及びその製造方法 | |
| US8105899B2 (en) | Method and structure for performing a chemical mechanical polishing process | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| US20180315857A1 (en) | Device and method to improve fin top corner rounding for finfet | |
| CN101459218B (zh) | 环形半导体器件及其制作方法 | |
| CN107579036A (zh) | 半导体装置及其制造方法 | |
| CN111128713B (zh) | 一种改善NORD flash单元边界字线多晶硅残留的方法 | |
| EP3534422B1 (en) | Multiply spin-coated ultra-thick hybrid hard mask for sub 60nm mram devices | |
| US20050085048A1 (en) | Method of fabricating shallow trench isolation with improved smiling effect | |
| CN111564413A (zh) | 鳍结构制作方法 | |
| US20060105569A1 (en) | Method for manufacturing semiconductor device | |
| CN110148560A (zh) | 一种栅极结构的制作方法 | |
| CN109003937B (zh) | 半导体存储器件的制作方法 | |
| CN115666212A (zh) | 一种超导量子约瑟夫森结的制备方法及相关装置 | |
| US8409986B2 (en) | Method for improving within die uniformity of metal plug chemical mechanical planarization process in gate last route | |
| CN101859725B (zh) | 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法 | |
| KR100538882B1 (ko) | 반도체 소자의 제조 방법 | |
| US7582526B2 (en) | Method for manufacturing semiconductor device | |
| CN113130500B (zh) | 半导体器件及其制造方法 | |
| US20210210376A1 (en) | Semiconductor structure and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190820 |