CN113130500B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN113130500B CN113130500B CN201911422248.6A CN201911422248A CN113130500B CN 113130500 B CN113130500 B CN 113130500B CN 201911422248 A CN201911422248 A CN 201911422248A CN 113130500 B CN113130500 B CN 113130500B
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- region
- gate oxide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 135
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 124
- 229920005591 polysilicon Polymers 0.000 claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000003860 storage Methods 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000001259 photo etching Methods 0.000 claims abstract description 26
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 13
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 12
- 239000010408 film Substances 0.000 description 21
- 238000005516 engineering process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000002513 implantation Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Abstract
本发明涉及一种半导体器件及其制造方法。包括提供包括存储单元源极区和位于存储单元源极区之间的连接区的衬底；获取第零多晶硅层；依次形成介质层和第一多晶硅层，形成带光刻图形的光刻胶，光刻图形露出存储单元源极区和连接区的第一多晶硅层，通过第一次刻蚀去除露出的存储单元源极区和连接区的第一多晶硅层，通过第二次刻蚀完全去除露出的存储单元源极区和连接区的介质层，通过第三次刻蚀去除所述光刻图形露出的存储单元源极区的第零多晶硅层。在第三次刻蚀过程中，通过设定多晶硅和二氧化硅的刻蚀选择比，使得刻蚀后连接区至少保留部分栅氧层，保护衬底免受刻蚀损伤，在保持芯片集成度不变的情况下，提高了器件的良率与可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体器件及一种半导体器件的制造方法。
背景技术
在嵌入式闪存(embedded flash，e-flash)产品中，控制栅刻蚀工艺(controlgate etch，CG-ET，同时刻蚀掉第零层多晶硅与第一层多晶硅的一道刻蚀工艺)在不同膜层区域刻蚀的结构并不相同，在第零层多晶硅(Poly0)缺失的区域，如基本存储单元源极区(cell source)之间的连接区，会刻蚀到衬底，导致衬底损伤(damage)并形成凹坑(Pits)。而存储单元源极区之间的连接区恰是源极区的接触孔引出区域，凹坑的存在致使存储单元源极区与接触孔接触不良，从而影响嵌入式闪存器件电路的良率与可靠性。
发明内容
基于此，有必要针对上述问题，提供一种新的半导体器件的制造方法及一种新的半导体器件。
一种半导体器件的制造方法,包括：
通过衬底，所述衬底包括多个存储单元源极区以及位于所述存储单元源极区之间的连接区；
在所述衬底上形成栅氧层；
在所述栅氧层上形成第零多晶硅薄膜；
通过去除所述连接区的第零多晶硅薄膜,且保留存储单元源极区的第零多晶硅薄膜，获得第零多晶硅层；
在所述衬底上依次形成介质层和第一多晶硅层；
在所述第一多晶硅层上形成带光刻图形的光刻胶，所述光刻图形露出所述存储单元源极区和所述连接区的第一多晶硅层，所述存储单元源极区的第一多晶硅层向下依次为介质层、第零多晶硅层、栅氧层、衬底，所述连接区的第一多晶硅层向下依次为介质层、栅氧层、衬底；
通过第一次刻蚀去除所述光刻图形露出的存储单元源极区和所述连接区的第一多晶硅层；
通过第二次刻蚀去除所述光刻图形露出的存储单元源极区和所述连接区的介质层；
通过第三次刻蚀去除所述光刻图形露出的存储单元源极区的第零多晶硅层，在第三次刻蚀过程中，通过设定多晶硅和二氧化硅的刻蚀选择比，完全去除所述存储单元源极区的第零多晶硅层，且保留至少部分所述连接区的栅氧层。
在其中一个实施例中，第二次刻蚀中的工艺气体包括二氟甲烷。
在其中一个实施例中，所述衬底上形成的栅氧层厚度为90埃，所述第二次刻蚀后所述连接区的栅氧层厚度大于等于40埃且小于等于60埃，所述第三次刻蚀后所述存储单元源极区的栅氧层厚度大于80且小于等于90埃，且所述连接区的栅氧层厚度大于等于30埃且小于等于50埃。
在其中一个实施例中，所述介质层为氧化硅/氮化硅/氧化硅结构的介质层。
在其中一个实施例中，设定第三次刻蚀中多晶硅和二氧化硅的刻蚀选择比为100:1。
在其中一个实施例中，所述第一次刻蚀、所述第二次刻蚀、所述第三次刻蚀均包括主刻蚀和过刻蚀两步。
在其中一个实施例中，所述第二次刻蚀的过刻蚀步骤中，通过设定所述第二次刻蚀中的刻蚀速率，完全去除所述光刻图形露出的所述存储单元源极区和所述连接区的介质层，且至少部分保留所述连接区的栅氧层。
在其中一个实施例中，所述衬底还包括存储单元漏极区，所述光刻图形还露出所述存储单元漏极区。
在其中一个实施例中，所述制造方法还包括形成金属互连层的步骤。
上述半导体器件的制造方法，包括提供衬底，所述衬底包括多个存储单元源极区以及位于所述存储单元源极区之间的连接区，在所述衬底上形成栅氧层，在所述栅氧层上形成第零多晶硅薄膜；通过去除所述连接区的第零多晶硅薄膜,且保留存储单元源极区的第零多晶硅薄膜，获得第零多晶硅层；在所述衬底上依次介质层和第一多晶硅层；在所述第一多晶硅层上形成带光刻图形的光刻胶，所述光刻图形露出所述存储单元源极区和所述连接区的第一多晶硅层，所述存储单元源极区的第一多晶硅层向下依次为介质层、第零多晶硅层、栅氧层、衬底，所述连接区的第一多晶硅层向下依次为介质层、栅氧层、衬底；通过第一次刻蚀去除所述光刻图形露出的所述存储单元源极区和所述连接区的第一多晶硅层；通过第二次刻蚀去除所述光刻图形露出的所述存储单元源极区和所述连接区的介质层；通过第三次刻蚀去除所述光刻图形露出的所述存储单元源极区的第零多晶硅层，在第三次刻蚀过程中，通过设定多晶硅和二氧化硅的刻蚀选择比，完全去除所述存储单元源极区的第零多晶硅层，且保留至少部分所述连接区的栅氧层。本申请通过在第三次刻蚀过程中，设定多晶硅和二氧化硅的刻蚀选择比，完全去除所述存储单元源极区的第零多晶硅层，且保留至少部分所述连接区的栅氧层，使得刻蚀工艺去除存储单元源极区的第零多晶硅层后所述连接区保留至少部分栅氧层，实现了保护衬底免受刻蚀损伤的目的，衬底不会损伤形成凹坑，在保持芯片集成度不变的情况下，提高了半导体器件的良率与可靠性，低了生产成本，提高了半导体器件的市场竞争力。
一种半导体器件，所述半导体器件是通过上述任一项所述的制造方法进行制造的。
在其中一个实施例中，所述半导体器件为嵌入式闪存器件。
上述半导体器件，是通过上述任一项所述的制造方法进行制造的，在第三次刻蚀过程中，通过设定多晶硅和二氧化硅的刻蚀选择比，完全去除所述存储单元源极区的第零多晶硅层，且保留至少部分所述连接区的栅氧层，使得刻蚀工艺去除存储单元源极区的第零多晶硅层后所述连接区保留至少部分栅氧层，实现了保护衬底免受刻蚀损伤的目的，衬底不会损伤形成凹坑，在保持芯片集成度不变的情况下提高了半导体器件的良率与可靠性，低了生产成本，提高了半导体器件的市场竞争力。
附图说明
图1为传统控制栅刻蚀工艺后存储单元源极区之间的连接区的SEM图；
图2为一实施例中半导体器件的制造方法的流程图；
图3a为一实施例中形成第一多晶硅层后器件的局部剖视图；
图3b为一实施例中第二次刻蚀后形成的器件的局部剖视图；
图3c为一实施例中第三次刻蚀后形成的器件的局部剖视图；
图4为一实施例中第三次刻蚀后存储单元源极区之间的连接区的SEM图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
器件集成度的提升，可以有效的提高效率，降低能耗并且实现更加复杂的功能，但是嵌入式闪存器件因制造工艺复杂，良率较低等限制了尺寸的减小与集成度的提高。传统的提高芯片集成度的方法有两种：一、先进工艺节点的不断提升，例如从45nm、28nm、14nm到正在研发的7nm，但是随着关键尺寸节点的不断缩小，研发的难度与成本的投入越来越大，产出与投入的比例越来越小，该种提高器件集成度的方法不是类似嵌入式闪存器件的复杂器件的首要选择；二、在现有的工艺节点上不断优化设计提出新构型，与第一种方法相比，该种方法投入微乎其微，并且同样可以提高产品的集成度，实现提效降耗，增强产品市场竞争力的目的。
传统的半导体器件的制造方法中，控制栅刻蚀工艺在形成介质层之前已去除存储单元源极区之间的连接区的第零多晶硅层，在衬底表面形成第一多晶硅层后，嵌入式闪存器件的存储单元源极区位置的膜层结构自上而下依次为第一多晶硅层、介质层、第零多晶硅层、栅氧层、衬底硅，而存储单元源极区之间的连接区位置的膜层结构自上而下依次为第一多晶硅层、介质层、栅氧层、衬底硅。
控制栅刻蚀工艺(Control Gate Etch，CG-ET)是实现存储单元刻蚀的刻蚀工艺，需将存储单元源极区的第一多晶硅层、介质层及第零多晶硅层完全刻蚀掉，进而将器件的控制栅(Control Gate)即浮栅(Float Gate)与选择栅(Select Gate，SG)隔离开，控制栅刻蚀工艺主要通过第一层多晶硅刻蚀、介质层刻蚀和第零多晶硅层刻蚀这三步刻蚀工艺去除存储单元源极区位置的上述膜层结构。
对于传统的控制栅刻蚀工艺，因为存储单元源极区之间的连接区的介质层下方依次为栅氧层和衬底硅，在介质层刻蚀步骤中，所述连接区的介质层下方没有第零多晶硅层做刻蚀终止层，在介质层刻蚀的过刻蚀中介质层下方的栅氧层会被一起刻蚀掉，此时第三步第零多晶硅层刻蚀过程中，存储单元源极区之间的连接区实际刻蚀的是栅氧层下的衬底硅，导致衬底损伤形成凹坑(参见图1的SEM图片，虚线框出的位置为存储单元源极区之间的连接区)，使得存储单元源极区与接触孔接触不良，从而影响嵌入式闪存器件电路的良率与可靠性。
如图2、图3a、图3b、图3c所示，在一实施例中，提供一种半导体器件的制造方法,包括：
S102，获取衬底。
提供衬底，所述衬底包括多个存储单元源极区以及位于所述存储单元源极区之间的连接区；在所述衬底102上形成栅氧层108。所述栅氧层可以通过热氧化法形成。衬底可包括任何半导体材料，此半导体材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。在一个实施例中，所述衬底表面生长的栅氧层为100埃，用于充当刻蚀终止层，保护衬底，防止衬底在刻蚀过程中受到损伤。在一个实施例中，所述半导体器件的隧穿氧化层为衬底表面的栅氧层。
在一个实施例中，所述衬底为硅衬底。
S104，形成第零多晶硅薄膜。
在栅氧层108上形成第零多晶硅薄膜，在一个实施例中，所述第零多晶硅薄膜的厚度为1000埃。在其他实施例中，可以根据实际需要在栅氧层上形成不同厚度的第零多晶硅薄膜。
S106，获取第零多晶硅层。
通过去除衬底102表面存储单元源极区之间连接区的第零多晶硅薄膜，且保留存储单元源极区104的第零多晶硅薄膜，获得第零多晶硅层110。
S108，依次介质层和第一多晶硅层。
在衬底102上依次形成介质层112和第一多晶硅层114，第一多晶硅层114位于介质层112上。
在一个实施例中，介质层112为氧化硅/氮化硅/氧化硅结构的介质层。
S110，形成带光刻图形的光刻胶。
在第一多晶硅层114上形成带光刻图形的光刻胶，所述光刻图形露出存储单元源极区104和存储单元源极区之间的连接区106的第一多晶硅层114，存储单元源极区104的第一多晶硅层114向下依次为介质层112、第零多晶硅层110、栅氧层108、衬底102，连接区106的第一多晶硅层114向下依次为介质层112、栅氧层108、衬底102。
S112，去除存储单元源极区的第一多晶硅层。
通过第一次刻蚀去除所述光刻图形露出的存储单元源极区104和连接区106的第一多晶硅层114，刻蚀停留在介质层112上。
S114，去除存储单元源极区的介质层。
通过第二次刻蚀去除所述光刻图形露出的存储单元源极区104和连接区106的介质层112。
在一个实施例中，第二次刻蚀包括主刻蚀和过刻蚀两步。
在一个实施例中，所述第二次刻蚀的过刻蚀步骤中，通过设定所述第二次刻蚀中的刻蚀速率，完全去除所述光刻图形露出的所述存储单元源极区104和所述连接区106的介质层112，且至少部分保留所述连接区106的栅氧层108。
在一个实施例中，通过调整所述第二次刻蚀中的刻蚀速率，完全去除所述光刻图形露出的存储单元源极区104和连接区106的介质层112，且至少部分保留所述连接区106的栅氧层108(如图3b所示)。
在一个实施例中，通过改变第二次刻蚀中工艺气体的种类和至少包括刻蚀功率、刻蚀时间、腔体压力中的一种工艺参数，来调整第二次刻蚀中的刻蚀速率。
存储单元源极区104的介质层112下具有第零多晶硅层110，第零多晶硅层110在第二次刻蚀过程中作为存储单元源极区104的刻蚀终止层，使得刻蚀停留在第零多晶硅层110的表面。
在一个实施例中，通过选择合适的工艺气体和至少包括刻蚀功率、刻蚀时间、腔体压力中的一种工艺参数，使得第二次刻蚀在完全去除介质层112的同时有最小的过刻蚀量，即第二次刻蚀在保证晶圆片内均匀性符合要求的同时，对位于连接区106的介质层112下方的栅氧层108的过刻蚀量最小，第二次刻蚀在连接区106停留在栅氧层108中。
在一个实施例中，通过选择合适的工艺气体和至少包括刻蚀功率、刻蚀时间、腔体压力中的一种工艺参数，以及刻蚀的选择比、刻蚀中电信号探测以及刻蚀均匀性等关键性参数，使得露出的连接区至少保留部分栅氧层。
在一个实施例中，第二次刻蚀中的工艺气体包括二氟甲烷。
S116，去除存储单元源极区的第零多晶硅层。
通过第三次刻蚀去除所述光刻图形露出的存储单元源极区的第零多晶硅层110，在第三次刻蚀过程中，通过设定多晶硅和二氧化硅的刻蚀选择比，完全去除所述存储单元源极区104的第零多晶硅层110，且保留至少部分所述连接区106的栅氧层108，所述第三次刻蚀后所述连接区106保留的栅氧层厚度小于所述第二次刻蚀后所述连接区106保留的栅氧层厚度。
经过第二次刻蚀后，存储单元源极区104的膜层自上而下依次为：第零多晶硅层110、栅氧层108、衬底102，连接区106的膜层自上而下为：栅氧层108、衬底102；通过设定(调整)第三次刻蚀的刻蚀选择比或选择合适的工艺气体，使得第三次刻蚀在去除存储单元源极区104的第零多晶硅层110的同时，刻蚀掉的栅氧层最少，从而保证第三次刻蚀在连接区106以栅氧层为刻蚀终止层。经过第三次刻蚀后存储单元源极区104具有部分栅氧层108，连接区106至少保留部分栅氧层108，进而实现了连接区106的栅氧层108具有少量剩余，不被完全刻穿，实现保护衬底，提高器件良率的目的，如图4所示的SEM图片，虚线框出的位置为存储单元源极区之间的连接区。
与传统方法制造的嵌入式闪存器件相比，本申请在不改变器件集成度的情况下，提高了嵌入式闪存器件电路的良率，本申请新的制造方法制造的嵌入式闪存器件的良率的平均提升高度达36％，参见表一的良率数据。
| 产品良率比较 | 第一组产品 | 第二组产品 | 第三组产品 |
| 传统的制造方法 | 0.62 | 0.48 | 0.63 |
| 本申请的制造方法 | 0.82 | 0.84 | 0.81 |
| PCB的制造方法 | 0.80 | 0.78 | 0.87 |
表一
在一个实施例中，通过增大第三次刻蚀中多晶硅和栅氧层的刻蚀选择比，完全去除所述存储单元源极区的第零多晶硅层，且使得所述连接区至少保留部分所述栅氧层。
在一个实施例中，设定所述第三次刻蚀中多晶硅和二氧化硅的刻蚀选择比为100:1。
在一个实施例中，所述衬底上形成的栅氧层厚度为90埃，所述第二次刻蚀后所述连接区的栅氧层厚度大于等于40埃且小于等于60埃，所述第三次刻蚀后所述存储单元源极区的栅氧层厚度大于80且小于等于90埃，且所述连接区的栅氧层厚度大于等于30埃且小于等于50埃。
在一个实施例中，所述第一次刻蚀、所述第二次刻蚀、所述第三次刻蚀均包括主刻蚀和过刻蚀两步。
在一个实施例中，所述制造方法还包括形成金属互连层的步骤。
在一个实施例中，所述制造方法制造的半导体器件为0.18微米的嵌入式闪存器件。
保留有源区的第零多晶硅层的多晶硅覆盖接触孔技术(第零多晶硅覆盖接触孔，Poly Contact Block，PCB技术)，通过更改版图结构进而使得存储单元源极区之间的连接区与存储单元源极区的膜层结构相同，在进行第零多晶硅层刻蚀时，刻蚀停留在栅氧层，不会在衬底上形成凹坑，可以解决存储单元源极区与接触孔接触不良的问题，提高嵌入式闪存器件电路的良率与可靠性。但是PCB技术更改版图结构使得器件的单位面积增加，集成度降低，具有成本高，能耗高及效率低的缺点，PCB技术制造的产品缺乏市场竞争力。而本申请提供的半导体器件的制造方法，在不改变器件集成度的情况下，解决了存储单元源极区之间的连接区形成凹坑使得存储单元源极区与接触孔接触不良的问题，与PCB技术制造的器件相比，新的制造方法制造的器件与PCB技术制造的器件良率相差很小(参见表一)，器件的面积缩小了15％左右，新的制造方法制造的0.18微米节点的器件的面积与PCB技术制造的0.153微米节点的器件的面积相当，极大的节约了成本，提高了效率。
在一个实施例中，所述衬底还包括存储单元漏极区，所述光刻图形还露出所述存储单元漏极区，所述第一次刻蚀、第二次刻蚀和第三次刻蚀同时去除所述存储单元漏极区的第一多晶硅层、介质层、第零多晶硅层。
上述半导体器件的制造方法，包括提供衬底，多个存储单元源极区以及位于所述存储单元源极区之间的连接区，在所述衬底上形成栅氧层，在所述栅氧层上形成第零多晶硅薄膜；通过去除所述连接区的第零多晶硅薄膜，且保留存储单元源极区的第零多晶硅薄膜，获得第零多晶硅层；在所述衬底上依次形成介质层和第一多晶硅层；在所述第一多晶硅层上形成带光刻图形的光刻胶，所述光刻图形露出所述存储单元源极区和所述连接区的第一多晶硅层，所述存储单元源极区的第一多晶硅层向下依次为介质层、第零多晶硅层、栅氧层、衬底，所述连接区的第一多晶硅层向下依次为介质层、栅氧层、衬底；通过第一次刻蚀去除所述光刻图形露出的所述存储单元源极区和所述连接区的第一多晶硅层；通过第二次刻蚀去除所述光刻图形露出的所述存储单元源极区和所述连接区的介质层；通过第三次刻蚀去除所述光刻图形露出的所述存储单元源极区的第零多晶硅层，在第三次刻蚀过程中，通过设定多晶硅和二氧化硅的刻蚀选择比，完全去除所述存储单元源极区的第零多晶硅层，且保留至少部分所述连接区的栅氧层。本申请通过在第三次刻蚀过程中，设定多晶硅和二氧化硅的刻蚀选择比，完全去除所述存储单元源极区的第零多晶硅层，且保留至少部分所述连接区的栅氧层，使得刻蚀工艺去除存储单元源极区的第零多晶硅层后所述连接区保留至少部分栅氧层，实现了保护衬底免受刻蚀损伤的目的，衬底不会损伤形成凹坑，在保持芯片集成度不变的情况下，提高了半导体器件的良率与可靠性，低了生产成本，提高了半导体器件的市场竞争力。
本发明一实施例中，提供一种半导体器件，所述半导体器件是通过上述任一项所述的制造方法进行制造的。
在一个实施例中，所述半导体器件为嵌入式闪存器件。
上述半导体器件，是通过上述任一项所述的制造方法进行制造的，在第三次刻蚀过程中，通过设定多晶硅和二氧化硅的刻蚀选择比，完全去除所述存储单元源极区的第零多晶硅层，且保留至少部分所述连接区的栅氧层，使得刻蚀工艺去除存储单元源极区的第零多晶硅层后所述连接区保留至少部分栅氧层，实现了保护衬底免受刻蚀损伤的目的，衬底不会损伤形成凹坑，在保持芯片集成度不变的情况下提高了半导体器件的良率与可靠性，低了生产成本，提高了半导体器件的市场竞争力。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体器件的制造方法,包括：
提供衬底，所述衬底包括多个存储单元源极区以及位于所述存储单元源极区之间的连接区；
在所述衬底上形成栅氧层；
在所述栅氧层上形成第零多晶硅薄膜；
通过去除所述连接区的所述第零多晶硅薄膜，且保留所述存储单元源极区的第零多晶硅薄膜，获得第零多晶硅层；
在所述衬底上依次形成介质层和第一多晶硅层；
在所述第一多晶硅层上形成带光刻图形的光刻胶，所述光刻图形露出所述存储单元源极区和所述连接区的第一多晶硅层，所述存储单元源极区的第一多晶硅层向下依次为介质层、第零多晶硅层、栅氧层、衬底，所述连接区的第一多晶硅层向下依次为介质层、栅氧层、衬底；
通过第一次刻蚀去除所述光刻图形露出的所述存储单元源极区和所述连接区的第一多晶硅层；
通过第二次刻蚀去除所述光刻图形露出的所述存储单元源极区和所述连接区的介质层；
通过第三次刻蚀去除所述光刻图形露出的所述存储单元源极区的第零多晶硅层，在第三次刻蚀过程中，通过设定多晶硅和二氧化硅的刻蚀选择比，完全去除所述存储单元源极区的第零多晶硅层，且保留至少部分所述连接区的栅氧层。
2.根据权利要求1所述的制造方法，其特征在于，所述第二次刻蚀中的工艺气体包括二氟甲烷。
3.根据权利要求1所述的制造方法，其特征在于，所述衬底上形成的栅氧层厚度为90埃，所述第二次刻蚀后所述连接区的栅氧层厚度大于等于40埃且小于等于60埃，所述第三次刻蚀后所述存储单元源极区的栅氧层厚度大于80且小于等于90埃，且所述连接区的栅氧层厚度大于等于30埃且小于等于50埃。
4.根据权利要求1所述的制造方法，其特征在于，所述介质层为氧化硅/氮化硅/氧化硅结构的介质层。
5.根据权利要求1所述的制造方法，其特征在于，设定第三次刻蚀中多晶硅和二氧化硅的刻蚀选择比为100:1。
6.根据权利要求1所述的制造方法，其特征在于，所述第一次刻蚀、所述第二次刻蚀、所述第三次刻蚀均包括主刻蚀和过刻蚀两步。
7.根据权利要求6所述的制造方法，其特征在于，所述第二次刻蚀的过刻蚀步骤中，通过设定所述第二次刻蚀中的刻蚀速率，完全去除所述光刻图形露出的所述存储单元源极区和所述连接区的介质层，且至少部分保留所述连接区的栅氧层。
8.根据权利要求1所述的制造方法，其特征在于，所述衬底还包括存储单元漏极区，所述光刻图形还露出所述存储单元漏极区。
9.一种半导体器件，其特征在于，所述半导体器件是通过权利要求1-8任一项所述的制造方法进行制造的。
10.根据权利要求9所述的半导体器件，其特征在于，所述半导体器件为嵌入式闪存器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911422248.6A CN113130500B (zh) | 2019-12-31 | 2019-12-31 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911422248.6A CN113130500B (zh) | 2019-12-31 | 2019-12-31 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113130500A CN113130500A (zh) | 2021-07-16 |
| CN113130500B true CN113130500B (zh) | 2023-11-07 |
Family
ID=76770094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911422248.6A Active CN113130500B (zh) | 2019-12-31 | 2019-12-31 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113130500B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060070357A (ko) * | 2004-12-20 | 2006-06-23 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 그의 제조 방법 |
| CN101800198A (zh) * | 2010-03-12 | 2010-08-11 | 上海宏力半导体制造有限公司 | 晶体硅存储器制作方法 |
| CN101969049A (zh) * | 2009-07-27 | 2011-02-09 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件的多晶字线顶端区域的制作方法 |
| CN106206598A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
| CN107369688A (zh) * | 2017-07-07 | 2017-11-21 | 上海华虹宏力半导体制造有限公司 | 闪存的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006222203A (ja) * | 2005-02-09 | 2006-08-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2019
- 2019-12-31 CN CN201911422248.6A patent/CN113130500B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060070357A (ko) * | 2004-12-20 | 2006-06-23 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 그의 제조 방법 |
| CN101969049A (zh) * | 2009-07-27 | 2011-02-09 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件的多晶字线顶端区域的制作方法 |
| CN101800198A (zh) * | 2010-03-12 | 2010-08-11 | 上海宏力半导体制造有限公司 | 晶体硅存储器制作方法 |
| CN106206598A (zh) * | 2016-07-27 | 2016-12-07 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
| CN107369688A (zh) * | 2017-07-07 | 2017-11-21 | 上海华虹宏力半导体制造有限公司 | 闪存的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113130500A (zh) | 2021-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6653675B2 (en) | Dual gate dielectric construction | |
| US7550815B2 (en) | Semiconductor device and method of producing the same | |
| US20050221544A1 (en) | Methods of fabricating semiconductor devices having thin film transistors | |
| JP4290983B2 (ja) | 半導体タイリング構造体及びその製造方法 | |
| KR100328810B1 (ko) | 반도체 장치를 위한 콘택 구조 및 제조 방법 | |
| CN113130500B (zh) | 半导体器件及其制造方法 | |
| EP0506473A2 (en) | Method of producing isoplanar isolated active regions | |
| CN111883536B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| US6967161B2 (en) | Method and resulting structure for fabricating DRAM cell structure using oxide line spacer | |
| US6514807B1 (en) | Method for fabricating semiconductor device applied system on chip | |
| US6687114B1 (en) | High density memory with storage capacitor | |
| KR100533378B1 (ko) | 플러그폴리를 이용한 반도체소자의 수직 배선 형성방법 | |
| KR0170509B1 (ko) | 마스크롬 제조방법 | |
| JP2001093970A (ja) | 半導体装置の製造方法 | |
| KR100214279B1 (ko) | 반도체소자의 제조방법 | |
| KR100461336B1 (ko) | 반도체 소자의 제조방법 | |
| KR0172285B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP2004015067A (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100333659B1 (ko) | 게이트패턴변형에의한평탄화방법 | |
| KR100632047B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100971206B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2797498B2 (ja) | 半導体装置の製造方法 | |
| CN116845028A (zh) | 一种互连结构的形成方法 | |
| KR20020000667A (ko) | 플래시 메모리 셀의 제조 방법 | |
| CN110148560A (zh) | 一种栅极结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |