JP2004015067A - 半導体素子のキャパシタ製造方法 - Google Patents

半導体素子のキャパシタ製造方法 Download PDF

Info

Publication number
JP2004015067A
JP2004015067A JP2003301644A JP2003301644A JP2004015067A JP 2004015067 A JP2004015067 A JP 2004015067A JP 2003301644 A JP2003301644 A JP 2003301644A JP 2003301644 A JP2003301644 A JP 2003301644A JP 2004015067 A JP2004015067 A JP 2004015067A
Authority
JP
Japan
Prior art keywords
capacitor
forming
doping
substrate
hsg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003301644A
Other languages
English (en)
Inventor
Zenu Kaku
郭　善宇
Teikun In
尹　廷薫
Heishu Gu
具　炳秀
Shuei Ken
権　守永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004015067A publication Critical patent/JP2004015067A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】　ＰＨ3ドーピングを行った後の洗浄作業による不良の発生、ならびにキャパシタの破損を防止し、工程が単純化される半導体素子のキャパシタ製造方法を提供する。
【解決手段】　半導体基板の上に基板の表面の所定部分だけが露出するようにコンタクトホールが設けられている層間絶縁膜を形成する絶縁膜形成段階と、コンタクトホールを含む層間絶縁膜の上の所定部分に下部電極を形成する下部電極形成段階と、下部電極が形成された基板を洗浄する洗浄段階と、下部電極の表面露出部にＨＳＧを形成するＨＳＧ形成段階と、ＨＳＧの内部にＰＨ3をドーピングするドーピング段階と、ドーピング段階を完了した基板の上に誘電膜を形成する誘電膜形成段階とを含み、ＨＳＧ形成段階、ドーピング段階及び誘電膜形成段階は、同一のチャンバ内で真空状態を維持したまま連続的に実施される。
【選択図】　図２

Description

　本発明は、半導体素子のキャパシタ製造方法に関し、特にＨＳＧ（HemiSpherical Grain）工程を適用したキャパシタ製造方法に関する。
　半導体素子の高集積化が進行されるに従い、チップサイズを縮小すると共に大容量メモリを実現するため、同一の占有面積内でキャパシタが占める面積を減らし、キャパシタンスを大きく確保しようと努力されている。
図３は、従来の製造方法によるキャパシタ構造を示す断面図である。図３によると、従来のキャパシタは大きく、誘電膜５０を介してその上下部に上部電極６０とＨＳＧ４０を有する下部電極３０が順次積層された構造を有する。半導体基板１０にはコンタクトホールが形成されている層間絶縁膜２０が形成されている。
　このような構造のキャパシタは、図４に示すように以下の１０の段階を経て製造される。
　第１段階１００では、半導体基板１０の上に層間絶縁膜２０が形成される。
　第２段階１０５では、下部電極が形成される部分を規定するためのマスクパターンを用いて半導体基板１０の表面のうち所定部分だけが露出するように層間絶縁膜２０が食刻され、絶縁膜２０内にコンタクトホールｈが形成される。
　第３段階１１０では、コンタクトホールｈの内部が充分に充填されるように表面が露出した基板１０の上部と層間絶縁膜２０の上に電極物質として高濃度Ｐ型不純物がドーピングされたアモルファスポリシリコン膜が形成される。次いで、下部電極が形成される部分を規定するマスクパターンを用いてポリシリコン膜を選択食刻する。その結果、コンタクトホールｈを含む層間絶縁膜２０の上の所定部分にポリシリコン材質による下部電極３０が形成される。
　第４段階１１５では、下部電極３０が形成されている基板１０の上に残存するパーティクル成分（例えば、自然酸化膜などのような汚染物）を除去するために第１洗浄工程が実施される。
　第５段階１２０では、キャパシタの面積を極大化するために下部電極３０のうち表面に露出している部分のみに選択的にＨＳＧ４０が形成される。
　第６段階１２５では、ＨＳＧ４０が形成された基板１０の上に残存するパーティクル成分を除去するために第２洗浄工程が実施される。
　第７段階１３０では、ＨＳＧ４０の表面濃度を高めるため「高温かつ低圧」の条件下で１８０分間、ＨＳＧ４０の内部にＰＨ3がドーピングされる。
　第８段階１３５では、ＰＨ3がドーピングされた基板１０の上に残存するパーティクル成分を除去するために第３洗浄工程が実施される。
　第９段階１４０では、ＨＳＧ４０が形成された下部電極３０を含む層間絶縁膜２０の上に誘電膜５０が蒸着される。
　第１０段階１４５では、誘電膜５０の上に電極物質として高濃度Ｐ型不純物がドーピングされたアモルファスポリシリコン膜が形成され、上部電極が形成される部位を規定するマスクパターンを用いてこれらを選択食刻し、ポリシリコン材質の下部電極６０が形成され、全行程が完了される。
　しかしながら、上記のような工程を適用してキャパシタを製造する場合、素子製造の際に以下のような問題点が発生する。
　ＰＨ3ドーピング工程と誘電膜の形成工程とがそれぞれ異なるプロセスチャンバー又は異なる設備内で個別的に実施されるだけでなく、各段階の工程完了毎に別途の洗浄工程が要求され、工程進行自体が複雑になるという問題が発生する。
　又、半導体素子（例えば、ＤＲＡＭ（Dynamic Radom Access Memory）素子）の集積度が増加するに従いセル面積が減少し、下部電極の相互間の間隔が狭くなる。そのためＰＨ3ドーピング工程の後に実施される第３洗浄工程の際、ＨＳＧ工程により固まっていたシリコンの塊が一部の下部電極３０の表面から離脱し、キャパシタとキャパシタとの間の層間絶縁膜２０上に付着する現象が発生する。
　そこで、本発明の目的は、キャパシタの製造の際、ＨＳＧを形成した後に実施されるＰＨ3ドーピング工程と誘電膜の形成工程とを枚葉式チャンバ（Sheet FedChamber）内で真空の状態を維持したまま連続的に進行することにより、ＰＨ3ドーピングを行った後の洗浄作業による不良の発生、ならびにキャパシタの破損を防止し、工程が単純化される半導体素子のキャパシタ製造方法を提供することにある。
　上記の目的を達成するため本発明の請求項１記載の半導体素子のキャパシタ製造方法によると、半導体基板上に基板の表面の所定部分だけが露出するようにコンタクトホールが設けられている層間絶縁膜を形成する絶縁膜形成段階と、コンタクトホールを含む層間絶縁膜の上の所定部分に下部電極を形成する下部電極形成段階と、下部電極が形成された基板を洗浄する洗浄段階と、下部電極の表面露出部にＨＳＧを形成するＨＳＧ形成段階と、ＨＳＧの内部にＰＨ3をドーピングするドーピング段階と、ドーピング段階を完了した基板の上に誘電膜を形成する誘電膜形成段階とを含み、ＨＳＧ形成段階、ドーピング段階及び誘電膜形成段階が同一のチャンバ内で真空状態を維持したまま連続的に実施される。
　上記の本発明の半導体基板のキャパシタ製造方法によると、ＰＨ3のドーピング段階と誘電膜形成段階とが真空状態を維持したまま連続的に実施されるので、洗浄作業を従来よりも１〜２回減少させることができるので、工程単純化が図られ、かつＰＨ3のドーピング後に別途洗浄工程が不要であり、洗浄工程に起因する工程不良を防止することができる。
　以下、本発明の実施の形態を示す複数の実施例について説明する。
　　（第１実施例）
　図１は、本発明の第１実施例による半導体素子のキャパシタ製造方法を示すブロック図である。図３に示す半導体素子のキャパシタ構造と図１に示すブロック図を参照して第１実施例によるキャパシタの製造方法を８つの段階に区分して説明する。
　第１段階２００では、半導体の基板１０の上に酸化膜材質からなる層間絶縁膜２０が形成される。
　第２段階２０５では、下部電極が形成される部分を規定するマスクパターンを用いて基板１０の表面のうち所定の部分だけが露出するように層間絶縁膜２０が選択食刻され、絶縁膜２０の内部にコンタクトホールｈが形成される。
　第３段階２１０では、コンタクトホールｈの内部を充分に充填するように、基板１０の全面に電極物質である高濃度Ｐ型不純物をドーピングしたポリシリコン膜が形成される。次いで、下部電極が形成される部位を規定するマスクパターンを用いてポリシリコン膜が選択食刻される。その結果、コンタクトホールｈを含む層間絶縁膜２０の上の所定部分にポリシリコン材質からなる下部電極３０が形成される。
　第４段階２１５では、下部電極３０が形成された基板１０の上に残存するパーティクル成分（例えば、自然酸化膜などのような汚染物）を除去するために第１洗浄工程が実施される。
　第５段階２２０では、キャパシタの面積を極大化するため下部電極３０の表面露出部のみに選択的にＨＳＧ４０が形成される。
　第６段階２２５では、ＨＳＧ４０の形成が完了した基板１０の上に残存するパーティクル成分を除去するために第２洗浄工程が実施される。
　第７段階２３０では、枚葉装備を用いて一つのプロセスチャンバ（いわゆる、枚葉式チャンバという）内でＨＳＧ４０の表面濃度を高めるためにＰＨ3不純物ドーピング工程２３０ａと誘電膜形成工程２３０ｂとが真空状態を維持したまま連続的に実施される。
　第８段階２３５では、誘電膜５０の上に高濃度Ｐ型不純物がドーピングされたポリシリコン膜が形成され、上部電極が形成される部位を規定するマスクパターンを用いてポリシリコン膜と誘電膜５０とを選択食刻し、ポリシリコン材質の上部電極６０が形成され、本工程が完了される。
　このような工程順序に基づいてキャパシタが製造される場合、ＨＳＧが形成された後に実施されるＰＨ3ドーピング工程と誘電膜形成工程とが枚葉式チャンバ内で真空状態を維持したまま連続的に行われるので、ＰＨ3ドーピング後の自然酸化膜の成長自体が行われず、ＰＨ3ドーピングの工程後に別途に後続洗浄作業を必要としない。
　このため、ＰＨ3ドーピング後に実施される洗浄工程に起因して生じる不良（例えば、キャパシタとキャパシタと間のＨＳＧを構成するシリコンの塊が離脱し不要な位置に付着する現象）などの発生を防ぐことにより、キャパシタ間のブリッジ誘発によるキャパシタ破損を防止することができる。
　さらに、キャパシタの製造のときに要求される洗浄作業を既存よりも削減することができ、工程が複雑となることを防止できる。
　　（第２実施例）
　図２は、本発明の第２実施例による半導体素子のキャパシタ製造方法を示すブロック図である。図３に示すキャパシタ構造と図２に示すブロック図とを参照して第２実施例によるキャパシタ製造方法を６つの段階に区分して説明する。
　本実施例では、第１実施例と比較するとＨＳＧの形成とＰＨ3ドーピング工程及び誘電膜形成工程が全て枚葉式チャンバ内で真空状態を維持したまま実施される点が異なり、ここでは便宜上第１実施例と同一に進行される部分は簡略に言及し、これと差別化される部分を中心に説明する。
　第１段階では、半導体の基板１０上に層間絶縁膜２０が形成される。
　第２段階３０５では、層間絶縁膜２０の内部にコンタクトホールｈが形成される。
　第３段階３１０では、コンタクトホールｈを含む層間絶縁膜２０の上の所定部分にポリシリコン材質の下部電極３０が形成される。
　第４段階３１５では、下部電極３０の形成が完了した基板１０の上に残存するパーティクル成分（例えば、自然酸化膜などのような汚染物）を除去するために洗浄工程が実施される。
　第５段階３２０では、枚葉式チャンバ内で下部電極３０の表面露出部にＨＳＧ４０が形成された後（３２０ａ）、真空状態維持したままＰＨ3不純物ドーピング工程（３２０ｂ）、ならびに誘電膜５０の形成工程（３２０ｃ）を連続的に実施する。
　第６段階３２５では、形成された誘電膜５０の上に高濃度Ｐ型不純物がドーピングされたポリシリコン膜が形成され、上部電極が形成される部位を限定するマスクパターンを用いてポリシリコン膜と誘電膜５０とを選択食刻し、ポリシリコン材質の上部電極が形成され、工程の全てが完了する。
　このようにキャパシタを製造する場合、ＨＳＧ４０の形成、ＰＨ3ドーピング及び誘電膜５０の形成を真空状態を維持したまま連続的に実施することができるので、ＰＨ3ドーピング工程の後に別途の後続洗浄作業必要とせず、洗浄作業によって発生するキャパシタの破損を防止することができる。又、キャパシタの製造に要する洗浄作業を既存よりも削減することができるので、工程が複雑になることを防止する。
（発明の効果）
　以上、説明したように本発明によると、半導体基板のキャパシタ製造の際、ＨＳＧを形成した後に実施されるＰＨ3ドーピング工程と誘電膜の形成工程とを枚葉式チャンバ内で真空状態を維持したまま連続的に実施することにより、ＰＨ3ドーピング工程の後の洗浄作業に起因して生じる不良を防止し、キャパシタの破損を抑制し、素子を製造するときに数回の洗浄工程が不必要になるため、工程の単純化を図り得るという効果がある。
本発明の第１実施例による半導体素子のキャパシタ製造方法により図３に示すキャパシタを製造する流れを示すブロック図である。 本発明の第２実施例による半導体素子のキャパシタ製造方法により図３に示すキャパシタを製造する流れを示すブロック図である。 一般的な半導体素子のＤＲＡＭキャパシタを示す断面図である。 従来の半導体素子のキャパシタ製造方法により図３に示すキャパシタを製造する流れを示すブロック図である。
符号の説明
１０　基板
２０　層間絶縁膜
３０　下部電極
４０　ＨＳＧ
５０　誘電膜

Claims (1)

  1. 　半導体基板の上に前記基板の表面の所定部分だけが露出するようにコンタクトホールが設けられている層間絶縁膜を形成する絶縁膜形成段階と、
    　前記コンタクトホールを含む前記層間絶縁膜の上の所定部分に下部電極を形成する下部電極形成段階と、
    　前記下部電極が形成された前記基板を洗浄する洗浄段階と、
    　前記下部電極の表面露出部にＨＳＧを形成するＨＳＧ形成段階と、
    　前記ＨＳＧの内部にＰＨ3をドーピングするドーピング段階と、
    　前記ドーピング段階を完了した前記基板の上に誘電膜を形成する誘電膜形成段階と、
    を含み、
    　前記ＨＳＧ形成段階、前記ドーピング段階及び前記誘電膜形成段階は、同一のチャンバ内で真空状態を維持したまま連続的に実施されることを特徴とする半導体素子のキャパシタ製造方法。
JP2003301644A 1999-10-29 2003-08-26 半導体素子のキャパシタ製造方法 Pending JP2004015067A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990047489A KR100361081B1 (ko) 1999-10-29 1999-10-29 반도체 소자의 커패시터 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000241239A Division JP3486604B2 (ja) 1999-10-29 2000-08-09 半導体素子のキャパシタ製造方法

Publications (1)

Publication Number Publication Date
JP2004015067A true JP2004015067A (ja) 2004-01-15

Family

ID=19617629

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000241239A Expired - Fee Related JP3486604B2 (ja) 1999-10-29 2000-08-09 半導体素子のキャパシタ製造方法
JP2003301644A Pending JP2004015067A (ja) 1999-10-29 2003-08-26 半導体素子のキャパシタ製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000241239A Expired - Fee Related JP3486604B2 (ja) 1999-10-29 2000-08-09 半導体素子のキャパシタ製造方法

Country Status (4)

Country Link
US (2) US6391715B1 (ja)
JP (2) JP3486604B2 (ja)
KR (1) KR100361081B1 (ja)
TW (1) TW463287B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643573B1 (ko) * 2000-02-11 2006-11-13 삼성전자주식회사 반도체소자의 커패시터 제조방법
KR100988082B1 (ko) 2003-05-21 2010-10-18 삼성전자주식회사 스택형 커패시터, 그를 구비한 반도체 메모리 소자 및 그제조방법
KR100537522B1 (ko) * 2004-02-27 2005-12-19 삼성전자주식회사 압전 방식의 잉크젯 프린트헤드와 그 노즐 플레이트의제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275342A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 薄膜形成方法および薄膜形成装置
JPH10284693A (ja) * 1997-03-31 1998-10-23 Samsung Electron Co Ltd 半導体キャパシタ製造方法及びそれによって形成される半導体キャパシタ
JPH11176760A (ja) * 1997-12-08 1999-07-02 Samsung Electron Co Ltd 半導体キャパシタ製造設備及びそれを用いた製造方法
JPH11274097A (ja) * 1998-03-20 1999-10-08 Sony Corp 半導体装置の製造方法
JPH11284149A (ja) * 1998-03-02 1999-10-15 Samsung Electronics Co Ltd 半導体素子の製造装備及びこれを利用した半導体素子のキャパシタ製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2669460B2 (ja) * 1986-10-29 1997-10-27 株式会社日立製作所 エツチング方法
US5696014A (en) 1994-03-11 1997-12-09 Micron Semiconductor, Inc. Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
KR950034588A (ko) * 1994-03-17 1995-12-28 오가 노리오 탄탈계 고유전체재료 및 고유전체막의 형성방법 및 반도체장치
JPH08167605A (ja) * 1994-12-15 1996-06-25 Mitsubishi Electric Corp シリコン窒化膜の製造方法
US5639685A (en) * 1995-10-06 1997-06-17 Micron Technology, Inc. Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon
JPH09298284A (ja) 1996-05-09 1997-11-18 Nec Corp 半導体容量素子の形成方法
KR100235938B1 (ko) 1996-06-24 1999-12-15 김영환 반구형 실리콘 제조방법
US5798280A (en) 1996-12-02 1998-08-25 Micron Technology, Inc. Process for doping hemispherical grain silicon
KR19990002655A (ko) * 1997-06-20 1999-01-15 김영환 반도체 소자의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275342A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 薄膜形成方法および薄膜形成装置
JPH10284693A (ja) * 1997-03-31 1998-10-23 Samsung Electron Co Ltd 半導体キャパシタ製造方法及びそれによって形成される半導体キャパシタ
JPH11176760A (ja) * 1997-12-08 1999-07-02 Samsung Electron Co Ltd 半導体キャパシタ製造設備及びそれを用いた製造方法
JPH11284149A (ja) * 1998-03-02 1999-10-15 Samsung Electronics Co Ltd 半導体素子の製造装備及びこれを利用した半導体素子のキャパシタ製造方法
JPH11274097A (ja) * 1998-03-20 1999-10-08 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US6391715B1 (en) 2002-05-21
US6472269B2 (en) 2002-10-29
KR100361081B1 (ko) 2002-11-18
KR20010039195A (ko) 2001-05-15
US20020102792A1 (en) 2002-08-01
JP2001135802A (ja) 2001-05-18
TW463287B (en) 2001-11-11
JP3486604B2 (ja) 2004-01-13

Similar Documents

Publication Publication Date Title
US5405799A (en) Method of making a storage electrode of DRAM cell
JP2000082746A (ja) 半導体集積回路装置の製造方法
JPH08107190A (ja) 半導体素子のキャパシター製造方法
JPH11330398A (ja) シリコン基板において埋め込みプレ―トを形成する方法及びトレンチキャパシタを形成する方法
JP2004015067A (ja) 半導体素子のキャパシタ製造方法
US7202163B2 (en) Local interconnection method and structure for use in semiconductor device
JP3957886B2 (ja) 半導体素子のキャパシタ製造方法及びこれによって製造される半導体キャパシタ
US7052956B2 (en) Method for forming capacitor of semiconductor device
US6194266B1 (en) Method for forming a capacitor having selective hemispherical grained polysilicon
JP2000332114A (ja) 半導体集積回路装置の製造方法
KR100643573B1 (ko) 반도체소자의 커패시터 제조방법
JP2000200790A (ja) 半導体装置及びその製造方法
KR100679251B1 (ko) 반도체 소자의 커패시터 제조방법
KR100696774B1 (ko) 반도체소자의 캐패시터 형성방법
US6265264B1 (en) Method of doping and HSG surface of a capacitor electrode with PH3 under a low temperature/high pressure processing condition
KR100886704B1 (ko) 캐패시터의 스토리지노드 전극 형성 방법
KR20010059997A (ko) 반도체소자의 캐패시터 제조방법
KR0168344B1 (ko) 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법
KR0168401B1 (ko) 커패시터의 제조방법
JP2003197770A (ja) 半導体装置およびその製造方法
KR20000047885A (ko) Ｈｓｇ 용량 소자의 형성 방법
JPH0575056A (ja) 半導体素子の製造方法
KR19990039563A (ko) 반구형 실리콘층을 갖는 커패시터 제조방법
KR20010084597A (ko) 반도체 소자의 커패시터 제조방법
JPH10294439A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100902