JPH11176760A - 半導体キャパシタ製造設備及びそれを用いた製造方法 - Google Patents

半導体キャパシタ製造設備及びそれを用いた製造方法

Info

Publication number
JPH11176760A
JPH11176760A JP10241439A JP24143998A JPH11176760A JP H11176760 A JPH11176760 A JP H11176760A JP 10241439 A JP10241439 A JP 10241439A JP 24143998 A JP24143998 A JP 24143998A JP H11176760 A JPH11176760 A JP H11176760A
Authority
JP
Japan
Prior art keywords
process chamber
chamber
load lock
hsg
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10241439A
Other languages
English (en)
Inventor
Kikin Nan
基欽 南
Gen Kan
鉉 韓
Je-Eung Park
濟應 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11176760A publication Critical patent/JPH11176760A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 多数の後続工程の間に進行されていた洗浄工
程をスキップすることができ、製造工程に所要される時
間を減らして収率を向上させる半導体キャパシタ製造設
備、及びそれを用いた製造方法を提供する。 【解決手段】 半導体ウェハのキャパシタ下部電極表面
上にＨＳＧを形成するためのＨＳＧ工程が進行される第
１工程チャンバー５２と、ＨＳＧが形成された下部電極
上にキャパシタ形成のための後続工程が遂行される第２
工程チャンバー５０と、第１工程チャンバーと第２工程
チャンバーとの間に真空が維持されて設置されるロード
ロックチャンバー１８とを備える。このため、キャパシ
タの製造工程に所要される時間を減らして収率を向上さ
せることができ、下部電極上に良質の酸化膜を形成する
ことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体キャパシタ製
造設備及びそれを用いた製造方法に関し、より詳しくは
完成されたキャパシタの下部電極に作用するストリッジ
−ポリシリコン膜上にＨＳＧ（Hemi Spherical Grain）
を形成した後、遂行される多数の後続工程間の洗浄工程
をスキップすることができる半導体キャパシタ製造設備
及びそれを用いた製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体ウェハが大口径化されるこ
とによって、特定半導体装置製造工程は毎葉式半導体装
置製造設備の内部で工程が進行されている。しかし、こ
の工程によると毎葉式半導体装置製造設備の内部でウェ
ハ一枚当りの工程が進行される。これにより、工程を完
了するのに多くの時間が所要されて収率が落ちるという
問題点があった。
【０００３】従って、完成されたキャパシタの下部電極
に作用するストリッジ−ポリシリコン膜（Storage−Pol
ysiliconfilm）の表面積を増加させてキャパシタンスを
増加させるＨＳＧ工程などの一連のキャパシタ製造工程
は、バッチ処理方式のキャパシタ製造設備の内部で工程
が進行されている。
【０００４】図１及び図２を参照すると、従来のＨＳＧ
工程が進行される半導体キャパシタ製造設備には、図１
に図示されるように、１０-7Ｔｏｒｒ以上の高真空状態
でＨＳＧ工程が一括的に進行され得る工程チャンバー２
０が設置されている。工程チャンバー２０の内部には多
数のウェハを積載可能な図示しないボートが設置されて
いる。
【０００５】そして、工程チャンバー２０と１０-3Ｔｏ
ｒｒ以上１０-7Ｔｏｒｒ以下の真空状態が形成可能なロ
ードロックチャンバー１８が連結されている。ロードロ
ックチャンバー１８の内部にはウェハ移送用ロボットア
ーム２２が設置されている。
【０００６】また、ロードロックチャンバー１８の一側
と第１予備ロードロックチャンバー１６が連結され、ロ
ードロックチャンバー１８の他の一側と第２予備ロード
ロックチャンバー２４が連結されている。第１予備ロー
ドロックチャンバー１６の内部には第１カセット移送用
ロボットアーム１４が設置されており、第２予備ロード
ロックチャンバー２４内部には第２カセット移送用ロボ
ットアーム２６が設置されている。
【０００７】そして、第１予備ロードロックチャンバー
１６とローディングエリア１０が連結されている。ロー
ディングエリア１０の最上部にストリッジ−ポリシリコ
ン膜が形成された多数のウェハがローディングカセット
１２に積載されてＨＳＧ工程を進行するために設置され
ている。
【０００８】また、第２予備ロードロックチャンバー２
４とアンローディングエリア３０が連結されている。ア
ンローディングエリア３０には工程チャンバー２０内部
でＨＳＧ工程が進行されたウェハを積載可能なアンロー
ディングカセット２８が設置されている。
【０００９】従って、最上部にストリッジ−ポリシリコ
ン膜が形成された多数のウェハが積載されたローディン
グエリア１０のローディングカセット１２は第１カセッ
ト移送用ロボットアーム１４によって第１予備ロードロ
ックチャンバー１６の内部に移送される。
【００１０】そして、約１分程度の時間経過後、アンロ
ーディングエリア３０のアンローディングカセット２８
は第２カセット移送用ロボットアーム２６によって第２
予備ロードロックチャンバー２４の内部に移送される。
【００１１】続いて、第１予備ロードロックチャンバー
１６内部のローディングカセット１２に積載された多数
のウェハは、ロードロックチャンバー１８内部のウェハ
移送用ロボットアーム２２の反復動作によって工程チャ
ンバー２０内部の図示しないボートにそれぞれ積載され
る。
【００１２】次に、工程チャンバー２０内部では１０-6
Ｔｏｒｒ以上の圧力状態でシルラン（SiH4）ガスまたは
ディシルラン（Si2H6）ガスを使用して多数のウェハに
対して一括的にＨＳＧ工程が進行される。ＨＳＧ工程の
進行によってストリッジ−ポリシリコン膜上にはＨＳＧ
が形成される。
【００１３】続いて、工程チャンバー２０の図示しない
ボートに積載された多数のウェハはロードロックチャン
バー１８の内部のウェハ移送用ロボットアーム２２の反
復動作によって第２予備ロードロックチャンバー２４内
部のアンローディングカセット２８にそれぞれ積載され
る。そして、アンローディングカセット２８は第２カセ
ット移送用ロボットアーム２６によってアンローディン
グエリア３０に移送される。
【００１４】以後、アンローディングエリア３０のアン
ローディングカセット２８はロボット等の移動手段によ
って湿式洗浄設備に移送され、湿式洗浄設備に移送され
たアンローディングカセット２８に積載された多数のウ
ェハは第１洗浄工程が進行される。第１洗浄工程は、Ｈ
ＳＧ工程が進行されたウェハが後続されるアニール工程
を遂行するためにホスフィンアニール設備に移動する過
程に周辺環境に露出したことによる汚染を洗浄するため
の工程である。
【００１５】そして、第１洗浄工程が進行された多数の
ウェハは再びローディングカセット１２に積載されて図
１に図示されたものと類似に構成されたホスフィンアニ
ール設備に移送される。以後、前述したＨＳＧ工程の進
行のためにウェハが移動される順と同一にウェハはロー
ディングエリア１０、第１予備ロードロックチャンバー
１６及びロードロックチャンバー１８を通過し、工程チ
ャンバー２０の内部の図示しないボートに順次に積載さ
れる。工程チャンバー２０の内部では７５０℃程度の温
度でホスフィン（Phosphine；PH3）ガスを使用してＨＳ
Ｇが形成されたウェハの所定領域に燐（P）不純物を注
入してキャパシタンスを向上させるためのアニール工程
が進行される。
【００１６】そして、アニール工程が進行されたウェハ
は再びロードロックチャンバー１８、第２予備ロードロ
ックチャンバー２４を通過してアンローディングエリア
３０のアンローディングカセット２８に積載される。
【００１７】また、アニール工程が進行されたウェハが
積載されたアンローディングカセット２８はロボット等
の移動手段によって湿式洗浄設備に移送され、湿式洗浄
設備に移送されたアンローディングカセット２８に積載
された多数のウェハは第２洗浄工程が進行される。第２
洗浄工程は後続される窒化膜形成工程を遂行するために
ウェハが窒化膜形成工程設備に移動される過程に周辺環
境に露出されたことによる汚染を洗浄するためである。
【００１８】そして、第２洗浄工程が進行されたウェハ
は再びローディングカセット１２に積載され、図１に図
示されたものと類似に構成された窒化膜形成工程設備に
移送される。このとき、ウェハが窒化膜形成工程設備に
移動される過程に周辺環境に露出されることによってウ
ェハのＨＳＧが形成されたストリッジ−ポリシリコン膜
上には自然酸化膜（Native Oxide Film）が形成され
る。
【００１９】そして、窒化膜形成工程設備に移送された
ウェハは前述したようにローディングエリア１０、第１
予備ロードロックチャンバー１６及びロードロックチャ
ンバー１８を通過して工程チャンバー２０の内部に移送
される。工程チャンバー２０の内部ではアンモニアガス
（NH3）を使用して自然酸化膜上に窒化膜を形成する窒
化膜形成工程が進行される。
【００２０】最後に、ウェハは再びロードロックチャン
バー１８及び第２予備ロードロックチャンバー２４を通
過してアンローディングエリア３０のアンローディング
カセット２８に積載されて後続されるキャパシタ製造設
備に移送される。
【００２１】前述したようにＨＳＧ工程、アニール工程
及び窒化膜形成工程が各々独立したキャパシタ製造設備
の内部で進行されることで、ウェハがキャパシタ製造設
備間移動時、周辺環境に露出されて汚染され、汚染され
たウェハを洗浄するために洗浄工程が進行された。
【００２２】
【発明が解決しようとする課題】しかし、この従来の半
導体キャパシタ製造設備によると、洗浄工程の進行によ
ってキャパシタ製造に多くの時間が費やされ、収率が低
減するという問題点があった。
【００２３】また、第２洗浄工程を進行した後、ＨＳＧ
が形成されたストリッジ−ポリシリコン膜上に自然酸化
膜を形成する工程は、ウェハを周辺環境に露出させて進
行することで自然酸化膜の厚さが不均一となる問題点が
あった。
【００２４】本発明は上記の問題点に鑑みて案出された
もので、多数の後続工程の間に進行されていた洗浄工程
をスキップすることができ、製造工程に所要される時間
を減らして収率を向上させる半導体キャパシタ製造設
備、及びそれを用いた製造方法を提供することを目的と
する。
【００２５】本発明の他の目的は、ＨＳＧが形成された
ストリッジ−ポリシリコン膜上に均一度が高い酸化膜を
形成することができる半導体キャパシタ製造設備、及び
それを用いた製造方法を提供することにある。
【００２６】
【課題を解決するための手段】本発明の請求項１記載の
半導体キャパシタ製造設備は、半導体ウェハのキャパシ
タ下部電極表面上にＨＳＧを形成するためのＨＳＧ工程
が進行される第１工程チャンバーと、ＨＳＧが形成され
た下部電極上にキャパシタ形成のための後続工程が遂行
される第２工程チャンバーと、第１工程チャンバーと第
２工程チャンバーとの間に真空が維持されて設置される
ロードロックチャンバーとを備える。
【００２７】本発明の請求項２記載の半導体キャパシタ
製造設備によると、第２工程チャンバーで遂行される後
続工程と他の後続工程とが進行される複数の第３工程チ
ャンバーがロードロックチャンバーの一側にさらに連結
される。
【００２８】本発明の請求項３記載の半導体キャパシタ
製造設備によると、ロードロックチャンバーの一側に、
第１工程チャンバーに投入されてＨＳＧ工程が進行され
る多数のウェハが積載されたローディングカセットが待
機する第１予備ロードロックチャンバーが連結される。
【００２９】本発明の請求項４記載の半導体キャパシタ
製造設備によると、ロードロックチャンバーの他の一側
に、第２工程チャンバーで後続工程が進行された多数の
ウェハが積載されるアンローディングカセットが待機す
る第２予備ロードロックチャンバーが連結される。本発
明の請求項５記載の半導体キャパシタ製造設備は、第１
工程チャンバーの一側にシルランガス供給ラインが連結
される。
【００３０】本発明の請求項６記載の半導体キャパシタ
製造設備は、第１工程チャンバーの一側にディシルラン
ガス供給ラインが連結される。本発明の請求項７記載の
半導体キャパシタ製造設備は、第２工程チャンバーの一
側にホスフィンガス供給ラインが連結される。
【００３１】本発明の請求項８記載の半導体キャパシタ
製造設備は、第２工程チャンバーの他の一側に酸素ガス
供給ラインがさらに連結される。本発明の請求項９記載
の半導体キャパシタ製造設備は、第２工程チャンバーの
また他の一側にアンモニアガス供給ラインがさらに連結
される。
【００３２】本発明の請求項１０記載の半導体キャパシ
タ製造設備は、第１工程チャンバーの内部の圧力状態は
１０-7Ｔｏｒｒ以上に維持できる。本発明の請求項１１
記載の半導体キャパシタ製造設備は、第１工程チャンバ
ー及び第２工程チャンバーは一括処理方式によって工程
が遂行可能に構成される。
【００３３】本発明の請求項１２記載の半導体キャパシ
タ製造方法は、半導体ウェハのキャパシタの下部電極表
面上にＨＳＧを形成するための第１工程チャンバーとＨ
ＳＧが形成された下部電極上にキャパシタ形成のための
後続工程とが遂行される第２工程チャンバーと、これら
の間に真空が維持されて設置されるロードロックチャン
バーとを備える半導体キャパシタ製造設備を用いた半導
体キャパシタ製造方法であって、第１工程チャンバー内
で半導体ウェハのキャパシタ下部電極表面上にＨＳＧを
形成する段階と、ＨＳＧが形成されたウェハを真空が維
持されるロードロックチャンバーを経由して第２工程チ
ャンバーに移送する段階と、第２工程チャンバー内でウ
ェハに対してアニーリング工程を遂行する段階と、アニ
ーリング工程が遂行されたウェハに対して第２工程チャ
ンバーの工程条件を変更した後、インシチュに下部電極
上に誘電膜を形成させる段階とを含む。
【００３４】本発明の請求項１３記載の半導体キャパシ
タ製造方法によると、下部電極上に誘電膜を形成させる
段階は、下部電極上に酸化膜を形成させる段階と、酸化
膜上に窒化膜を形成させる段階とを含む。
【００３５】本発明の請求項１４記載の半導体キャパシ
タ製造方法によると、アニーリング工程はホスフィンガ
ス雰囲気中で行われる。本発明の請求項１５記載の半導
体キャパシタ製造方法によると、アニーリング工程は７
００〜８００℃の第２工程チャンバー内部で遂行され
る。
【００３６】本発明の請求項１６記載の半導体キャパシ
タ製造方法によると、酸化膜は酸素ガスを使用して形成
される。本発明の請求項１７記載の半導体キャパシタ製
造方法によると、酸化膜は１０Å以下の厚さに形成され
る。
【００３７】本発明の請求項１８記載の半導体キャパシ
タ製造方法によると、窒化膜はアンモニアガス雰囲気中
で形成される。本発明の請求項１９記載の半導体キャパ
シタ製造方法は、窒化膜は窒化シリコン（Si3N4）膜で
ある。
【００３８】
【発明の実施の形態】以下、本発明の実施の形態を示す
一実施例を添付した図面に基づき詳細に説明する。本発
明の実施例によるキャパシタ製造設備には、図３に図示
するように、図示しないボートが内部に設置され、１０
-7Ｔｏｒｒ以上の高真空状態で低圧化学気相蒸着法によ
ってＨＳＧ工程が進行される第１工程チャンバー５２が
設置されている。第１工程チャンバー５２の一側には図
示しないシルラン（SiH4）ガス供給ラインまたはディシ
ルラン（Si2H6）ガス供給ラインが形成されている。
【００３９】そして、内部に図示しないボートが設置さ
れており、工程条件によってアニール工程、酸化膜形成
工程及び窒化膜形成工程が進行される第２工程チャンバ
ー５０が設置されている。第２工程チャンバー５０の一
側には図示しないホスフィン（PH3）ガス供給ライン、
酸素ガス供給ライン及びアンモニア（NH3）ガス供給ラ
インがそれぞれ形成されている。
【００４０】また、前記第１工程チャンバー５２と第２
工程チャンバー５０の間にロードロックチャンバー４８
が設置されている。ロードロックチャンバー４８の内部
にはウェハ移送用ロボットアーム５４が設置されてい
る。
【００４１】そして、前記ロードロックチャンバー４８
の一側と第１予備ロードロックチャンバー４６が連結さ
れており、前記ロードロックチャンバー４８の他の一側
と第２予備ロードロックチャンバー５６が連結されてい
る。第１予備ロードロックチャンバー４６の内部には第
１カセット移送用ロボットアーム４４が設置されてお
り、前記第２予備ロードロックチャンバー５６の内部に
は第２カセット移送用ロボットアーム５８が設置されて
いる。
【００４２】また、前記第１予備ロードロックチャンバ
ー４６とローディングエリア４０が連結されており、前
記第２予備ロードロックチャンバー５６とアンローディ
ングエリア６２が連結されている。ローディングエリア
４０内部には完成されたキャパシタの下部電極として作
用するストリッジ−ポリシリコン膜が最上部に形成され
た多数のウェハが積載されたローディングカセット４２
が設置され、前記アンローディングエリア６２内部には
アンローディングカセット６０が設置されている。
【００４３】以下、前述した構成の本実施例による半導
体キャパシタ製造設備の作用とそれを用いた半導体キャ
パシタ製造方法の一実施例を図４、図５及び図６を参照
して詳しく説明する。
【００４４】図４、図５及び図６をに図示するように、
先ず、多数のウェハが積載されたローディングエリア４
０のローディングカセット４２は第１カセット移送用ロ
ボットアーム４４によって第１予備ロードロックチャン
バー４６内部に移送される。ウェハ６０上には図５に図
示されたように特定パターンの層間絶縁膜６２が形成さ
れ、前記層間絶縁膜６２上には酸化膜６６が形成され、
前記層間絶縁膜６２及び酸化膜６６の側壁にスペーサ６
４が形成され、前記酸化膜６６上に完成されたキャパシ
タの下部電極として作用するストリッジ−ポリシリコン
膜６８が形成されている。
【００４５】そして、約１分程度の時間経過後、第２カ
セット移送用ロボットアーム５８によってアンローディ
ングエリア６２のアンローディングカセット６０は、第
２予備ロードロックチャンバー５６の内部に移送され
る。
【００４６】続いて、第１予備ロードロックチャンバー
４６の内部のローディングカセット４２に積載された多
数のウェハは、ロードロックチャンバー４８の内部のウ
ェハ移送用ロボットアーム５４の反復動作によって第１
工程チャンバー５２の内部の図示しないボートにそれぞ
れ積載される。
【００４７】そして、第１工程チャンバー５２の内部で
は１０-6Ｔｏｒｒ以上の高真空状態で図示しないシルラ
ンガス供給ラインまたはディシルランガス供給ラインを
通じて供給されるシルランガスまたはディシルランガス
を使用してＨＳＧ工程が進行される。ＨＳＧ工程の進行
によって第１工程チャンバー５２の図示しないボートに
積載された多数のウェハのストリッジ−ポリシリコン膜
６８の表面は、図６に図示するように、半球形ＨＳＧ膜
が形成され、前記ＨＳＧが形成されることによってスト
リッジ−ポリシリコン膜６８の表面積が増加されて完成
されたキャパシタのキャパシタンスは増加する。
【００４８】続いて、前記第１工程チャンバー５２の図
示しないボートに積載された多数のウェハは第１ロード
ロックチャンバー４８の内部のウェハ移送用ロボットア
ーム５４の反復動作によって第２工程チャンバー５０内
部のボートに順に積載される。
【００４９】そして、第２工程チャンバー５０の内部で
は、図示しないホスフィンガス供給ラインを通じて供給
されるホスフィンガスを使用してＨＳＧが形成されたウ
ェハ内部に燐不純物を注入して、キャパシタンスの向上
のためのアニール工程が前記多数のウェハに対して一括
的に進行される。アニール工程を図７を参照して詳しく
説明すると、先ず第２工程チャンバー５０の内部温度を
約４５０℃に維持する第１準備段階を遂行した後、第２
工程チャンバー５０の内部温度を８℃／ｍｉｎの比率で
７５０℃に上昇させる温度上昇段階を遂行する。
【００５０】そして、前記第２工程チャンバー５０の内
部温度を所定時間の間７５０℃に維持する維持段階を遂
行した後、図示しないホスフィンガス供給ラインを通じ
て第２工程チャンバー５０内部にホスフィンガスが供給
されることによりウェハ内部に燐不純物が注入されるア
ニール段階が遂行される。
【００５１】続いて、第２工程チャンバー５０の内部温
度を３．３℃／ｍｉｎの比率で４５０℃に下降させる温
度下降段階を遂行した後、第２工程チャンバー５０の内
部温度を４５０℃に維持する第２準備段階を遂行するこ
とでアニール工程が完了される。
【００５２】そして、第２工程チャンバー５０の内部へ
のホスフィンガスの供給が中断され、図示しない酸素ガ
ス供給ラインを通じてアンモニアガスが第２工程チャン
バー５０内部に一定量の酸素ガスが供給されることによ
って図６に図示されるようにＨＳＧが形成されたストリ
ッジ−ポリシリコン膜６８上に１０Å以下の第１酸化膜
８２が形成される酸化膜形成工程が前記多数のウェハに
対して一括的に進行される。
【００５３】続いて、第２工程チャンバー５０内部への
酸素ガスの供給が中断され、図示しないアンモニアガス
供給ラインを通じて、第２工程チャンバー５０内部に供
給され、アンモニアガスと異なる経路で第２工程チャン
バー５０内部にディクロロシルラン（Dichloro−silan
e：SiHCl2）ガスが供給されることによって、図６に図
示されるように、第１酸化膜８２上に窒化膜８４が形成
される窒化膜形成工程が前記多数のウェハに対して一括
的に進行される。
【００５４】前記窒化膜形成工程を図８を参照して詳し
く説明すると、先ず第２工程チャンバー５０の内部温度
を約６７０℃に維持する第１準備段階を遂行した後、第
２工程チャンバー５０の内部温度を８℃／ｍｉｎの比率
で７８０℃に上昇させる温度上昇段階を遂行する。
【００５５】そして、前記第２工程チャンバー５０の内
部に存在する不純物を所定時間の間ポンピングして第２
工程チャンバー５０の漏洩を点検する第１ポンピング段
階を遂行した後、図示しないアンモニアガス供給ライン
で第２工程チャンバー５０内部に供給されるアンモニア
ガスを熱分解して第２工程チャンバー５０の雰囲気を組
成する雰囲気組成段階を遂行する。
【００５６】次に、特定比率で第２工程チャンバー５０
の内部温度を６７０℃に下降させる温度下降段階を遂行
する。続いて、６７０℃の第２工程チャンバー５０の内
部に存在する熱分解されたアンモニアガス等を所定の時
間の間外部にポンピングした後、待機する安定化段階を
遂行する。
【００５７】そして、図示しないアンモニアガス供給ラ
インを通じて第２工程チャンバー５０内部にアンモニア
ガスを供給して、他の経路でディクロロシルラン（SiHC
l2）ガスを供給して第１酸化膜８２上に窒化膜８４を形
成する窒化膜形成段階を遂行する。
【００５８】続いて、第２工程チャンバー５０内部に存
在するガスを外部にポンピングする第２ポンピング段階
を遂行した後、次の工程を準備する第２準備段階を遂行
することで窒化膜形成工程は完了される。
【００５９】続いて、前記窒化膜形成工程が完了された
ロードロックチャンバー４８の内部の多数のウェハは、
ウェハ移送用アーム５４の反復的な動作によって第２予
備ロードロックチャンバー５６の内部のアンローディン
グカセット６０に順次に積載される。そして、前記アン
ローディングカセット６０は第２カセット移送用ロボッ
トアーム５８によってアンローディングエリア６２に移
送される。
【００６０】以後、アンローディングカセット６０に積
載されたウェハは後続されるキャパシタ製造設備に移動
され、図６に図示されたように前記窒化膜８４上に第２
酸化膜８６を形成し、図５及び図６に図示されたように
前記第２酸化膜８６上に完成されたキャパシタの上部電
極として作用するプレート−ポリシリコン膜７０を形成
する工程が進行される。第１酸化膜８２、窒化膜８４及
び第２酸化膜８６は完成された半導体キャパシタで誘電
膜として作用する。
【００６１】製作者によって、ロードロックチャンバー
４８の一側に前記アニール工程、酸化膜形成工程及び窒
化膜形成工程以外の他の後続工程が進行される複数の図
示しない第３工程チャンバーをさらに連結することも可
能である。
【００６２】従って、本実施例によると一つのキャパシ
タ製造設備の内部でＨＳＧ工程、アニール工程、酸化膜
形成工程及び窒化膜形成工程を順次的に進行することで
ウェハが周辺の環境に露出されることを防止することが
できる。
【００６３】
【発明の効果】従って、本発明のキャパシタ製造設備及
びそれを用いた製造方法によると、キャパシタ製造設備
間のウェハの移動時、ウェハが周辺環境に露出されて汚
染され、汚染されたウェハを洗浄するために進行された
従来の洗浄工程をスキップすることができるのでキャパ
シタ製造工程に費やされる時間を減らして収率を向上さ
せることができる。
【００６４】さらに、第２工程チャンバーの一側に備え
られる酸素ガス供給ラインを通じて供給される一定量の
酸素ガスを使用してＨＳＧが形成されたストリッジ−ポ
リシリコン膜上に厚さの均一度が優れた良質の酸化膜を
形成することができる。
【００６５】以上、本発明は記載された実施例に対して
のみ詳細に説明されたが、本発明の技術的思想の範囲内
で多様な変形及び修正が可能であることは当業者にとっ
て明白なことであり、このような変形及び修正が付加さ
れたものが特許請求範囲に属することは当然なことであ
る。
【図面の簡単な説明】
【図１】従来の半導体キャパシタ製造設備の模式図であ
る。
【図２】従来の半導体キャパシタ製造方法の流れ図であ
る。
【図３】本発明の実施例による半導体キャパシタ製造設
備の模式図である。
【図４】本発明の実施例による半導体キャパシタ製造方
法の流れ図である。
【図５】本発明の実施例による半導体キャパシタの断面
図である。
【図６】図５のA部分拡大図である。
【図７】本発明の実施例によるアニール工程のタイム図
である。
【図８】本発明の実施例による窒化膜形成工程のタイム
図である。
【符号の説明】
１０、４０ ローディングエリア １２、４２ ローディングカセット １４、４４ 第１カセット移送用アーム １６、４６ 第１予備ロードロックチャンバー １８、４８ ロードロックチャンバー ２０ 工程チャンバー ２２、５４ ウェハ移送用アーム ２４、５６ 第２予備ロードロックチャンバー ２６、５８ 第２カセット移送用アーム ２８、６０ アンローディングカセット ３０、６２ アンローディングエリア ５０ 第２工程チャンバー ５２ 第１工程チャンバー ６０ ウェハ ６２ 層間絶縁膜 ６４ スペーサ ６６ 酸化膜 ６８ ストリッジ−ポリシリコン膜 ７０ プレート−ポリシリコン膜 ８２ 第１酸化膜 ８４ 窒化膜 ８６ 第２酸化膜

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウェハのキャパシタ下部電極表面
    上にＨＳＧを形成するためのＨＳＧ工程が進行される第
    １工程チャンバーと、 前記ＨＳＧが形成された下部電極上にキャパシタ形成の
    ための後続工程が遂行される第２工程チャンバーと、 前記第１工程チャンバーと前記第２工程チャンバーとの
    間に真空が維持されて設置されるロードロックチャンバ
    ーと、 を備えることを特徴とする半導体キャパシタ製造設備。
  2. 【請求項２】 前記第２工程チャンバーで遂行される後
    続工程と他の後続工程とが進行される複数の第３工程チ
    ャンバーが前記ロードロックチャンバーの一側にさらに
    連結されることを特徴とする請求項１記載の半導体キャ
    パシタ製造設備。
  3. 【請求項３】 前記ロードロックチャンバーの一側に、
    前記第１工程チャンバーに投入されてＨＳＧ工程が進行
    される多数のウェハが積載されたローディングカセット
    が待機する第１予備ロードロックチャンバーが連結され
    ることを特徴とする請求項１記載の半導体キャパシタ製
    造設備。
  4. 【請求項４】 前記ロードロックチャンバーの他の一側
    に、前記第２工程チャンバーで前記後続工程が進行され
    た多数のウェハが積載されるアンローディングカセット
    が待機する第２予備ロードロックチャンバーが連結され
    ることを特徴とする請求項３記載の半導体キャパシタ製
    造設備。
  5. 【請求項５】 前記第１工程チャンバーの一側にシルラ
    ンガス供給ラインが連結されることを特徴とする請求項
    １記載の前記半導体キャパシタ製造設備。
  6. 【請求項６】 前記第１工程チャンバーの一側にディシ
    ルランガス供給ラインが連結されることを特徴とする請
    求項５記載の半導体キャパシタ製造設備。
  7. 【請求項７】 前記第２工程チャンバーの一側にホスフ
    ィンガス供給ラインが連結されることを特徴とする請求
    項５または６に記載の半導体キャパシタ製造設備。
  8. 【請求項８】 前記第２工程チャンバーの他の一側に酸
    素ガス供給ラインがさらに連結されることを特徴とする
    請求項７記載の半導体キャパシタ製造設備。
  9. 【請求項９】 前記第２工程チャンバーのまた他の一側
    にアンモニアガス供給ラインがさらに連結されることを
    特徴とする請求項８記載の半導体キャパシタ製造設備。
  10. 【請求項１０】 前記第１工程チャンバーの内部の圧力
    状態は１０-7Ｔｏｒｒ以上に維持できることを特徴とす
    る請求項１記載の半導体キャパシタ製造設備。
  11. 【請求項１１】 前記第１工程チャンバー及び第２工程
    チャンバーは一括処理方式によって工程が遂行可能に構
    成されることを特徴とする請求項１記載の半導体キャパ
    シタ製造設備。
  12. 【請求項１２】 半導体ウェハのキャパシタの下部電極
    表面上にＨＳＧを形成するための第１工程チャンバーと
    前記ＨＳＧが形成された下部電極上にキャパシタ形成の
    ための後続工程とが遂行される第２工程チャンバーと、
    これらの間に真空が維持されて設置されるロードロック
    チャンバーとを備える半導体キャパシタ製造設備を用い
    た半導体キャパシタ製造方法であって、 前記第１工程チャンバー内で半導体ウェハのキャパシタ
    下部電極表面上にＨＳＧを形成する段階と、 前記ＨＳＧが形成されたウェハを前記真空が維持される
    ロードロックチャンバーを経由して前記第２工程チャン
    バーに移送する段階と、 前記第２工程チャンバー内で前記ウェハに対してアニー
    リング工程を遂行する段階と、 前記アニーリング工程が遂行されたウェハに対して第２
    工程チャンバーの工程条件を変更した後、インシチュに
    前記下部電極上に誘電膜を形成させる段階と、 を含むことを特徴とする半導体キャパシタ製造方法。
  13. 【請求項１３】 前記下部電極上に誘電膜を形成させる
    段階は、前記下部電極上に酸化膜を形成させる段階と、
    前記酸化膜上に窒化膜を形成させる段階とを含むことを
    特徴とする請求項１２記載の半導体キャパシタ製造方
    法。
  14. 【請求項１４】 前記アニーリング工程はホスフィンガ
    ス雰囲気中で行われることを特徴とする請求項１２に記
    載の前記半導体キャパシタ製造方法。
  15. 【請求項１５】 前記アニーリング工程は７００〜８０
    ０℃の前記第２工程チャンバー内部で遂行されることを
    特徴とする請求項１４記載の半導体キャパシタ製造方
    法。
  16. 【請求項１６】 前記酸化膜は酸素ガスを使用して形成
    されることを特徴とする請求項１５記載の半導体キャパ
    シタ製造方法。
  17. 【請求項１７】 前記酸化膜は１０Å以下の厚さに形成
    されることを特徴とする請求項１６記載の半導体キャパ
    シタ製造方法。
  18. 【請求項１８】 前記窒化膜はアンモニアガス雰囲気中
    で形成されることを特徴とする請求項１７記載の半導体
    キャパシタ製造方法。
  19. 【請求項１９】 前記窒化膜は窒化シリコン（Si3N4）
    膜であることを特徴とする請求項１８記載の半導体キャ
    パシタ製造方法。
JP10241439A 1997-12-08 1998-08-27 半導体キャパシタ製造設備及びそれを用いた製造方法 Pending JPH11176760A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1997P66717 1997-12-08
KR1019970066717A KR100303918B1 (ko) 1997-12-08 1997-12-08 반도체커패시터제조설비및이를이용한반도체커패시터제조방법

Publications (1)

Publication Number Publication Date
JPH11176760A true JPH11176760A (ja) 1999-07-02

Family

ID=19526691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10241439A Pending JPH11176760A (ja) 1997-12-08 1998-08-27 半導体キャパシタ製造設備及びそれを用いた製造方法

Country Status (3)

Country Link
JP (1) JPH11176760A (ja)
KR (1) KR100303918B1 (ja)
TW (1) TW383448B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278156B1 (en) 1997-11-12 2001-08-21 Nec Corporation Dielectric separate type semiconductor device
JP2004015067A (ja) * 1999-10-29 2004-01-15 Samsung Electronics Co Ltd 半導体素子のキャパシタ製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643573B1 (ko) * 2000-02-11 2006-11-13 삼성전자주식회사 반도체소자의 커패시터 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0168342B1 (ko) * 1995-05-11 1998-12-15 윤종용 반구 모양의 그레인 실리콘을 갖는 커패시터의 스토리지 전극 제조방법
KR100365423B1 (ko) * 1995-12-30 2003-03-06 주식회사 하이닉스반도체 반도체소자제조를위한연속공정진행시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278156B1 (en) 1997-11-12 2001-08-21 Nec Corporation Dielectric separate type semiconductor device
JP2004015067A (ja) * 1999-10-29 2004-01-15 Samsung Electronics Co Ltd 半導体素子のキャパシタ製造方法

Also Published As

Publication number Publication date
TW383448B (en) 2000-03-01
KR19990048104A (ko) 1999-07-05
KR100303918B1 (ko) 2001-11-30

Similar Documents

Publication Publication Date Title
US7223702B2 (en) Method of and apparatus for performing sequential processes requiring different amounts of time in the manufacturing of semiconductor devices
JP3676983B2 (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
US5217501A (en) Vertical wafer heat treatment apparatus having dual load lock chambers
JP4422217B2 (ja) ＨＳＧ−Ｓｉ膜の製造方法
CN107507768A (zh) 半导体装置的制造方法、热处理装置以及存储介质
US6537876B2 (en) Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process
JP2002110572A (ja) マルチデポジションｓａｃｖｄリアクタ
JPH0714986A (ja) 半導体装置の製造方法及びその製造装置
US6358864B1 (en) Method of fabricating an oxide/nitride multilayer structure for IC manufacture
JPH11176760A (ja) 半導体キャパシタ製造設備及びそれを用いた製造方法
US20200141000A1 (en) Substrate processing method and substrate processing apparatus
JP3242901B2 (ja) 半導体形成方法及び装置
JP4553227B2 (ja) 熱処理方法
JP3400756B2 (ja) 半導体素子の製造方法
JP2744933B2 (ja) 縦型処理装置及び処理装置
JP5355514B2 (ja) 半導体製造方法、基板処理方法および基板処理装置
US7763550B2 (en) Method of forming a layer on a wafer
JP4655321B2 (ja) 熱処理方法
KR100292218B1 (ko) 반도체소자제조방법
JP2005064526A (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
KR100808870B1 (ko) 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법
JP2002222871A (ja) 熱処理方法
KR20140033900A (ko) 기판 처리 방법
KR100269279B1 (ko) 반도체장치제조방법
JP2000100806A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080212