JP5355514B2 - 半導体製造方法、基板処理方法および基板処理装置 - Google Patents

半導体製造方法、基板処理方法および基板処理装置 Download PDF

Info

Publication number
JP5355514B2
JP5355514B2 JP2010177628A JP2010177628A JP5355514B2 JP 5355514 B2 JP5355514 B2 JP 5355514B2 JP 2010177628 A JP2010177628 A JP 2010177628A JP 2010177628 A JP2010177628 A JP 2010177628A JP 5355514 B2 JP5355514 B2 JP 5355514B2
Authority
JP
Japan
Prior art keywords
chamber
substrate
processing
transfer
preliminary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2010177628A
Other languages
English (en)
Other versions
JP2011009762A (ja
Inventor
高野  智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2010177628A priority Critical patent/JP5355514B2/ja
Publication of JP2011009762A publication Critical patent/JP2011009762A/ja
Application granted granted Critical
Publication of JP5355514B2 publication Critical patent/JP5355514B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体製造方法、基板処理方法及び半導体製造装置に係り、特に搬送室を介して予備室から処理室へ、または処理室から予備室へ基板を搬送する際の環境条件を整えることによって、不純物による基板汚染の影響を極力排除できるようにした半導体製造方法及び基板処理装置に関する。
近年、半導体デバイスの微細化、高集積化に伴い、従来の規制対象であった浮遊粒子(主にメカニカルコンタミネーション)以外にガス状粒子による化学汚染(ケミカルコンタミネーション)の問題が顕在化している。ここで、メカニカルコンタミネーションは搬送ロボットなどの機械的可動部からの発塵、またケミカルコンタミネーション(ケミカルな微量成分)は真空ポンプからのオイルの逆拡散やチャンバ構造物(搬送ロボットの軸シール材やチャンバシーリング材としてのOリング等)からの微量の揮発不純物(脱ガス)成分による汚染をいう。
汚染の顕在化として、例えば、特開平5−304273号公報(特許第2508948号公報)記載のHSG(Hemi-spherical Grained Silicon)形成技術においては、ガス状粒子による汚染でSi分子の未結合手密度が不均一となり、製品の品質に悪影響を与える問題が発生している。また、エピタキシャル成長技術においては、ケミカル汚染物質(不純物分子)の存在によりSiの結晶性に不整合が生じ(汚染物質の存在する部分は、Si基板の結晶性とは無関係にSiが成長し)、結晶欠陥や多結晶化が引き起こされ、同様に製品の品質に悪影響を与える問題が発生している。また、ゲート酸化膜形成等の薄膜化が進む工程では、汚染物質の一分子の全体膜厚に占める割合が大きくなることから、膜厚均一性やデバイスの電気的特性に与える影響が無視できなくなってきている。
上記の背景から、近年の半導体デバイス製造には、メカニカルコンタミネーションのみならず、ケミカルコンタミネーションをも排除する、より清浄な環境が求められ、クリーンルームや製造装置への対応が望まれている。
ところで、従来、外部との間で基板のやりとりを行うロードロック室と、基板に薄膜形成などの所定の処理を施す処理室と、前記ロードロック室と処理室との間で基板の搬送を行う搬送室とを備えた半導体製造装置において、搬送室内の搬送ロボットによりロードロック室から処理室へウェーハ(基板)を搬送する場合、室(以下、「チャンバ」ともいう)内の圧力は、真空ポンプの排気による到達真空下で決められており、その圧力は、0.1Pa以下に維持されていた。
しかし、到達真空下の真空状態を維持したチャンバは、真空ポンプからのオイルの逆拡散やチャンバ構造物(搬送ロボットの軸シール材やチャンバシーリング材としてのOリング等)からの微量の揮発不純物成分によって汚染される可能性があり、搬送中のウェーハに悪影響が及ぶおそれがあった。
そこで、このようなチャンバの汚染を防ぐ方法として、
(1)ターボ分子ポンプなどの超高真空(10−6Pa)対応のポンプを全ての室に装着して、全ての室の不純物分圧を低減する、
(2)搬送室内の搬送ロボットを超高真空対応化する、
(3)チャンバシーリング材にメタルOリングを採用する、
等の方法が考えられるが、そのような方法は、高コストで、メンテナンスが容易でない等
のデメリットがあった。
ところで、特開平6−104178号公報(以下、公知例という)において、複数の真空処理室、基板を搬送する搬送ロボットを内装する搬送室、基板を導入あるいは搬出するための導入室、及び搬出室を用いて基板を真空処理する方法において、搬送室を真空排気した後、不活性ガスあるいは窒素ガスを装置稼働中、搬送室に導入し続ける方法や、真空処理で使用するガスを装置稼働中、真空処理室に導入し続ける方法が提案されている。これは、基板搬送時に、導入室と搬出室を除く真空処理室、搬送室に不活性ガスを供給しつつ排気することにより、主に搬送ロボットからの発塵、すなわちメカニカルコンタミネーションを排除して汚染を防止するものである。なお、導入室と搬出室を除く搬送室や真空処理室では、不活性ガスを供給しつつ排気しているので、搬送室や真空処理室に限っては、前述したケミカルコンタミネーションを排除することが可能であると考えられる。
しかし、公知例のものは、導入室及び搬出室(以下、単に導入室等という)については、真空ポンプを有するにもかかわらず、不活性ガスの供給は行わずに排気のみ行っているので、真空ポンプからのオイルの逆拡散や、チャンバ構造物(チャンバシーリング材としてのOリング等)からの微量の揮発不純物成分による汚染を防止できない。したがって、導入室等ひいては半導体製造装置全体をクリーンな状態に保つことができず、基板表面の汚染を有効に防止できない。
また、公知例では導入室等には、複数の基板を支持するカセットではなく、枚葉単位の基板を直接導入しているが、複数の基板を支持するカセットを導入する場合には、カセット搬入後、基板が処理室や搬送室に搬送されている際にも、導入室等には常に基板が存在することとなるため、導入室等で排気だけを行っても、真空ポンプからのオイルの逆拡散等のケミカルコンタミネーションにより、導入室等に存在している基板が汚染されてしまうという問題が生じる。
本発明は、上記事情を考慮し、搬送室、処理室のみならず予備室をもクリーンな状態に保つことができ、それによって基板表面の不純物による汚染を防止するための基板搬送環境を整えることのできる、低コストでメンテナンスの容易な半導体製造方法及び基板処理装置を提供することを目的とする。
第1の発明の半導体製造方法は、予備室と外部との間で基板のやりとりを行う工程と、処理室で基板に所定の処理を施す工程と、前記予備室と前記処理室との間に備えられた搬送室を介して基板の搬送を行う工程と、前記基板を搬送する際に、少なくとも基板が存在する室に不活性ガスを供給しつつ排気する工程とを含むことを特徴とする。所定の処理とは、気相成長など半導体素子を製造するに際してガスを扱う処理であればいずれでもよい。基板を搬送する際に、少なくとも基板が存在する室に不活性ガスを供給しつつ排気することにより、少なくとも基板が存在する室内に所定のガス流を形成することができ、当該室内を所定の圧力状態に維持し、その圧力下で基板の搬送を行うことで、少なくとも基板が存在する室において、ケミカルコンタミネーションを有効に防止でき、搬送中の基板表面の汚染を極力なくすことができる。
第2の発明の半導体製造方法は、予備室と外部との間で基板のやりとりを行う工程と、処理室で基板に所定の処理を施す工程と、前記予備室と前記処理室との間に備えられた搬送室を介して基板の搬送を行う工程と、前記基板を搬送する際に、前記全ての室に不活性ガスを供給しつつ排気する工程とを含むことを特徴とする。全ての室に不活性ガスを供給
しつつ排気すると、全ての室内に所定のガス流を形成でき、ケミカルコンタミネーションをより有効に防止でき、また搬送効率がよく好ましい。
第3の発明の半導体製造方法は、予備室と外部との間で基板のやりとりを行う工程と、処理室で基板に所定の処理を施す工程と、前記予備室と前記処理室との間に備えられた搬送室を介して基板の搬送を行う工程と、前記基板を搬送する際に、真空ポンプを具備する全ての室に不活性ガスを供給しつつ排気する工程とを含むことを特徴とする。真空ポンプを具備する全ての室に不活性ガスを供給しつつ排気し、ガス流を形成するので、真空ポンプからのオイルの逆拡散を有効に防止できる。
上述した第1の発明において、前記予備室と外部との間で行われる基板のやりとりは、複数枚の基板を支持するカセットで行われることが好ましい。予備室に、1枚の基板ではなく複数枚の基板を支持するカセットを搬入する場合、カセット搬入後、予備室には基板搬送の際にも基板が存在することとなるため、ケミカルコンタミネーションの防止を考慮すると、予備室には常に不活性ガスを供給しつつ排気する必要が生じる。この点で、本発明では、基板が存在する室の1つである予備室に不活性ガスを供給しつつ排気しているので、予備室に常に存在する基板表面の汚染を極力なくすことができる。
また、第1の発明において、前記処理室で基板に施される所定の処理は、HSG形成またはエピタキシャル成長であることが好ましい。HSG形成工程の場合、保持する室内の圧力は従来よりも高い方がよく、例えば50Pa以上に設定するのが望ましい。また、エピタキシャル成長工程の場合、保持する室内の圧力は、例えば400〜1333Pa程度に設定するのが望ましい。HSG形成工程ではガス状粒子による汚染でシリコン分子の未結合手密度が不均一となり、またエピタキシャル成長工程では、ケミカル汚染物質の存在によりSi結晶性に不整合が生じ、結晶欠陥や、多結晶化が引き起こされ、製品の品質に影響を与える問題が発生するが、本発明では、基板が存在する室に不活性ガスを供給しつつ排気しているので、そのような影響を低減することができる。またゲート酸化膜形成等の薄膜化が進む工程では汚染物質一分子の全体膜厚に占める割合が大きくなることから膜厚均一性やデバイス特性に与える影響が無視できなくなっているが、この場合においても、本発明により、そのような影響を低減することができる。
第4の発明の基板処理方法は、予備室と外部との間で基板のやりとりを行う工程と、処理室で基板に所定の処理を施す工程と、前記予備室と前記処理室との間に備えられた搬送室を介して基板の搬送を行う工程と、前記基板を搬送する際に、少なくとも基板が存在する室に不活性ガスを供給しつつ排気する工程とを含むことを特徴とする。基板は半導体基板の他にガラス基板であってもよい。所定の処理とは、気相成長など基板を処理するに際してガスを扱う処理であればいずれでもよい。基板を搬送する際に、少なくとも基板が存在する室に不活性ガスを供給しつつ排気するので、少なくとも基板が存在する室において、ケミカルコンタミネーションを有効に防止でき、搬送中の基板表面の汚染を極力なくすことができる。
第5の発明の半導体製造装置は、外部との間で基板のやりとりを行う予備室と、基板に所定の処理を施す処理室と、内装した搬送ロボットにより前記予備室と処理室との間で基板の搬送を行う搬送室と、前記各室に設けられ各室内に不活性ガスを供給する不活性ガス供給手段と、前記各室に設けられ各室のガスを排気するガス排気手段と、基板を搬送する際に、前記不活性ガス供給手段及びガス排気手段を制御して、少な<とも基板が存在する室に不活性ガスを供給しつつ排気する制御手段とを備えたことを特徴とする。所定の処理とは、気相成長など半導体素子を製造するに際してガスを扱う処理であればいずれでもよい。基板を搬送する際に、少なくとも基板が存在する室に不活性ガスを供給しつつ排気する制御手段を設けるだけの簡単な構成で、少なくとも基板が存在する室において、ケミカ
ルコンタミネーションを有効に防止でき、搬送中の基板表面の汚染を極力なくすことができる。
上記第5の発明において、前記予備室は、複数枚の基板を支持するカセットを搬入するカセット室であることが好ましい。予備室が、1枚の基板ではなく複数枚の基板を支持するカセットを搬入するカセット室だと、カセット搬入後、予備室には、基板搬送の際にも、常に基板が存在することとなるため、ケミカルコンタミネーションの防止を考慮すると、予備室には常に不活性ガスを供給しつつ排気する必要が生じる。この点で、本発明では、制御手段により基板が存在する室の1つである予備室に不活性ガスを供給しつつ排気するので、予備室に常に存在する基板表面の汚染を極力なくすことができる。
本発明によれば、基板を搬送する際に、予備室や搬送室、処理室に不活性ガスを供給しつつ排気することにより、環境条件を整えて、ケミカルコンタミネーションを抑制することができ、その結果、室内に存在する基板表面の汚染を極力無くすことができて、半導体素子や基板の品質、歩留まりの向上を図ることができる。しかも、室に不活性ガスを供給しながら排気するという構成を付加するだけでよいので、低コストでメンテナンスの面倒も増やさずに容易に実現できる。
本発明の実施形態に係る半導体製造方法及び基板処理方法を実施するための半導体製造装置の概略説明図である。 汚染分析サンプル作成フロー図である。 従来条件と本発明条件とで比較した汚染分析結果を示す図である。 キャパシタセルを備えるDRAMチップの断面構造図である。 図4の要部拡大図である。 本発明の実施形態に係るHSG形成工程実施用半導体製造装置の概略平面図である。 図6の半導体製造装置内の反応室の縦断面図である。 本発明を実施しない場合のHSG形成工程後のウェーハのSEM写真を理解しやすいように転写した図である。 本発明を実施した場合のHSG形成工程後のウェーハのSEM写真を理解しやすいように転写した図である。
以下、本発明の実施形態を図面に基づいて説明する。
図1は、実施形態の半導体製造方法を実施するための半導体製造装置の概略構成図である。この半導体製造装置は、外部との間でウェーハ(基板)のやりとりを行う予備室としてのロードロック室1と、ウェーハに所定の処理を施すウェーハ処理室2と、ロードロック室1とウェーハ処理室2との間でウェーハの搬送を行う搬送室3とを備えている。搬送室3には、ウェーハを搬送するための搬送ロボット8が備わっている。所定の処理には、HSG形成、エピタキシャル成長、気相成長(CVD法による薄膜の形成)、酸化膜の形成、拡散処理、エッチング処理などが含まれる。なお、予備室はロードロック室の他にNパージボックスなどでも良い。
ロードロック室1、ウェーハ処理室2、及び搬送室3は、それぞれ個別に真空ポンプ(ガス排気手段)4によって真空排気できるようになっており、ロードロック室1と搬送室3間、及び搬送室3とウェーハ処理室2間は、ゲートバルブ7、9によってそれぞれ開閉可能に仕切られている。
また、ロードロック室1と搬送室3には、Nガス(不活性ガス)を供給できるようにN供給ライン5が接続されている。また、ウェーハ処理室2にも同様にNガスを供給できるようにN供給ライン6が接続されている。さらに、ロードロック室1とウェーハ処理室2間でウェーハを搬送する際に、各N供給ライン及び真空ポンプ4を制御して、ロードロック室1と搬送室3とウェーハ処理室2のうちの所定のチャンバにNガスを供給しつつ排気し、該所定のチャンバ内を所定の圧力に維持するための制御手段12が設けられている。なお、所定のチャンバ(室)とは、ウェーハ搬送時においては、少なくともウェーハが存在するチャンバ(室)のことであり、例えばロードロック室1から搬送室3へのウェーハ搬送の際は、ロードロック室1と搬送室3のことであり、搬送室3から処理室2へのウェーハ搬送の際は、搬送室3と処理室2のことである。勿論、所定のチャンバは、すべてのチャンバであってもよく、むしろこの方がケミカルコンタミネーションをより有効に防止でき、また搬送効率もよく好ましい。また、所定のチャンバは、真空ポンプを具備する全てのチャンバであってもよい。また、ウェーハ搬送時以外に、チャンバ内にウェーハがない状態でチャンバ内にNガスを供給しつつ排気するとチャンバ内が清浄な状態に保たれるので、さらに好ましい。また、ウェーハ搬送時またはウェーハ搬送時以外において、真空ポンプによりチャンバ内を真空排気する際には、常にガスを供給しつつ排気し、真空ポンプに対し、ポンプ上流側から下流側へのガス流を形成するようにすると、さらに好ましい。
この半導体製造装置において、所定のウェーハ処理工程を実施する場合には、ロードロック室1から処理室2にウェーハを搬送するに当たって、予め例えばロードロック室1と搬送室3とウェーハ処理室2のすべてのチャンバにNガスを供給しつつ真空ポンプ4で排気し、ロードロック室1と搬送室3とウェーハ処理室2を所定の圧力に維持する。そして、ロードロック室1と搬送室3とウェーハ処理室2を所定の圧力に維持した上でウェーハの搬送を行う。
具体的には、閉じているゲートバルブ14、7、9のうち、まず外部とのやりとり口であるゲートバルブ14を開け、ロードロック室1に、複数枚のウェーハが収納されたカセット13を搬入し、ゲートバルブ14を閉じる。その後、ロードロック室1を到達真空圧力まで真空引きした後、ロードロック室1内に不活性ガス(例えばN)を導入しつつ排気し、ロードロック室1内を搬送圧力とする。以後、少な<ともロードロック室1内にカセット13すなわちウェーハが存在する間はロードロック室1内には、不活性ガスを導入しつつ排気し続けることとなり、ロードロック室1内は一定の圧力に維持される。なお、ウェーハ処理室2、搬送室3内は、予め、不活性ガスを導入しつつ排気した状態としておき、搬送室3内の圧力は搬送圧力に維持しておく。ウェーハ処理室2については、ウェーハ処理時以外はこの状態を維持する様にし、搬送室3については、装置稼働中、この状態を維持するようにする。ロードロック室1内の圧力が、搬送室3内の圧力すなわち搬送圧力と同等となったところで、ゲートバルブ7を開き、ウェーハを搬送室3に搬送し、ゲートバルブ7を閉じる。その後、搬送室3内圧力とウェーハ処理室2内圧力が同等となったところで、ゲートバルブ9を開き、ウェーハを処理室2に搬送し、ゲートバルブ9を閉じ、ウェーハに処理を施す。ウェーハ処理後は、上記と反対の手順でウェーハを搬送することとなる。
こうすることで、真空ポンプ4からロードロック室1、処理室2、搬送室3へのオイルの逆拡散を防止することができると共に、チャンバ構造物(搬送ロボットの軸シール材、チャンバシーリング材としてのOリング等)からの不純物の揮発を抑制することができ、その結果、不純物による汚染の影響を極力排除することができて、ウェーハの処理品質が向上する。
本実施の形態の効果を検証するために、上記半導体製造装置を用いて、Si基板上に多
結晶Si膜を堆積し、その界面の汚染分析を行った。そのときの汚染分析サンプル作成フローを図2に、汚染分析結果を図3にそれぞれ示した。なお、汚染分析は真空ポンプのオイルや構造物からの脱ガス成分として可能性が高い有機物質を想定してC(炭素)を対象とした。図2を説明すると、
S1:あらかじめ自然酸化膜除去等、表面の清浄処理を行ったSi基板をロードロック室に投入する。
S2:ロードロック室の雰囲気を置換する。
S3:搬送室を経由してSi基板を処理室に移載する。
S4:処理室において、Si基板に多結晶Si膜を50nm堆積する。多結晶成膜条件は下記の通りである。
処理温度:650℃
SiH流量:0.3slm
圧力:133Pa
S5:処理室での成膜後、Si基板をロードロック室に返却する。
上記S2〜S5のステップでは、Si基板搬送圧力を下記の2条件に設定してサンプルを作成する。
(a)0.1Pa以下…従来条件(真空ポンプの排気による到達真空下)
(b)133Pa…本実施形態条件(Nガスを導入しつつ排気)
S6:ロードロック室を大気圧に戻す。
S7:ロードロック室より、Si基板を取出しSi基板表面の汚染分析を実施する。汚染分析方法は、Si基板と、上記ステップによりSi基板上に堆積した多結晶Si膜(50nm)との界面(分析面)の炭素濃度をSIMS(二次イオン質量分析法)で分析した。
図3の結果から、(a)従来条件と(b)本実施形態条件における炭素濃度はそれぞれ
(a)1.90×1014atoms/cm
(b)3.70×1013atoms/cm
で、本実施形態条件を用いる方が従来条件を用いる場合よりも約1桁減少傾向を示した。これに関して1999年に発表されたITRS(International Technology Roadmap of Semiconductors)によれば、処理基板上の有機物質の規格を2005年100nmデバイスで4.10×1013以下と予測しており、有機物質量を1.9×1014から3.7×1013に低減した本実施形態の優位性は明らかである。
なお、文献によっては、有機物質量を
1.0×1013atoms/cm以下
に規定しなければならないとも言われている。
これに対し、本実施形態条件(Nガスを導入しつつ排気)で処理した場合に取得した最も良好な炭素濃度のデータとしては
5.0×1012atoms/cm
という結果も得られている。これより本実施形態は、この有機物質の規格を満たすことも可能と言える。なお、本実施形態の条件を用いて処理した上記2つのデータは多少異なる値となっているが、測定値に関しては測定環境や同一ウェーハの測定においても測定方法によりバラツキが発生することが原因と考えられる。
このように本実施形態が所定の規格を満たすことができるのは、真空ポンプを有する全てのチャンバ(処理室、搬送室、ロードロック室)に不活性ガスを導入しつつ排気しており、半導体製造装置全体で、メカニカルコンタミネーションはもちろんのこと、真空ポンプからのオイルの逆拡散、チャンバ構造物からの微量の揮発不純物(脱ガス)成分によるケミカルコンタミネーションを有効に排除できているからである。この点で、主に機械的可動部からの発塵(メカニカルコンタミネーション)の防止を目的とした公知例の方法で
は、不活性ガスを導入しつつ排気する対象チャンバとして導入室や搬出室を除いているので、ケミカルコンタミネーションの有効排除は実現できない。これに対し、本実施形態は、ロードロック室においても不活性ガスを導入しつつ排気しているので、ウェーハ搬送中あるいは処理中に、ロードロック室に存在しているカセットに支持した複数のウェーハの全てについても、上記規格を満たすことができる。
また、本実施形態では、全てのチャンバに不活性ガスを供給しつつ排気して、真空ポンプのオイルの逆拡散を防止しているので、各チャンバにオイルの逆拡散の少ないターボ分子ポンプを設けたり、メタルOリング等を使う等の搬送室内の部材を工夫したり、あるいは10−8Pa程度の超高真空下にして搬送空間内の不純物の分圧を下げる等の手段を講じる必要がない。したがって、搬送後、処理室の圧力を成膜圧力まで上昇させる必要もなく、それに起因してスループットが低下するということもない。その結果、本実施形態では、低コストで、メンテナンスも容易になる。
次に具体的な例として、表面に容量電極となるアモルファスシリコン膜が形成された基板に対してHSG膜を形成する半導体製造装置及び半導体製造方法について説明する。HSGとは、膜表面に形成された起伏の激しい半球状結晶粒のことである。このHSGの形成された膜は表面積が大きくなるため、大きな容量を確保することができる。HSGの形成技術としては、例えば前述した特開平5−304273号公報(特許第2508948号公報)に記載のものが知られている。
ここで、上述したHSG膜を含む半導体装置(デバイス)の製造方法を説明する。図4、図5を参照して、本発明が好適に適用されるキャパシタセルを備えるDRAM500の製造方法を説明する。図4を参照すれば、シリコン基板51の表面にフィールド酸化膜52を形成して、多数のトランジスタ形成領域を分離形成する。各トランジスタ形成領域にゲート酸化膜55を形成し、その上にゲート電極56を形成する。ゲート電極56およびフィールド酸化膜52をマスクにしてイオン注入法により不純物をシリコン基板51の表面に導入して自己整合的にソース53およびドレイン54を形成する。その後、層間絶縁膜57を形成し、次に、層間絶縁膜57にソース53を露出するコンタクト孔58を形成する。
次に、層間絶縁膜57上にアモルファスシリコン膜を堆積し、パターニングを行い、アモルファスシリコン膜の自然酸化膜を除去し、多結晶化を行って容量下部電極59を形成する。この多結晶化処理のとき、図5に示すように、アモルファスシリコン膜59の表面に起伏の激しい半球状結晶粒(HSG)600を形成し、その表面積を拡大させる。次いでTaからなる容量絶縁膜61を形成し、その上に多結晶シリコン膜などにより容量上部電極62を形成する。こうしてMOSトランジスタのソース53にキャパシタセルが接続されたDRAMを実現することができる。
図6は、HSG膜を形成する半導体製造装置の平面図、図7は半導体製造装置内の反応室の縦断面図である。
半導体製造装置を示す図6において、20は搬送室であり、この搬送室20の周囲に放射状に複数の真空チャンバを構成する第1ロードロック室10、第1冷却室80、第1反応室30、第2反応室35、第2冷却室85、第2ロードロック室15が設けられ、搬送室20と第1ロードロック室10、第1反応室30、第2反応室35、第2ロードロック室15間にはそれぞれゲートバルブ40、50、60、70が設けられている。なお、搬送室20には、ウェーハ搬送ロボット25が内装されている。なお、この半導体製造装置の場合は、第1反応室30、第2反応室35が本発明で言う「処理室」に相当する。
反応室を示す図7において、ゲートバルブ50を介して搬送室20と連結されている反応室30は、成膜に必要なガス系にモノシランガス(SiH)供給用のノズル130を有し、ガスを単一方向から流しウェーハWに対してノズル130とは反対方向の排気配管135を経由しターボ分子ポンプ140で吸引することにより超高真空対応となっている。SiH供給用のノズル130に通じる配管に流量制御弁315が設けられ、この流量制御弁315は反応室30内に供給されるSiHガスの流量が所定流量となるように流量制御手段310によって制御される。
ウェーハ面に対しモノシランを単一方向より流すことで選択性良くウェーハ面内均一性が確保できる。これは、成長速度がジシランより遅く、HSG形成を制御しやすいモノシランを使用しているためである。
反応室圧力を0.5Pa以下と低くすると、ガス流速が速くなり、600〜620℃において十分な表面反応律速によりウェーハ面内均一性が優れる。また、反応室30の構造はウェーハW表面に対して対面式の分割型抵抗加熱ヒータ210でウェーハの上下を加熱することにより、ウェーハ面内の温度均一性を短時間で確保することが容易になっている。分割型抵抗加熱ヒータ210は、反応室30内の温度を所定の温度、例えば600〜620℃内の任意の温度になるように温度制御手段320によって制御される。
次に、上記半導体製造装置を用いてウェーハを処理する方法について説明する。まず、半導体素子となる半導体チップの所定の容量電極部にアモルファスシリコン膜が形成されたウェーハを上述した半導体製造装置に搬送する前に、自然酸化膜やNHOH+H+HOのような混合液によって形成される化学酸化膜を、例えば希釈フッ酸水溶液であらかじめ洗浄し除去した後、スピンドライ乾燥機などで乾燥処理をする。所定の容量電極部とは、一般にはMOSトランジスタのソース/ドレイン領域と接続される下部電極部である。乾燥処理を行った後、図6に示す半導体製造装置内のロードロック室10にゲートバルブ45を開けて、清浄なままカセット単位で素早く搬送し、ゲートバルブ45を閉じる。清浄なまま搬送するのはクリーンルーム内の雰囲気による汚染や自然酸化膜の再形成を防ぐためであり、ロードロック室10に搬送するまでの間を素早く行う必要がある。この時点でアモルファスシリコン表面に汚染や自然酸化膜などが多く付着・形成していると、アモルファスシリコン表面の状態と、例えばアモルファスシリコン上に堆積した自然酸化膜表面の状態とではシリコンの結合手密度が異なるため、HSG化されなかったりHSGの形成状態つまりHSGの粒径や密度が異なる問題が発生し、半導体装置の歩留まり低下の原因となる。
上記のように複数枚のウェーハが収納されたカセットをロードロック室10に搬送した後、ロードロック室10を到達真空圧力まで真空引きした後、ロードロック室10内に高純度窒素(N)を供給しつつ排気し(以下、これをパージという)、ロードロック室10内を搬送圧力とする。以後、少なくともロードロック室10内にカセット、すなわちウェーハが存在する間はロードロック室10内には、Nガスを導入しつつ排気し続けることとなり、ロードロック室10内は一定の圧力に維持される。
ここで、高純度窒素(N)を供給しながら排気するのは、パージにより気流を設け、真空ポンプからのオイルの逆拡散やチャンバ構造物からの微量の揮発不純物成分による汚染を防止するためである。また、乾燥した窒素(N)のパージにより、水分が十分に雰囲気中に飽和するのを満たすためである。また急激な減圧によりウェーハ表面やカセットなどに付着している水分(液体)がすべて水蒸気(気体)にならず、むしろ一部が気体になる際に奪われる熱により温度が低下し、氷(固体)になるのを防止するためでもある。氷は反応室30内に搬送後、熱により溶融し水となるため表面の一部が酸化してHSGの形成を阻害する要因となる。なおロードロック室10内の圧力を数回昇降させることによ
り、残留物質を最大限置換させることも有効である。
なお、反応室30、35、搬送室20内は、予め、Nガスを導入しつつ排気した状態としておき、搬送室20内の圧力は搬送圧力に維持しておく。反応室30、35については、ウェーハ処理時以外はこの状態を維持する様にし、搬送室20については、装置稼働中、この状態を維持するようにする。
上記のようにロードロック室10内にNガスを導入しつつ排気し、ロードロック室10内の圧力が、搬送室20内の圧力すなわち搬送圧力と同等となったところで、ゲートバルブ40を開き、ウェーハ搬送ロボット25によりウェーハWを搬送室20に搬送し、ゲートバルブ40を閉じる。その後、搬送室20内圧力と処理室30内圧力が同等となったところで、ゲートバルブ50を開き、ウェーハWを処理室30に搬送し、ゲートバルブ50を閉じ、ウェーハWに処理を施す。ウェーハ処理後は、上記と反対の手順でウェーハWを搬送することとなる。ロードロック室10、搬送室20、反応室30には常時窒素(N)が供給されつつ、排気されておりロードロック室10、搬送室20、反応室30内で存在・発生する不純物物質がウェーハ表面に付着しないようにしている。すなわち、各チャンバは、真空ポンプからのオイルの逆拡散やチャンバ構造物(搬送ロボットの軸シール材やチャンバシーリング材としてのOリング等)からの微量の揮発不純物成分によって汚染されるのを防止している。
この場合の装置では、反応室以外は超高真空(10−6Pa)対応のポンプを装着していない。これは上記のようにロードロック室、搬送室については、搬送時にチャンバ内にNを供給しつつ排気することにより、ウェーハ表面を清浄なまま反応室まで搬送出来るようになったことから、反応室30以外は超高真空対応のポンプを必要としなくなったからである。これにより装置は低価格になるだけでなく、処理時間も短縮できる。
次に、反応室内にて行われる過程について説明する。
上記のように反応室30へ搬送されたウェーハWはあらかじめ設定された反応室温度600〜620℃にて温度安定化がはかられる。この際の雰囲気は高真空もしくは窒素、不活性ガスのようなアモルファスシリコン表面と無反応の無反応性ガス雰囲気にて行われる。ただしウェーハの面内温度安定と下地アモルファスシリコンが多結晶化することによりHSG形成を阻害する要因とならないよう、温度安定と結晶化の両方を考慮すると、温度安定時間は5分間程度が望ましい。以降、上記反応室温度を保持する。
つぎに上記雰囲気が無反応性ガス雰囲気の場合、それらを十分に取り除いた後、モノシランを毎分150〜200cc、2分〜2.5分間流すことによりアモルファスシリコン表面に微細な結晶核を形成(発生)させる。この結晶核の密度はウェーハ温度や核形成時間の増大と共に増加する傾向があり、またモノシラン流量を少なくした場合には核形成時間を増やす必要がある。
最後にモノシランの供給を止め、アモルファスシリコン表面に形成した結晶核をシリコン原子のマイグレーションにより成長させて結晶粒を形成する。この結晶粒の大きさは粒成長時間の増大と共に大きくなる傾向があり、5分間で成長がほぼ最大となるため、3〜5分の間を制御する。時間が長すぎると粒と粒が結合し大きな粒となり、本工程の目的とする表面積の増加率が低下するため、時間を制御する必要がある。なお、「ほぼ」とあるのは成長条件で、成長が最大となる時間が異なるからである。
具体例として、上記所定の条件、例えば反応室温度610℃,温度安定時間5分,モノシラン(SiH)200sccm,核形成時間2分,粒成長時間3分にて行うことによ
り、選択性のある安定したHSGの形成、ウェーハ面内均一性の良好なHSGを形成することができた。また同様の結果を、反応室温度610℃,温度安定時間5分,モノシラン150sccm,核形成時間2.5分,粒成長時間5分にても得ている。また、上記条件で処理を行うことにより、単位時間当たりのウェーハ処理枚数を20枚/hrとすることができ、縦型装置プロセスの単位時間当たりのウェーハ処理枚数(16枚/hr)よりも処理枚数を増やすことができ、スループットを向上できる。
HSG形成工程において、図8は到達真空下でウェーハを搬送した場合(従来例)と、図9は窒素パージしながらウェーハを搬送した場合(本発明の具体例)のそれぞれの結果を比較して示すSEM(走査型電子顕微鏡)写真を転写した図である。
図8に示すように、到達真空搬送時には、ウェーハ表面の汚染によりHSG形成が不十分(表面の凸凹が小さい)であるのに対し、図9のようにロードロック室10、搬送室20、反応室30に窒素ガス(N)を供給しつつ排気(流量=0.5slm、その時の搬送圧力=50Paの条件で供給)しながら搬送した場合は、良好なHSGを形成することができた。なお、50Pa以上の圧力で搬送すれば、同様の結果が得られた。
以上においては、HSG形成工程を実施する際に本発明を適用した例を説明したが、本発明は、エピタキシャル成長工程を実施する半導体製造装置及び製造方法にも適用することができる。その場合、搬送室へのN供給を流量10slm、搬送圧力400〜1333Paの条件とした場合に、従来の到達真空下で搬送した際に生じた結晶欠陥が生じなくなった。また、同様にして本発明は、Pドープなどのドーピング処理や、Ta膜、Si膜、多結晶Si膜等の成膜処理にも適用できる。
1 ロードロック室(予備室)
2 ウェーハ処理室
3 搬送室
4 真空ポンプ(ガス排気手段)
5 N供給ライン(不活性ガス供給手段)
6 N供給ライン(不活性ガス供給手段)
10 ロードロック室(予備室)
12 制御手段
13 カセット
20 搬送室
30 反応室(処理室)
W ウェーハ(基板)

Claims (12)

  1. 基板を予備室から搬送室を介して処理室に搬送する工程と、
    前記処理室内で前記基板を処理する工程と、
    処理済基板を前記処理室から前記搬送室を介して予備室に搬送する工程とを有し、
    前記基板を搬送する各工程では、前記基板の存在する室と該室に連通する室との全てに対して不活性ガスを連続的に供給しつつ、前記基板の存在する室と該室に連通する室とのそれぞれに接続された排気系の全てより真空ポンプを用いてそれぞれの室内を連続的に排気することを特徴とする半導体製造方法。
  2. 基板を予備室から搬送室を介して処理室に搬送する工程と、
    前記処理室内で前記基板を処理する工程と、
    処理済基板を前記処理室から前記搬送室を介して予備室に搬送する工程とを有し、
    前記基板を前記予備室と前記搬送室との間で搬送する際は、前記予備室および前記搬送室に対して不活性ガスを連続的に供給しつつ、前記予備室および前記搬送室のそれぞれに接続された排気系の全てより真空ポンプを用いてそれぞれの室内を連続的に排気し、
    前記基板を前記搬送室と前記処理室との間で搬送する際は、前記搬送室および前記処理室に対して不活性ガスを連続的に供給しつつ、前記搬送室および前記処理室のそれぞれに接続された排気系の全てより真空ポンプを用いてそれぞれの室内を連続的に排気することを特徴とする半導体製造方法。
  3. 基板を予備室から搬送室を介して処理室に搬送する工程と、
    前記処理室内で前記基板を処理する工程と、
    処理済基板を前記処理室から前記搬送室を介して予備室に搬送する工程とを有し、
    前記基板を搬送する各工程では、前記予備室、前記搬送室および前記処理室に対して不活性ガスを連続的に供給しつつ、前記予備室、前記搬送室および前記処理室のそれぞれに接続された排気系の全てより真空ポンプを用いてそれぞれの室内を連続的に排気することを特徴とする半導体製造方法。
  4. 前記排気系の全てより前記それぞれの室内を連続的に排気するときは、前記排気系の全てを同時に用いて排気を行うことを特徴とする請求項1〜3のいずれかに記載の半導体製造方法。
  5. 前記排気系の全てより前記それぞれの室内を連続的に排気するときは、前記排気系の全てに対して、前記それぞれの室から前記真空ポンプへ向かうガス流を常に形成することを特徴とする請求項1〜4のいずれかに記載の半導体製造方法。
  6. 前記排気系の全てより前記それぞれの室内を連続的に排気するときは、前記真空ポンプに対して、前記真空ポンプの上流側から下流側へ向かうガス流を常に形成することを特徴とする請求項1〜5のいずれかに記載の半導体製造方法。
  7. 基板を予備室から搬送室を介して処理室に搬送する工程と、
    前記処理室内で前記基板を処理する工程と、
    処理済基板を前記処理室から前記搬送室を介して予備室に搬送する工程とを有し、
    前記基板を搬送する各工程では、前記基板の存在する室と該室に連通する室との全てに対して不活性ガスを連続的に供給しつつ、前記基板の存在する室と該室に連通する室とのそれぞれに接続された排気系の全てより真空ポンプを用いてそれぞれの室内を連続的に排気することを特徴とする基板処理方法。
  8. 基板を予備室から搬送室を介して処理室に搬送する工程と、
    前記処理室内で前記基板を処理する工程と、
    処理済基板を前記処理室から前記搬送室を介して予備室に搬送する工程とを有し、
    前記基板を前記予備室と前記搬送室との間で搬送する際は、前記予備室および前記搬送室に対して不活性ガスを連続的に供給しつつ、前記予備室および前記搬送室のそれぞれに接続された排気系の全てより真空ポンプを用いてそれぞれの室内を連続的に排気し、
    前記基板を前記搬送室と前記処理室との間で搬送する際は、前記搬送室および前記処理室に対して不活性ガスを連続的に供給しつつ、前記搬送室および前記処理室のそれぞれに接続された排気系の全てより真空ポンプを用いてそれぞれの室内を連続的に排気することを特徴とする基板処理方法。
  9. 基板を予備室から搬送室を介して処理室に搬送する工程と、
    前記処理室内で前記基板を処理する工程と、
    処理済基板を前記処理室から前記搬送室を介して予備室に搬送する工程とを有し、
    前記基板を搬送する各工程では、前記予備室、前記搬送室および前記処理室に対して不活性ガスを連続的に供給しつつ、前記予備室、前記搬送室および前記処理室のそれぞれに接続された排気系の全てより真空ポンプを用いてそれぞれの室内を連続的に排気することを特徴とする基板処理方法。
  10. 基板のやりとりを行う予備室と、
    前記基板を処理する処理室と、
    内装した搬送ロボットにより前記予備室と前記処理室との間で前記基板の搬送を行う搬送室と、
    前記各室に接続され前記各室内に不活性ガスを供給する不活性ガス供給手段と、
    前記各室に接続され前記各室内を真空ポンプにより排気する排気系と、
    前記基板を前記予備室から前記搬送室を介して前記処理室に搬送し、前記処理室内で前記基板を処理した後、処理済基板を前記処理室から前記搬送室を介して前記予備室に搬送するように制御すると共に、前記各基板搬送を行う際に、前記基板の存在する室と該室に連通する室との全てに対して不活性ガスを連続的に供給しつつ、前記基板の存在する室と該室に連通する室とのそれぞれに接続された前記排気系の全てより前記真空ポンプを用いてそれぞれの室内を連続的に排気するよう制御する制御手段と、
    を備えたことを特徴とする基板処理装置。
  11. 基板のやりとりを行う予備室と、
    前記基板を処理する処理室と、
    内装した搬送ロボットにより前記予備室と前記処理室との間で前記基板の搬送を行う搬送室と、
    前記各室に接続され前記各室内に不活性ガスを供給する不活性ガス供給手段と、
    前記各室に接続され前記各室内を真空ポンプにより排気する排気系と、
    前記基板を前記予備室から前記搬送室を介して前記処理室に搬送し、前記処理室内で前記基板を処理した後、処理済基板を前記処理室から前記搬送室を介して前記予備室に搬送するように制御すると共に、前記基板を前記予備室と前記搬送室との間で搬送する際は、前記予備室および前記搬送室に対して不活性ガスを連続的に供給しつつ、前記予備室および前記搬送室のそれぞれに接続された排気系の全てより真空ポンプを用いてそれぞれの室内を連続的に排気し、前記基板を前記搬送室と前記処理室との間で搬送する際は、前記搬送室および前記処理室に対して不活性ガスを連続的に供給しつつ、前記搬送室および前記処理室のそれぞれに接続された排気系の全てより真空ポンプを用いてそれぞれの室内を連続的に排気するよう制御する制御手段と、
    を備えたことを特徴とする基板処理装置。
  12. 基板のやりとりを行う予備室と、
    前記基板を処理する処理室と、
    内装した搬送ロボットにより前記予備室と前記処理室との間で前記基板の搬送を行う搬送室と、
    前記各室に接続され前記各室内に不活性ガスを供給する不活性ガス供給手段と、
    前記各室に接続され前記各室内を真空ポンプにより排気する排気系と、
    前記基板を前記予備室から前記搬送室を介して前記処理室に搬送し、前記処理室内で前記基板を処理した後、処理済基板を前記処理室から前記搬送室を介して前記予備室に搬送するように制御すると共に、前記各基板搬送を行う際に、前記予備室、前記搬送室および前記処理室に対して不活性ガスを連続的に供給しつつ、前記予備室、前記搬送室および前記処理室のそれぞれに接続された排気系の全てより真空ポンプを用いてそれぞれの室内を連続的に排気するよう制御する制御手段と、
    を備えたことを特徴とする基板処理装置。
JP2010177628A 2000-03-29 2010-08-06 半導体製造方法、基板処理方法および基板処理装置 Expired - Lifetime JP5355514B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010177628A JP5355514B2 (ja) 2000-03-29 2010-08-06 半導体製造方法、基板処理方法および基板処理装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000091642 2000-03-29
JP2000091642 2000-03-29
JP2010177628A JP5355514B2 (ja) 2000-03-29 2010-08-06 半導体製造方法、基板処理方法および基板処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004286912A Division JP4669257B2 (ja) 2000-03-29 2004-09-30 半導体製造方法、基板処理方法、及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2011009762A JP2011009762A (ja) 2011-01-13
JP5355514B2 true JP5355514B2 (ja) 2013-11-27

Family

ID=43565977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010177628A Expired - Lifetime JP5355514B2 (ja) 2000-03-29 2010-08-06 半導体製造方法、基板処理方法および基板処理装置

Country Status (1)

Country Link
JP (1) JP5355514B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7262287B2 (ja) * 2019-04-25 2023-04-21 株式会社アルバック 成膜方法
JP2020191326A (ja) * 2019-05-20 2020-11-26 東京エレクトロン株式会社 処理装置および処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529263A (ja) * 1991-07-18 1993-02-05 Mitsubishi Electric Corp 半導体製造装置
JP3371230B2 (ja) * 1992-11-09 2003-01-27 東京エレクトロン株式会社 搬送処理装置
JPH07321047A (ja) * 1994-05-23 1995-12-08 Tokyo Electron Ltd 真空処理装置

Also Published As

Publication number Publication date
JP2011009762A (ja) 2011-01-13

Similar Documents

Publication Publication Date Title
JP3676983B2 (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
TWI443747B (zh) 半導體裝置製造方法以及基板處理方法及設備
JP4422217B2 (ja) HSG−Si膜の製造方法
US11127597B2 (en) Etching method
WO1996025760A1 (fr) Procede et machine de fabrication de semiconducteurs
US6537876B2 (en) Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process
US11981992B2 (en) Method for forming RuSi film and substrate processing system
JP5355514B2 (ja) 半導体製造方法、基板処理方法および基板処理装置
JP4669257B2 (ja) 半導体製造方法、基板処理方法、及び基板処理装置
WO2018220973A1 (ja) エッチング方法
JP2012204691A (ja) 半導体装置の製造方法及び基板処理装置
US6943089B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
US20090114146A1 (en) Method for Manufacturing Semiconductor Device and Substrate Processing Apparatus
JP4240941B2 (ja) 半導体装置の製造方法および基板処理装置
KR100303918B1 (ko) 반도체커패시터제조설비및이를이용한반도체커패시터제조방법
CN109891555B (zh) 低温外延层形成方法
JP3173698B2 (ja) 熱処理方法及びその装置
JP2983244B2 (ja) 表面処理方法
JPH04188721A (ja) 縦型熱処理装置
JP2504598B2 (ja) 半導体基板の枚葉式表面処理方法
JPH05275342A (ja) 薄膜形成方法および薄膜形成装置
KR19990013845A (ko) 반도체 장치의 제조방법
EP0902459B1 (en) An apparatus for fabricating a semiconductor device and a method for fabricating a polysilicon film using the same
KR100331964B1 (ko) 원자층 증착 설비 및 이를 이용한 원자층 증착 방법
JP2001015708A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R150 Certificate of patent or registration of utility model

Ref document number: 5355514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term