JP4669257B2 - 半導体製造方法、基板処理方法、及び基板処理装置 - Google Patents

半導体製造方法、基板処理方法、及び基板処理装置 Download PDF

Info

Publication number
JP4669257B2
JP4669257B2 JP2004286912A JP2004286912A JP4669257B2 JP 4669257 B2 JP4669257 B2 JP 4669257B2 JP 2004286912 A JP2004286912 A JP 2004286912A JP 2004286912 A JP2004286912 A JP 2004286912A JP 4669257 B2 JP4669257 B2 JP 4669257B2
Authority
JP
Japan
Prior art keywords
chamber
substrate
gate valve
transfer
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004286912A
Other languages
English (en)
Other versions
JP2005064526A (ja
Inventor
高野　　智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2004286912A priority Critical patent/JP4669257B2/ja
Publication of JP2005064526A publication Critical patent/JP2005064526A/ja
Application granted granted Critical
Publication of JP4669257B2 publication Critical patent/JP4669257B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体製造方法、基板処理方法及び半導体製造装置に係り、特に搬送室を介
して予備室から処理室へ、または処理室から予備室へ基板を搬送する際の環境条件を整え
ることによって、不純物による基板汚染の影響を極力排除できるようにした半導体製造方
法、基板処理方法及び半導体製造装置に関する。
近年、半導体デバイスの微細化、高集積化に伴い、従来の規制対象であった浮遊粒子（
主にメカニカルコンタミネーション）以外にガス状粒子による化学汚染（ケミカルコンタ
ミネーション）の問題が顕在化している。ここで、メカニカルコンタミネーションは搬送
ロボットなどの機械的可動部からの発塵、またケミカルコンタミネーション（ケミカルな
微量成分）は真空ポンプからのオイルの逆拡散やチャンバ構造物（搬送ロボットの軸シー
ル材やチャンバシーリング材としてのＯリング等）からの微量の揮発不純物（脱ガス）成
分による汚染をいう。
汚染の顕在化として、例えば、特開平５−３０４２７３号公報（特許第２５０８９４８
号公報）記載のＨＳＧ（Hemi-spherical Grained Silicon）形成技術においては、ガス状
粒子による汚染でＳｉ分子の未結合手密度が不均一となり、製品の品質に悪影響を与える
問題が発生している。また、エピタキシャル成長技術においては、ケミカル汚染物質（不
純物分子）の存在によりＳｉの結晶性に不整合が生じ（汚染物質の存在する部分は、Ｓｉ
基板の結晶性とは無関係にＳｉが成長し）、結晶欠陥や多結晶化が引き起こされ、同様に
製品の品質に悪影響を与える問題が発生している。また、ゲート酸化膜形成等の薄膜化が
進む工程では、汚染物質の一分子の全体膜厚に占める割合が大きくなることから、膜厚均
一性やデバイスの電気的特性に与える影響が無視できなくなってきている。
上記の背景から、近年の半導体デバイス製造には、メカニカルコンタミネーションのみ
ならず、ケミカルコンタミネーションをも排除する、より清浄な環境が求められ、クリー
ンルームや製造装置への対応が望まれている。
ところで、従来、外部との間で基板のやりとりを行うロードロック室と、基板に薄膜形
成などの所定の処理を施す処理室と、前記ロードロック室と処理室との間で基板の搬送を
行う搬送室とを備えた半導体製造装置において、搬送室内の搬送ロボットによりロードロ
ック室から処理室へウェーハ（基板）を搬送する場合、室（以下、「チャンバ」ともいう
）内の圧力は、真空ポンプの排気による到達真空下で決められており、その圧力は、０．
１Ｐａ以下に維持されていた。
しかし、到達真空下の真空状態を維持したチャンバは、真空ポンプからのオイルの逆拡
散やチャンバ構造物（搬送ロボットの軸シール材やチャンバシーリング材としてのＯリン
グ等）からの微量の揮発不純物成分によって汚染される可能性があり、搬送中のウェーハ
に悪影響が及ぶおそれがあった。
そこで、このようなチャンバの汚染を防ぐ方法として、
（１）ターボ分子ポンプなどの超高真空（１０-6Ｐａ）対応のポンプを全ての室に装着
して、全ての室の不純物分圧を低減する、
（２）搬送室内の搬送ロボットを超高真空対応化する、
（３）チャンバシーリング材にメタルＯリングを採用する、
等の方法が考えられるが、そのような方法は、高コストで、メンテナンスが容易でない等
のデメリットがあった。
ところで、特開平６−１０４１７８号公報（以下、公知例という）において、複数の真
空処理室、基板を搬送する搬送ロボットを内装する搬送室、基板を導入あるいは搬出する
ための導入室、及び搬出室を用いて基板を真空処理する方法において、搬送室を真空排気
した後、不活性ガスあるいは窒素ガスを装置稼働中、搬送室に導入し続ける方法や、真空
処理で使用するガスを装置稼働中、真空処理室に導入し続ける方法が提案されている。こ
れは、基板搬送時に、導入室と搬出室を除く真空処理室、搬送室に不活性ガスを供給しつ
つ排気することにより、主に搬送ロボットからの発塵、すなわちメカニカルコンタミネー
ションを排除して汚染を防止するものである。なお、導入室と搬出室を除く搬送室や真空
処理室では、不活性ガスを供給しつつ排気しているので、搬送室や真空処理室に限っては
、前述したケミカルコンタミネーションを排除することが可能であると考えられる。
しかし、公知例のものは、導入室及び搬出室（以下、単に導入室等という）については
、真空ポンプを有するにもかかわらず、不活性ガスの供給は行わずに排気のみ行っている
ので、真空ポンプからのオイルの逆拡散や、チャンバ構造物（チャンバシーリング材とし
てのＯリング等）からの微量の揮発不純物成分による汚染を防止できない。したがって、
導入室等ひいては半導体製造装置全体をクリーンな状態に保つことができず、基板表面の
汚染を有効に防止できない。
また、公知例では導入室等には、複数の基板を支持するカセットではなく、枚葉単位の
基板を直接導入しているが、複数の基板を支持するカセットを導入する場合には、カセッ
ト搬入後、基板が処理室や搬送室に搬送されている際にも、導入室等には常に基板が存在
することとなるため、導入室等で排気だけを行っても、真空ポンプからのオイルの逆拡散
等のケミカルコンタミネーションにより、導入室等に存在している基板が汚染されてしま
うという問題が生じる。
本発明は、上記事情を考慮し、搬送室、処理室のみならず予備室をもクリーンな状態に
保つことができ、それによって基板表面の不純物による汚染を防止するための基板搬送環
境を整えることのできる、低コストでメンテナンスの容易な半導体製造方法、基板処理方
法、及び半導体製造装置を提供することを目的とする。
第１の発明の半導体製造方法は、予備室と外部との間で基板のやりとりを行う工程と、
処理室で基板に所定の処理を施す工程と、前記予備室と前記処理室との間に備えられた搬
送室を介して基板の搬送を行う工程と、前記基板を搬送する際に、少なくとも基板が存在
する室に不活性ガスを供給しつつ排気する工程とを含むことを特徴とする。所定の処理と
は、気相成長など半導体素子を製造するに際してガスを扱う処理であればいずれでもよい
。基板を搬送する際に、少なくとも基板が存在する室に不活性ガスを供給しつつ排気する
ことにより、少なくとも基板が存在する室内に所定のガス流を形成することができ、当該
室内を所定の圧力状態に維持し、その圧力下で基板の搬送を行うことで、少なくとも基板
が存在する室において、ケミカルコンタミネーションを有効に防止でき、搬送中の基板表
面の汚染を極力なくすことができる。
第２の発明の半導体製造方法は、予備室と外部との間で基板のやりとりを行う工程と、
処理室で基板に所定の処理を施す工程と、前記予備室と前記処理室との間に備えられた搬
送室を介して基板の搬送を行う工程と、前記基板を搬送する際に、前記全ての室に不活性
ガスを供給しつつ排気する工程とを含むことを特徴とする。全ての室に不活性ガスを供給
しつつ排気すると、全ての室内に所定のガス流を形成でき、ケミカルコンタミネーション
をより有効に防止でき、また搬送効率がよく好ましい。
第３の発明の半導体製造方法は、予備室と外部との間で基板のやりとりを行う工程と、
処理室で基板に所定の処理を施す工程と、前記予備室と前記処理室との間に備えられた搬
送室を介して基板の搬送を行う工程と、前記基板を搬送する際に、真空ポンプを具備する
全ての室に不活性ガスを供給しつつ排気する工程とを含むことを特徴とする。真空ポンプ
を具備する全ての室に不活性ガスを供給しつつ排気し、ガス流を形成するので、真空ポン
プからのオイルの逆拡散を有効に防止できる。
上述した第１の発明において、前記予備室と外部との間で行われる基板のやりとりは、
複数枚の基板を支持するカセットで行われることが好ましい。予備室に、１枚の基板では
なく複数枚の基板を支持するカセットを搬入する場合、カセット搬入後、予備室には基板
搬送の際にも基板が存在することとなるため、ケミカルコンタミネーションの防止を考慮
すると、予備室には常に不活性ガスを供給しつつ排気する必要が生じる。この点で、本発
明では、基板が存在する室の１つである予備室に不活性ガスを供給しつつ排気しているの
で、予備室に常に存在する基板表面の汚染を極力なくすことができる。
また、第１の発明において、前記処理室で基板に施される所定の処理は、ＨＳＧ形成ま
たはエピタキシャル成長であることが好ましい。ＨＳＧ形成工程の場合、保持する室内の
圧力は従来よりも高い方がよく、例えば５０Ｐａ以上に設定するのが望ましい。また、エ
ピタキシャル成長工程の場合、保持する室内の圧力は、例えば４００〜１３３３Ｐａ程度
に設定するのが望ましい。ＨＳＧ形成工程ではガス状粒子による汚染でシリコン分子の未
結合手密度が不均一となり、またエピタキシャル成長工程では、ケミカル汚染物質の存在
によりＳｉ結晶性に不整合が生じ、結晶欠陥や、多結晶化が引き起こされ、製品の品質に
影響を与える問題が発生するが、本発明では、基板が存在する室に不活性ガスを供給しつ
つ排気しているので、そのような影響を低減することができる。またゲート酸化膜形成等
の薄膜化が進む工程では汚染物質一分子の全体膜厚に占める割合が大きくなることから膜
厚均一性やデバイス特性に与える影響が無視できなくなっているが、この場合においても
、本発明により、そのような影響を低減することができる。
第４の発明の基板処理方法は、予備室と外部との間で基板のやりとりを行う工程と、処
理室で基板に所定の処理を施す工程と、前記予備室と前記処理室との間に備えられた搬送
室を介して基板の搬送を行う工程と、前記基板を搬送する際に、少なくとも基板が存在す
る室に不活性ガスを供給しつつ排気する工程とを含むことを特徴とする。基板は半導体基
板の他にガラス基板であってもよい。所定の処理とは、気相成長など基板を処理するに際
してガスを扱う処理であればいずれでもよい。基板を搬送する際に、少なくとも基板が存
在する室に不活性ガスを供
給しつつ排気するので、少なくとも基板が存在する室において、ケミカルコンタミネーシ
ョンを有効に防止でき、搬送中の基板表面の汚染を極力なくすことができる。
第５の発明の半導体製造装置は、外部との間で基板のやりとりを行う予備室と、基板に
所定の処理を施す処理室と、内装した搬送ロボットにより前記予備室と処理室との間で基
板の搬送を行う搬送室と、前記各室に設けられ各室内に不活性ガスを供給する不活性ガス
供給手段と、前記各室に設けられ各室のガスを排気するガス排気手段と、基板を搬送する
際に、前記不活性ガス供給手段及びガス排気手段を制御して、少な<とも基板が存在する
室に不活性ガスを供給しつつ排気する制御手段とを備えたことを特徴とする。所定の処理
とは、気相成長など半導体
素子を製造するに際してガスを扱う処理であればいずれでもよい。基板を搬送する際に、
少なくとも基板が存在する室に不活性ガスを供給しつつ排気する制御手段を設けるだけの
簡単な構成で、少なくとも基板が存在する室において、ケミカルコンタミネーションを有
効に防止でき、搬送中の基板表面の汚染を極力なくすことができる。
上記第５の発明において、前記予備室は、複数枚の基板を支持するカセットを搬入する
カセット室であることが好ましい。予備室が、１枚の基板ではなく複数枚の基板を支持す
るカセットを搬入するカセット室だと、カセット搬入後、予備室には、基板搬送の際にも
、常に基板が存在することとなるため、ケミカルコンタミネーションの防止を考慮すると
、予備室には常に不活性ガスを供給しつつ排気する必要が生じる。この点で、本発明では
、制御手段により基板が存在する室の１つである予備室に不活性ガスを供給しつつ排気す
るので、予備室に常に存在する基板表面の汚染を極力なくすことができる。
本発明によれば、基板を搬送する際に、予備室や搬送室、処理室に不活性ガスを供給し
つつ排気することにより、環境条件を整えて、ケミカルコンタミネーションを抑制するこ
とができ、その結果、室内に存在する基板表面の汚染を極力無くすことができて、半導体
素子や基板の品質、歩留まりの向上を図ることができる。しかも、室に不活性ガスを供給
しながら排気するという構成を付加するだけでよいので、低コストでメンテナンスの面倒
も増やさずに容易に実現できる。
以下、本発明の実施形態を図面に基づいて説明する。
図１は実施形態の半導体製造方法を実施するための半導体製造装置の概略構成図である
。この半導体製造装置は、外部との間でウェーハ（基板）のやりとりを行う予備室として
のロードロック室１と、ウェーハに所定の処理を施すウェーハ処理室２と、ロードロック
室１とウェーハ処理室２との間でウェーハの搬送を行う搬送室３とを備えている。搬送室
３には、ウェーハを搬送するための搬送ロボット８が備わっている。所定の処理には、Ｈ
ＳＧ形成、エピタキシャル成長、気相成長（ＣＶＤ法による薄膜の形成）、酸化膜の形成
、拡散処理、エッチング処理などが含まれる。なお、予備室はロードロック室の他にＮ2
パージボックスなどでも良い。
ロードロック室１、ウェーハ処理室２、及び搬送室３は、それぞれ個別に真空ポンプ（
ガス排気手段）４によって真空排気できるようになっており、ロードロック室１と搬送室
３間、及び搬送室３とウェーハ処理室２間は、ゲートバルブ７、９によってそれぞれ開閉
可能に仕切られている。
また、ロードロック室１と搬送室３には、Ｎ2ガス（不活性ガス）を供給できるように
Ｎ2供給ライン５が接続されている。また、ウェーハ処理室２にも同様にＮ2ガスを供給で
きるようにＮ2供給ライン６が接続されている。さらに、ロー
ドロック室１とウェーハ処理室２間でウェーハを搬送する際に、各Ｎ2供給ライン及び真
空ポンプ４を制御して、ロードロック室１と搬送室３とウェーハ処理室２のうちの所定の
チャンバにＮ2ガスを供給しつつ排気し、該所定のチャンバ内を所定の圧力に維持するた
めの制御手段１２が設けられている。なお、所定のチャンバ（室）とは、ウェーハ搬送時
においては、少なくともウェーハが存在するチャンバ（室）のことであり、例えばロード
ロック室１から搬送室３へのウェーハ搬送の際は、ロードロック室１と搬送室３のことで
あり、搬送室３から処理室２へのウェーハ搬送の際は、搬送室３と処理室２のことである
。勿論、所定のチャンバは、すべてのチャンバであってもよく、むしろこの方がケミカル
コンタミネーションをより有効に防止でき、また搬送効率もよく好ましい。また、所定の
チャンバは、真空ポンプを具備する全てのチャンバであってもよい。また、ウェーハ搬送
時以外に、チャンバ内にウェーハがない状態でチャンバ内にＮ2ガスを供給しつつ排気す
るとチャンバ内が清浄な状態に保たれるので、さらに好ましい。また、ウェーハ搬送時ま
たはウェーハ搬送時以外において、真空ポンプによりチャンバ内を真空排気する際には、
常にガスを供給しつつ排気し、真空ポンプに対し、ポンプ上流側から下流側へのガス流を
形成するようにすると、さらに好ましい。
この半導体製造装置において、所定のウェーハ処理工程を実施する場合には、ロードロ
ック室１から処理室２にウェーハを搬送するに当たって、予め例えばロードロック室１と
搬送室３とウェーハ処理室２のすべてのチャンバにＮ2ガスを供給しつつ真空ポンプ４で
排気し、ロードロック室１と搬送室３とウェーハ処理室２を所定の圧力に維持する。そし
て、ロードロック室１と搬送室３とウェーハ処理室２を所定の圧力に維持した上でウェー
ハの搬送を行う。
具体的には、閉じているゲートバルブ１４、７、９のうち、まず外部とのやりとり口で
あるゲートバルブ１４を開け、ロードロック室１に、複数枚のウェーハが収納されたカセ
ット１３を搬入し、ゲートバルブ１４を閉じる。その後、ロードロック室１を到達真空圧
力まで真空引きした後、ロードロック室１内に不活性ガス（例えばＮ2）を導入しつつ排
気し、ロードロック室１内を搬送圧力とする。以後、少な<ともロードロック室１内にカ
セット１３すなわちウェーハが存在する間はロードロック室１内には、不活性ガスを導入
しつつ排気し続けることとなり、ロードロック室１内は一定の圧力に維持される。なお、
ウェーハ処理室２、搬送室３内は、予め、不活性ガスを導入しつつ排気した状態としてお
き、搬送室３内の圧力は搬送圧力に維持しておく。ウェーハ処理室２については、ウェー
ハ処理時以外はこの状態を維持する様にし、搬送室３については、装置稼働中、この状態
を維持するようにする。ロードロック室１内の圧力が、搬送室３内の圧力すなわち搬送圧
力と同等となったところで、ゲートバルブ７を開き、ウェーハを搬送室３に搬送し、ゲー
トバルブ７を閉じる。その後、搬送室３内圧力とウェーハ処理室２内圧力が同等となった
ところで、ゲートバルブ９を開き、ウェーハを処理室２に搬送し、ゲートバルブ９を閉じ
、ウェーハに処理を施す。ウェーハ処理後は、上記と反対の手順でウェーハを搬送するこ
ととなる。
こうすることで、真空ポンプ４からロードロック室１、処理室２、搬送室３へのオイル
の逆拡散を防止することができると共に、チャンバ構造物（搬送ロボットの軸シール材、
チャンバシーリング材としてのＯリング等）からの不純物の揮発を抑制することができ、
その結果、不純物による汚染の影響を極力排除することができて、ウェーハの処理品質が
向上する。
本実施の形態の効果を検証するために、上記半導体製造装置を用いて、Ｓｉ基板上に多
結晶Ｓｉ膜を堆積し、その界面の汚染分析を行った。そのときの汚染分析サンプル作成フ
ローを図２に、汚染分析結果を図３にそれぞれ示した。なお、汚染分析は真空ポンプのオ
イルや構造物からの脱ガス成分として可能性が高い有機物質を想定してＣ（炭素）を対象
とした。図２を説明すると、
Ｓ１：あらかじめ自然酸化膜除去等、表面の清浄処理を行ったＳｉ基板をロードロック
室に投入する。
Ｓ２：ロードロック室の雰囲気を置換する。
Ｓ３：搬送室を経由してＳｉ基板を処理室に移載する。
Ｓ４：処理室において、Ｓｉ基板に多結晶Ｓｉ膜を５０ｎｍ堆積する。多結晶成膜条件
は下記の通りである。
処理温度：６５０℃
ＳｉＨ4流量：０．３ｓｌｍ
圧力：１３３Ｐａ
Ｓ５：処理室での成膜後、Ｓｉ基板をロードロック室に返却する。
上記Ｓ２〜Ｓ５のステップでは、Ｓｉ基板搬送圧力を下記の２条件に設定してサンプ
ルを作成する。
（ａ）０．１Ｐａ以下…従来条件（真空ポンプの排気による到達真空下）
（ｂ）１３３Ｐａ…本実施形態条件（Ｎ2ガスを導入しつつ排気）
Ｓ６：ロードロック室を大気圧に戻す。
Ｓ７：ロードロック室より、Ｓｉ基板を取出しＳｉ基板表面の汚染分析を実施する。汚
染分析方法は、Ｓｉ基板と、上記ステップによりＳｉ基板上に堆積した多結晶Ｓｉ膜（５
０ｎｍ）との界面（分析面）の炭素濃度をＳＩＭＳ（二次イオン質量分析法）で分析した
。
図３の結果から、（ａ）従来条件と（ｂ）本実施形態条件における炭素濃度はそれぞれ
（ａ）１．９０×１０14ａｔｏｍｓ／ｃｍ2
（ｂ）３．７０×１０13ａｔｏｍｓ／ｃｍ2
で、本実施形態条件を用いる方が従来条件を用いる場合よりも約１桁減少傾向を示した。
これに関して１９９９年に発表されたＩＴＲＳ(International Technology Roadmap of S
emicondoctors)によれば、処理基板上の有機物質の規格を２００５年１００ｎｍデバイス
で４．１０×１０13以下と予測しており、有機物質量を１．９×１０14から３．７×１０
13に低減した本実施形態の優位性は明らかである。
なお、文献によっては、有機物質量を
１．０×１０13ａｔｏｍｓ／ｃｍ2以下
に規定しなければならないとも言われている。
これに対し、本実施形態条件（Ｎ2ガスを導入しつつ排気）で処理した場合に取得した
最も良好な炭素濃度のデータとしては
５．０×１０12ａｔｏｍｓ／ｃｍ2
という結果も得られている。これより本実施形態は、この有機物質の規格を満たすことも
可能と言える。なお、本実施形態の条件を用いて処理した上記２つのデータは多少異なる
値となっているが、測定値に関しては測定環境や同一ウェーハの測定においても測定方法
によりバラツキが発生することが原因と考えられる。
このように本実施形態が所定の規格を満たすことができるのは、真空ポンプを有する全
てのチャンバ（処理室、搬送室、ロードロック室）に不活性ガスを導入しつつ排気してお
り、半導体製造装置全体で、メカニカルコンタミネーションはもちろんのこと、真空ポン
プからのオイルの逆拡散、チャンバ構造物からの微量の揮発不純物（脱ガス）成分による
ケミカルコンタミネーションを有効に排除できているからである。この点で、主に機械的
可動部からの発塵（メカニカルコンタミネーション）の防止を目的とした公知例の方法で
は、不活性ガスを導入しつつ排気する対象チャンバとして導入室や搬出室を除いているの
で、ケミカルコンタミネーションの有効排除は実現できない。これに対し、本実施形態は
、ロードロック室においても不活性ガスを導入しつつ排気しているので、ウェーハ搬送中
あるいは処理中に、ロードロック室に存在しているカセットに支持した複数のウェーハの
全てについても、上記規格を満たすことができる。
また、本実施形態では、全てのチャンバに不活性ガスを供給しつつ排気して、真空ポン
プのオイルの逆拡散を防止しているので、各チャンバにオイルの逆拡散の少ないターボ分
子ポンプを設けたり、メタルＯリング等を使う等の搬送室内の部材を工夫したり、あるい
は１０-8Ｐａ程度の超高真空下にして搬送空間内の不純物の分圧を下げる等の手段を講じ
る必要がない。したがって、搬送後、処理室の圧力を成膜圧力まで上昇させる必要もなく
、それに起因してスループットが低下するということもない。その結果、本実施形態では
、低コストで、メンテナンスも容易になる。
次に具体的な例として、表面に容量電極となるアモルファスシリコン膜が形成された基
板に対してＨＳＧ膜を形成する半導体製造装置及び半導体製造方法について説明する。Ｈ
ＳＧとは、膜表面に形成された起伏の激しい半球状結晶粒のことである。このＨＳＧの形
成された膜は表面積が大きくなるため、大きな容量を確保することができる。ＨＳＧの形
成技術としては、例えば前述した特開平５−３０４２７３号公報（特許第２５０８９４８
号公報）に記載のものが知られている。
ここで、上述したＨＳＧ膜を含む半導体装置（デバイス）の製造方法を説明する。図４
、図５を参照して、本発明が好適に適用されるキャパシタセルを備えるＤＲＡＭ５００の
製造方法を説明する。図４を参照すれば、シリコン基板５１の表面にフィールド酸化膜５
２を形成して、多数のトランジスタ形成領域を分離形成する。各トランジスタ形成領域に
ゲート酸化膜５５を形成し、その上にゲート電極５６を形成する。ゲート電極５６および
フィールド酸化膜５２をマスクにしてイオン注入法により不純物をシリコン基板５１の表
面に導入して自己整合的にソース５３およびドレイン５４を形成する。その後、層間絶縁
膜５７を形成し、次に、層間絶縁膜５７にソース５３を露出するコンタクト孔５８を形成
する。
次に、層間絶縁膜５７上にアモルファスシリコン膜を堆積し、パターニングを行い、ア
モルファスシリコン膜の自然酸化膜を除去し、多結晶化を行って容量下部電極５９を形成
する。この多結晶化処理のとき、図５に示すように、アモルファスシリコン膜５９の表面
に起伏の激しい半球状結晶粒（ＨＳＧ）６００を形成し、その表面積を拡大させる。次い
でＴａ2Ｏ5からなる容量絶縁膜６１を形成し、その上に多結晶シリコン膜などにより容量
上部電極６２を形成する。こうしてＭＯＳトランジスタのソース５３にキャパシタセルが
接続されたＤＲＡＭを実現することができる
図６はＨＳＧ膜を形成する半導体製造装置の平面図、図７は半導体製造装置内の反応室
の縦断面図である。
半導体製造装置を示す図６において、２０は搬送室であり、この搬送室２０の周囲に放
射状に複数の真空チャンバを構成する第１ロードロック室１０、第１冷却室８０、第１反
応室３０、第２反応室３５、第２冷却室８５、第２ロードロック室１５が設けられ、搬送
室２０と第１ロードロック室１０、第１反応室３０、第２反応室３５、第２ロードロック
室１５間にはそれぞれゲートバルブ４０、５０、６０、７０が設けられている。なお、搬
送室２０には、ウェーハ搬送ロボッ
ト２５が内装されている。なお、この半導体製造装置の場合は、第１反応室３０、第２反
応室３５が本発明で言う「処理室」に相当する。
反応室を示す図７において、ゲートバルブ５０を介して搬送室２０と連結されている反
応室３０は、成膜に必要なガス系にモノシランガス（ＳｉＨ4）供給用のノズル１３０を
有し、ガスを単一方向から流しウェーハＷに対してノズル１３
０とは反対方向の排気配管１３５を経由しターボ分子ポンプ１４０で吸引することにより
超高真空対応となっている。ＳｉＨ4供給用のノズル１３０に通じる配管に流量制御弁３
１５が設けられ、この流量制御弁３１５は反応室３０内に供給されるＳｉＨ4ガスの流量
が所定流量となるように流量制御手段３１０によって制御される。
ウェーハ面に対しモノシランを単一方向より流すことで選択性良くウェーハ面内均一性
が確保できる。これは、成長速度がジシランより遅く、ＨＳＧ形成を制御しやすいモノシ
ランを使用しているためである。
反応室圧力を０．５Ｐａ以下と低くすると、ガス流速が速くなり、６００〜６２０℃に
おいて十分な表面反応律速によりウェーハ面内均一性が優れる。また、反応室３０の構造
はウェーハＷ表面に対して対面式の分割型抵抗加熱ヒータ２１０でウェーハの上下を加熱
することにより、ウェーハ面内の温度均一性を短時間で確保することが容易になっている
。分割型抵抗加熱ヒータ２１０は、反応室３０内の温度を所定の温度、例えば６００〜６
２０℃内の任意の温度になるように温度制御手段３２０によって制御される。
次に上記半導体製造装置を用いてウェーハを処理する方法について説明する。まず、半
導体素子となる半導体チップの所定の容量電極部にアモルファスシリコン膜が形成された
ウェーハを上述した半導体製造装置に搬送する前に、自然酸化膜やＮＨ4ＯＨ＋Ｈ2Ｏ2＋
Ｈ2Ｏのような混合液によって形成される化学酸化膜を、例えば希釈フッ酸水溶液であら
かじめ洗浄し除去した後、スピンドライ乾燥機などで乾燥処理をする。所定の容量電極部
とは、一般にはＭＯＳトランジスタのソース／ドレイン領域と接続される下部電極部であ
る。乾燥処理を行った後、図６に示す半導体製造装置内のロードロック室１０にゲートバ
ルブ４５を開けて、清浄なままカセット単位で素早く搬送し、ゲートバルブ４５を閉じる
。清浄なまま搬送するのはクリーンルーム内の雰囲気による汚染や自然酸化膜の再形成を
防ぐためであり、ロードロック室１０に搬送するまでの間を素早く行う必要がある。この
時点でアモルファスシリコン表面に汚染や自然酸化膜などが多く付着・形成していると、
アモルファスシリコン表面の状態と、例えばアモルファスシリコン上に堆積した自然酸化
膜表面の状態とではシリコンの結合手密度が異なるため、ＨＳＧ化されなかったりＨＳＧ
の形成状態つまりＨＳＧの粒径や密度が異なる問題が発生し、半導体装置の歩留まり低下
の原因となる。
上記のように複数枚のウェーハが収納されたカセットをロードロック室１０に搬送した
後、ロードロック室１０を到達真空圧力まで真空引きした後、ロードロック室１０内に高
純度窒素（Ｎ2）を供給しつつ排気し（以下、これをパージと
いう）、ロードロック室１０内を搬送圧力とする。以後、少なくともロードロック室１０
内にカセット、すなわちウェーハが存在する間はロードロック室１０内には、Ｎ2ガスを
導入しつつ排気し続けることとなり、ロードロック室１０内は一定の圧力に維持される。
ここで、高純度窒素(Ｎ2)を供給しながら排気するのは、パージにより気流を設け、真
空ポンプからのオイルの逆拡散やチャンバ構造物からの微量の揮発不純物成分による汚染
を防止するためである。また、乾燥した窒素(Ｎ2)のパージにより、水分が十分に雰囲気
中に飽和するのを満たすためである。また急激な減圧によりウェーハ表面やカセットなど
に付着している水分（液体）がすべて水蒸気（気体）にならず、むしろ一部が気体になる
際に奪われる熱により温度が低下し、氷（固体）になるのを防止するためでもある。氷は
反応室３０内に搬送後、熱により溶融し水となるため表面の一部が酸化してＨＳＧの形成
を阻害する要因となる。なおロードロック室１０内の圧力を数回昇降させることにより、
残留物質を最大限置換させることも有効である。
なお、反応室３０、３５、搬送室２０内は、予め、Ｎ2ガスを導入しつつ排気した状態
としておき、搬送室２０内の圧力は搬送圧力に維持しておく。反応室３０、３５について
は、ウェーハ処理時以外はこの状態を維持する様にし、搬送室２０については、装置稼働
中、この状態を維持するようにする。
上記のようにロードロック室１０内にＮ2ガスを導入しつつ排気し、ロードロック室１
０内の圧力が、搬送室２０内の圧力すなわち搬送圧力と同等となったところで、ゲートバ
ルブ４０を開き、ウェーハ搬送ロボット２５によりウェーハＷ
を搬送室２０に搬送し、ゲートバルブ４０を閉じる。その後、搬送室２０内圧力と処理室
３０内圧力が同等となったところで、ゲートバルブ５０を開き、ウェーハＷを処理室３０
に搬送し、ゲートバルブ５０を閉じ、ウェーハＷに処理を施す。ウェーハ処理後は、上記
と反対の手順でウェーハＷを搬送することとなる。ロードロック室１０、搬送室２０、反
応室３０には常時窒素(Ｎ2)が供給されつつ、排気されておりロードロック室１０、搬送
室２０、反応室３０内で存在・発生する不純物物質がウェーハ表面に付着しないようにし
ている。すなわち、各チャンバは、真空ポンプからのオイルの逆拡散やチャンバ構造物（
搬送ロボットの軸シール材やチャンバシーリング材としてのＯリング等）からの微量の揮
発不純物成分によって汚染されるのを防止している。
この場合の装置では、反応室以外は超高真空（１０-6Ｐａ）対応のポンプを装着してい
ない。これは上記のようにロードロック室、搬送室については、搬送時にチャンバ内にＮ
2を供給しつつ排気することにより、ウェーハ表面を清浄なまま反応室まで搬送出来るよ
うになったことから、反応室３０以外は超高真空対応のポンプを必要としなくなったから
である。これにより装置は低価格になるだけでなく、処理時間も短縮できる。
次に反応室内にて行われる過程について説明する。
上記のように反応室３０へ搬送されたウェーハＷはあらかじめ設定された反応室温度６
００〜６２０℃にて温度安定化がはかられる。この際の雰囲気は高真空もしくは窒素、不
活性ガスのようなアモルファスシリコン表面と無反応の無反応性ガス雰囲気にて行われる
。ただしウェーハの面内温度安定と下地アモルファスシリコンが多結晶化することにより
ＨＳＧ形成を阻害する要因とならないよう、温度安定と結晶化の両方を考慮すると、温度
安定時間は５分間程度が望ましい。以降、上記反応室温度を保持する。
つぎに上記雰囲気が無反応性ガス雰囲気の場合、それらを十分に取り除いた後、モノシ
ランを毎分１５０〜２００ｃｃ、２分〜２．５分間流すことによりアモルファスシリコン
表面に微細な結晶核を形成（発生）させる。この結晶核の密度はウェーハ温度や核形成時
間の増大と共に増加する傾向があり、またモノシラン流量を少なくした場合には核形成時
間を増やす必要がある。
最後にモノシランの供給を止め、アモルファスシリコン表面に形成した結晶核をシリコ
ン原子のマイグレーションにより成長させて結晶粒を形成する。この結晶粒の大きさは粒
成長時間の増大と共に大きくなる傾向があり、５分間で成長がほぼ最大となるため、３〜
５分の間を制御する。時間が長すぎると粒と粒が結合し大きな粒となり、本工程の目的と
する表面積の増加率が低下するため、時間を制御する必要がある。なお、「ほぼ」とある
のは成長条件で、成長が最大となる時間が異なるからである。
具体例として、上記所定の条件、例えば反応室温度６１０℃，温度安定時間５分，モノ
シラン（ＳｉＨ4）２００ｓｃｃｍ，核形成時間２分，粒成長時間３分にて行うことによ
り、選択性のある安定したＨＳＧの形成、ウェーハ面内均一性
の良好なＨＳＧを形成することができた。また同様の結果を、反応室温度６１０℃，温度
安定時間５分，モノシラン１５０ｓｃｃｍ，核形成時間２．５分，粒成長時間５分にても
得ている。また、上記条件で処理を行うことにより、単位時間当たりのウェーハ処理枚数
を２０枚／ｈｒとすることができ、縦型装置プロセスの単位時間当たりのウェーハ処理枚
数（１６枚／ｈｒ）よりも処理枚数を増やすことができ、スループットを向上できる。
ＨＳＧ形成工程において、図８は到達真空下でウェーハを搬送した場合（従来例）と、
図９は窒素パージしながらウェーハを搬送した場合（本発明の具体例）のそれぞれの結果
を比較して示すＳＥＭ（走査型電子顕微鏡）写真を転写した図である。
図８に示すように、到達真空搬送時には、ウェーハ表面の汚染によりＨＳＧ形成が不十
分（表面の凸凹が小さい）であるのに対し、図９のようにロードロック室１０、搬送室２
０、反応室３０に窒素ガス（Ｎ2）を供給しつつ排気（流量＝０．５ｓｌｍ、その時の搬
送圧力＝５０Ｐａの条件で供給）しながら搬送した場合は、良好なＨＳＧを形成すること
ができた。なお、５０Ｐａ以上の圧力で搬送すれば、同様の結果が得られた。
以上においては、ＨＳＧ形成工程を実施する際に本発明を適用した例を説明したが、本
発明は、エピタキシャル成長工程を実施する半導体製造装置及び製造方法にも適用するこ
とができる。その場合、搬送室へのＮ2供給を流量１０ｓｌｍ、搬送圧力４００〜１３３
３Ｐａの条件とした場合に、従来の到達真空下で搬送した際に生じた結晶欠陥が生じなく
なった。また、同様にして本発明は、Ｐドープなどのドーピング処理や、Ｔａ2Ｏ5膜、Ｓ
ｉ3Ｎ4膜、多結晶Ｓｉ膜等の成膜処理にも適用できる。
本発明の実施形態に係る半導体製造方法及び基板処理方法を実施するための半導体製造装置の概略説明図である。 汚染分析サンプル作成フロー図である。 従来条件と本発明条件とで比較した汚染分析結果を示す図である。 キャパシタセルを備えるＤＲＡＭチップの断面構造図である。 図４の要部拡大図である。 本発明の実施形態に係るＨＳＧ形成工程実施用半導体製造装置の概略平面図である。 図６の半導体製造装置内の反応室の縦断面図である。 本発明を実施しない場合のＨＳＧ形成工程後のウェーハのＳＥＭ写真を理解しやすいように転写した図である。 本発明を実施した場合のＨＳＧ形成工程後のウェーハのＳＥＭ写真を理解しやすいように転写した図である。
符号の説明
１ ロードロック室（予備室）
２ ウェーハ処理室
３ 搬送室
４ 真空ポンプ（ガス排気手段）
５ Ｎ2供給ライン（不活性ガス供給手段）
６ Ｎ2供給ライン（不活性ガス供給手段）
１０ ロードロック室（予備室）
１２ 制御手段
１３ カセット
２０ 搬送室
３０ 反応室（処理室）
Ｗ ウェーハ（基板）

Claims (15)

  1. 予備室内に基板を搬入する第１の工程と、
    前記予備室内に前記基板を搬入した後、少なくとも前記予備室と搬送室との間の第１のゲートバルブを開く前から、前記予備室内に不活性ガスを供給しつつ前記予備室に接続された排気系より真空ポンプを用いて排気する第２の工程と、
    前記搬送室と処理室との間の第２のゲートバルブを閉じたまま、前記第１のゲートバルブを開き、前記予備室及び前記搬送室内に不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気した状態で、前記基板を前記予備室から前記搬送室に搬送する第３の工程と、
    前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開き、前記搬送室及び前記処理室内に不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気した状態で、前記基板を前記搬送室から前記処理室に搬送する第４の工程と、
    前記処理室内で前記基板に所定の処理を施す第５の工程と、
    を有することを特徴とする半導体製造方法。
  2. 予備室内に基板を搬入する第１の工程と、
    前記予備室内に前記基板を搬入した後、少なくとも前記予備室と搬送室との間の第１のゲートバルブを開く前から、前記予備室内に不活性ガスを供給しつつ前記予備室に接続された排気系より真空ポンプを用いて排気する第２の工程と、
    前記搬送室と処理室との間の第２のゲートバルブを閉じたまま、前記第１のゲートバルブを開き、前記予備室及び前記搬送室内に不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気した状態で、前記基板を前記予備室から前記搬送室に搬送する第３の工程と、
    前記第２のゲートバルブを閉じたまま、前記第１のゲートバルブを閉じ、前記搬送室内に不活性ガスを供給しつつ前記搬送室に接続された排気系より真空ポンプを用いて排気した状態で、前記基板を前記搬送室内で保持する第４の工程と、
    前記第１のゲートバルブを閉じたまま、前記第２のゲートバルブを開き、前記搬送室及び前記処理室内に不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気した状態で、前記基板を前記搬送室から前記処理室に搬送する第５
    の工程と、
    前記処理室内で前記基板に所定の処理を施す第６の工程と、
    を有することを特徴とする半導体製造方法。
  3. 予備室内に基板を搬入する工程と、
    前記予備室から搬送室を介して処理室に前記基板を搬送する工程と、
    前記処理室内で前記基板に所定の処理を施す工程とを有し、
    前記基板搬送工程は、
    前記予備室と前記搬送室との間に設けられた第１のゲートバルブを開き、前記搬送室と前記処理室との間に設けられた第２のゲートバルブを閉じた状態で、前記基板を前記予備室から前記搬送室に搬送する第１の工程と、
    前記第１のゲートバルブと前記第２のゲートバルブとを閉じた状態で、前記搬送室に搬送された前記基板を前記搬送室内で保持する第２の工程と、
    前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開いた状態で、前記基板を前記搬送室から前記処理室に搬送する第３の工程との３つの工程を有し、
    前記基板搬送工程における前記３つの工程では、前記基板の存在する室に連通する室の全てに対して、不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気することを特徴とする半導体製造方法。
  4. 予備室内に基板を搬入する工程と、
    前記予備室から搬送室を介して処理室に前記基板を搬送する工程と、
    前記処理室内で前記基板に所定の処理を施す工程とを有し、
    前記基板搬送工程は、
    前記予備室と前記搬送室との間に設けられた第１のゲートバルブを開き、前記搬送室と前記処理室との間に設けられた第２のゲートバルブを閉じた状態で、前記基板を前記予備室から前記搬送室に搬送する第１の工程と、
    前記第１のゲートバルブと前記第２のゲートバルブとを閉じた状態で、前記搬送室に搬送された前記基板を前記搬送室内で保持する第２の工程と、
    前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開いた状態で、前記基板を前記搬送室から前記処理室に搬送する第３の工程との３つの工程を有し、
    前記基板搬送工程における前記３つの工程では、前記３つの室の全てに対して不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気することを特徴とする半導体製造方法。
  5. 予備室内に基板を搬入する工程と、
    前記予備室から搬送室を介して処理室に前記基板を搬送する工程と、
    前記処理室内で前記基板に所定の処理を施す工程とを有し、
    前記基板搬送工程は、
    前記予備室と前記搬送室との間に設けられた第１のゲートバルブを開き、前記搬送室と前記処理室との間に設けられた第２のゲートバルブを閉じた状態で、前記基板を前記予備室から前記搬送室に搬送する第１の工程と、
    前記第１のゲートバルブと前記第２のゲートバルブとを閉じた状態で、前記搬送室に搬送された前記基板を前記搬送室内で保持する第２の工程と、
    前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開いた状態で、前記基板を前記搬送室から前記処理室に搬送する第３の工程との３つの工程を有し、
    前記３つの室のそれぞれに真空ポンプが個別に接続されており、前記基板搬送工程における前記３つの工程では、それぞれの真空ポンプに対し、その上流側から不活性ガスが導入され、その真空ポンプはそれぞれの室内を排気するように動作することを特徴とする半導体製造方法。
  6. 予備室内に基板を搬入する工程と、
    前記予備室から搬送室を介して処理室に前記基板を搬送する工程と、
    前記処理室内で前記基板に所定の処理を施す工程とを有し、
    前記基板搬送工程は、
    前記予備室と前記搬送室との間に設けられた第１のゲートバルブを開き、前記搬送室と前記処理室との間に設けられた第２のゲートバルブを閉じた状態で、前記基板を前記予備室から前記搬送室に搬送する第１の工程と、
    前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開いた状態で、前記基板を前記搬送室から前記処理室に搬送する第２の工程との２つの工程を有し、
    前記基板搬送工程における前記２つの工程では、前記基板の存在する室に連通する室の全てに対して、不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気することを特徴とする半導体製造方法。
  7. 予備室内に基板を搬入する工程と、
    前記予備室から搬送室を介して処理室に前記基板を搬送する工程と、
    前記処理室内で前記基板に所定の処理を施す工程とを有し、
    前記基板搬送工程は、
    前記予備室と前記搬送室との間に設けられた第１のゲートバルブを開き、前記搬送室と前記処理室との間に設けられた第２のゲートバルブを閉じた状態で、前記基板を前記予備室から前記搬送室に搬送する第１の工程と、
    前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開いた状態で、前記基板を前記搬送室から前記処理室に搬送する第２の工程との２つの工程を有し、
    前記基板搬送工程における前記２つの工程では、前記３つの室の全てに対して不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気することを特徴とする半導体製造方法。
  8. 予備室内に基板を搬入する第１の工程と、
    前記予備室内に前記基板を搬入した後、少なくとも前記予備室と搬送室との間の第１のゲートバルブを開く前から、前記予備室内に不活性ガスを供給しつつ前記予備室に接続された排気系より真空ポンプを用いて排気する第２の工程と、
    前記搬送室と処理室との間の第２のゲートバルブを閉じたまま、前記第１のゲートバルブを開き、前記予備室及び前記搬送室内に不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気した状態で、前記基板を前記予備室から前記搬送室に搬送する第３の工程と、
    前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開き、前記搬送室及び前記処理室内に不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気した状態で、前記基板を前記搬送室から前記処理室に搬送する第４の工程と、
    前記処理室内で前記基板に所定の処理を施す第５の工程と、
    を有することを特徴とする基板処理方法。
  9. 予備室内に基板を搬入する工程と、
    前記予備室から搬送室を介して処理室に前記基板を搬送する工程と、
    前記処理室内で前記基板に所定の処理を施す工程とを有し、
    前記基板搬送工程は、
    前記予備室と前記搬送室との間に設けられた第１のゲートバルブを開き、前記搬送室と前記処理室との間に設けられた第２のゲートバルブを閉じた状態で、前記基板を前記予備室から前記搬送室に搬送する第１の工程と、
    前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開いた状態で、前記基板を前記搬送室から前記処理室に搬送する第２の工程との２つの工程を有し、
    前記基板搬送工程における前記２つの工程では、前記基板の存在する室に連通する室の全てに対して、不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気することを特徴とする基板処理方法。
  10. 予備室内に基板を搬入する工程と、
    前記予備室から搬送室を介して処理室に前記基板を搬送する工程と、
    前記処理室内で前記基板に所定の処理を施す工程とを有し、
    前記基板搬送工程は、
    前記予備室と前記搬送室との間に設けられた第１のゲートバルブを開き、前記搬送室と前記処理室との間に設けられた第２のゲートバルブを閉じた状態で、前記基板を前記予備室から前記搬送室に搬送する第１の工程と、
    前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開いた状態で、前記基板を前記搬送室から前記処理室に搬送する第２の工程との２つの工程を有し、
    前記基板搬送工程における前記２つの工程では、前記３つの室の全てに対して不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気することを特徴とする基板処理方法。
  11. 予備室内に基板を搬入する工程と、
    前記予備室から搬送室を介して処理室に前記基板を搬送する工程と、
    前記処理室内で前記基板に所定の処理を施す工程とを有し、
    前記基板搬送工程は、
    前記予備室と前記搬送室との間に設けられた第１のゲートバルブを開き、前記搬送室と前記処理室との間に設けられた第２のゲートバルブを閉じた状態で、前記基板を前記予備室から前記搬送室に搬送する第１の工程と、
    前記第１のゲートバルブと前記第２のゲートバルブとを閉じた状態で、前記搬送室に搬送された前記基板を前記搬送室内で保持する第２の工程と、
    前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開いた状態で、前記基板を前記搬送室から前記処理室に搬送する第３の工程との３つの工程を有し、
    前記基板搬送工程における前記３つの工程では、前記基板の存在する室に連通する室の全てに対して、不活性ガスを供給しつつそれぞれの室に接続された排気系の全てより真空ポンプを用いて排気することを特徴とする基板処理方法。
  12. 基板のやりとりを行う予備室と、
    前記基板に所定の処理を施す処理室と、
    内装した搬送ロボットにより前記予備室と前記処理室との間で前記基板の搬送を行う搬送室と、
    前記予備室と前記搬送室との間に設けられた第１のゲートバルブと、
    前記搬送室と前記処理室との間に設けられた第２のゲートバルブと、
    前記各室に設けられ前記各室内に不活性ガスを供給する不活性ガス供給手段と、
    前記各室に設けられ前記各室内を真空ポンプにより排気するガス排気手段と、
    前記予備室内に前記基板を搬入した後、少なくとも前記第１のゲートバルブを開く前から、前記予備室内に不活性ガスを供給しつつ前記予備室に設けられた前記ガス排気手段より排気し、前記第２のゲートバルブを閉じたまま、前記第１のゲートバルブを開き、前記予備室及び前記搬送室内に不活性ガスを供給しつつそれぞれの室に設けられた前記ガス排気手段の全てにより排気した状態で、前記基板を前記予備室から前記搬送室に搬送し、前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開き、前記搬送室及び前記処理室内に不活性ガスを供給しつつそれぞれの室に設けられた前記ガス排気手段の全てにより排気した状態で、前記基板を前記搬送室から前記処理室に搬送するよう制御する制御手段と、
    を備えたことを特徴とする基板処理装置。
  13. 基板のやりとりを行う予備室と、
    前記基板に所定の処理を施す処理室と、
    内装した搬送ロボットにより前記予備室と前記処理室との間で前記基板の搬送を行う搬送室と、
    前記予備室と前記搬送室との間に設けられた第１のゲートバルブと、
    前記搬送室と前記処理室との間に設けられた第２のゲートバルブと、
    前記各室に設けられ前記各室内に不活性ガスを供給する不活性ガス供給手段と、
    前記各室に設けられ前記各室内を真空ポンプにより排気するガス排気手段と、
    前記基板を前記予備室から前記処理室に搬送する際、前記第１のゲートバルブを開き、前記第２のゲートバルブを閉じた状態で、前記基板を前記予備室から前記搬送室に搬送し、前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開いた状態で、前記基板を前記搬送室から前記処理室に搬送し、その際、前記基板の存在する室に連通する室の全てに対して、不活性ガスを供給しつつそれぞれの室に設けられた前記ガス排気手段の全てにより排気するよう制御する制御手段と、
    を備えたことを特徴とする基板処理装置。
  14. 基板のやりとりを行う予備室と、
    前記基板に所定の処理を施す処理室と、
    内装した搬送ロボットにより前記予備室と前記処理室との間で前記基板の搬送を行う搬送室と、
    前記予備室と前記搬送室との間に設けられた第１のゲートバルブと、
    前記搬送室と前記処理室との間に設けられた第２のゲートバルブと、
    前記各室に設けられ前記各室内に不活性ガスを供給する不活性ガス供給手段と、
    前記各室に設けられ前記各室内を真空ポンプにより排気するガス排気手段と、
    前記基板を前記予備室から前記処理室に搬送する際、前記第１のゲートバルブを開き、前記第２のゲートバルブを閉じた状態で、前記基板を前記予備室から前記搬送室に搬送し、前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開いた状態で、前記基板を前記搬送室から前記処理室に搬送し、その際、前記３つの室の全てに対して不活性ガスを供給しつつそれぞれの室に設けられた前記ガス排気手段の全てにより排気するよう制御する制御手段と、
    を備えたことを特徴とする基板処理装置。
  15. 基板のやりとりを行う予備室と、
    前記基板に所定の処理を施す処理室と、
    内装した搬送ロボットにより前記予備室と前記処理室との間で前記基板の搬送を行う搬送室と、
    前記予備室と前記搬送室との間に設けられた第１のゲートバルブと、
    前記搬送室と前記処理室との間に設けられた第２のゲートバルブと、
    前記各室に設けられ前記各室内に不活性ガスを供給する不活性ガス供給手段と、
    前記各室に設けられ前記各室内を真空ポンプにより排気するガス排気手段と、
    前記基板を前記予備室から前記処理室に搬送する際、前記第１のゲートバルブを開き、前記第２のゲートバルブを閉じた状態で、前記基板を前記予備室から前記搬送室に搬送し、前記第１のゲートバルブと前記第２のゲートバルブとを閉じた状態で、前記搬送室に搬送された前記基板を前記搬送室内で保持し、前記第１のゲートバルブを閉じ、前記第２のゲートバルブを開いた状態で、前記基板を前記搬送室から前記処理室に搬送し、その際、前記基板の存在する室に連通する室の全てに対して、不活性ガスを供給しつつそれぞれの室に設けられた前記ガス排気手段の全てにより排気するよう制御する制御手段と、
    を備えたことを特徴とする基板処理装置。
JP2004286912A 2000-03-29 2004-09-30 半導体製造方法、基板処理方法、及び基板処理装置 Expired - Lifetime JP4669257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004286912A JP4669257B2 (ja) 2000-03-29 2004-09-30 半導体製造方法、基板処理方法、及び基板処理装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000091642 2000-03-29
JP2004286912A JP4669257B2 (ja) 2000-03-29 2004-09-30 半導体製造方法、基板処理方法、及び基板処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001060136A Division JP3676983B2 (ja) 2000-03-29 2001-03-05 半導体製造方法、基板処理方法、及び半導体製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010177628A Division JP5355514B2 (ja) 2000-03-29 2010-08-06 半導体製造方法、基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
JP2005064526A JP2005064526A (ja) 2005-03-10
JP4669257B2 true JP4669257B2 (ja) 2011-04-13

Family

ID=34379605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004286912A Expired - Lifetime JP4669257B2 (ja) 2000-03-29 2004-09-30 半導体製造方法、基板処理方法、及び基板処理装置

Country Status (1)

Country Link
JP (1) JP4669257B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007231938A (ja) * 2006-02-06 2007-09-13 Boc Edwards Kk 真空装置、真空装置における水蒸気分圧の急速低減方法、ロードロックチャンバー内の水蒸気分圧の上昇防止方法、および、真空装置用真空ポンプ
US10541157B2 (en) 2007-05-18 2020-01-21 Brooks Automation, Inc. Load lock fast pump vent
KR101522324B1 (ko) * 2007-05-18 2015-05-21 브룩스 오토메이션 인코퍼레이티드 로드 락 빠른 펌프 벤트
JP5497278B2 (ja) * 2008-07-17 2014-05-21 東京エレクトロン株式会社 銅の異方性ドライエッチング方法および装置
JP7337868B2 (ja) * 2021-03-23 2023-09-04 芝浦メカトロニクス株式会社 プラズマ処理装置、およびプラズマ処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100222A (ja) * 1990-08-20 1992-04-02 Anelva Corp 真空処理方法
JPH04271139A (ja) * 1991-02-27 1992-09-28 Fuji Electric Co Ltd 半導体製造装置
JPH0982594A (ja) * 1995-09-18 1997-03-28 Kokusai Electric Co Ltd 半導体製造装置における室内減圧方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100222A (ja) * 1990-08-20 1992-04-02 Anelva Corp 真空処理方法
JPH04271139A (ja) * 1991-02-27 1992-09-28 Fuji Electric Co Ltd 半導体製造装置
JPH0982594A (ja) * 1995-09-18 1997-03-28 Kokusai Electric Co Ltd 半導体製造装置における室内減圧方法

Also Published As

Publication number Publication date
JP2005064526A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
JP3676983B2 (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
JP5774822B2 (ja) 半導体デバイスの製造方法及び基板処理装置
WO1996025760A1 (fr) Procede et machine de fabrication de semiconducteurs
US11127597B2 (en) Etching method
TWI443747B (zh) 半導體裝置製造方法以及基板處理方法及設備
US10672617B2 (en) Etching method and etching apparatus
US6537876B2 (en) Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process
US11981992B2 (en) Method for forming RuSi film and substrate processing system
JP4669257B2 (ja) 半導体製造方法、基板処理方法、及び基板処理装置
WO2018220973A1 (ja) エッチング方法
JP5355514B2 (ja) 半導体製造方法、基板処理方法および基板処理装置
US20090114146A1 (en) Method for Manufacturing Semiconductor Device and Substrate Processing Apparatus
JP4240941B2 (ja) 半導体装置の製造方法および基板処理装置
KR100303918B1 (ko) 반도체커패시터제조설비및이를이용한반도체커패시터제조방법
JP3173698B2 (ja) 熱処理方法及びその装置
CN109891555B (zh) 低温外延层形成方法
US20230030762A1 (en) Method for forming titanium nitride film and apparatus for forming titanium nitride film
JPH0927457A (ja) 薄膜堆積方法
JP2983244B2 (ja) 表面処理方法
JPH05275342A (ja) 薄膜形成方法および薄膜形成装置
KR20240096373A (ko) 에칭 방법 및 에칭 장치
KR100331964B1 (ko) 원자층 증착 설비 및 이를 이용한 원자층 증착 방법
JPH1167749A (ja) シリコン酸化膜の形成方法及び乾燥・成膜装置
JP2001015708A (ja) 半導体装置の製造方法
JPH1116901A (ja) シリコン酸化膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4669257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term