JP4655321B2 - 熱処理方法 - Google Patents
熱処理方法 Download PDFInfo
- Publication number
- JP4655321B2 JP4655321B2 JP2000013532A JP2000013532A JP4655321B2 JP 4655321 B2 JP4655321 B2 JP 4655321B2 JP 2000013532 A JP2000013532 A JP 2000013532A JP 2000013532 A JP2000013532 A JP 2000013532A JP 4655321 B2 JP4655321 B2 JP 4655321B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- heat treatment
- film
- gas
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 93
- 238000010438 heat treatment Methods 0.000 title claims description 38
- 230000008569 process Effects 0.000 claims description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 56
- 229920005591 polysilicon Polymers 0.000 claims description 56
- 238000012545 processing Methods 0.000 claims description 44
- 238000000137 annealing Methods 0.000 claims description 30
- 125000004437 phosphorous atom Chemical group 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 229910052698 phosphorus Inorganic materials 0.000 claims description 14
- 238000011282 treatment Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 50
- 239000007789 gas Substances 0.000 description 38
- 239000004065 semiconductor Substances 0.000 description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 238000010926 purge Methods 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000007872 degassing Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000003028 elevating effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体ウエハ等を熱処理する熱処理方法に係り、特にキャパシタの電極の形成時に用いるのに適する熱処理方法に関する。
【０００２】
【従来の技術】
一般に、ＩＣ等の半導体集積回路を形成するためには、半導体ウエハやガラス基板等の表面に、成膜処理、エッチング処理、熱拡散処理、酸化処理等を多数回繰り返し行なうことによって所望のトランジスタ素子、抵抗素子、キャパシタ等を高密度に集積形成するようになっている。
近年、特に、半導体装置の高集積化にともなって、各素子自体の微細化も一層進む傾向にある。例えばＤＲＡＭ等の記憶装置にあっては各セルの占有面積は微細化傾向によって益々小さくなるが、十分な容量値を確保するためには、占有面積が小さくなってもキャパシタ電極間の絶縁層の厚さを薄くしたり、もしくはこの誘電体の比誘電率を大きくすればよいが、この絶縁層の厚さを薄くすると絶縁性が劣化し、また、材質を高誘電体とするにも種々の技術的な問題があるのが現状である。
【０００３】
そこで、キャパシタの電極表面に、表面が微細に凹凸形状になされたポリシリコン膜を形成して微細な占有面積でも容量値に寄与する実質的な表面積を２〜３倍に増加させることが行なわれている。この表面凹凸形状のポリシリコン膜を形成するためには、例えば特開平５−３０４２７３号公報や特開平７−２２１０３４号公報等に開示されているように、ノンドープのアモルファスシリコン膜の表面にシリコン核結晶を成長させて凹凸形状のＨＳＧ（Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ）ポリシリコン膜を選択的に形成する方法や、ある特定の成膜条件中に設定することより、ウエハ表面全体に直接的に凹凸形状のラグド（Ｒｕｇｇｅｄ）ポリシリコン膜を堆積して、これを選択エッチングすることにより特定の部位のみにポリシリコン膜を形成する方法が知られている。
【０００４】
ここで、キャパシタの電極等の所望の部位にＨＳＧポリシリコン膜やラグドポリシリコン膜のような表面凹凸形状のポリシリコン膜を形成する方法を簡単に説明する。
図９は、表面凹凸形状のポリシリコン膜としてＨＳＧポリシリコン膜を形成するための工程図である。図９（Ａ）において、例えばシリコン基板よりなる半導体ウエハＷの表面には、チャネルストッパ２、ソース４及びドレイン６が形成され、これらの表面には例えばＴＥＯＳ等を用いて成膜されたＳｉＯ2 よりなる層間絶縁膜８が形成される。上記ソース４及びドレイン６間の層間絶縁膜８には、ゲート電極１０が埋め込まれ、また、ドレイン６には、ビットライン１２が接続されている。また、上記ソース４には、層間絶縁膜８を貫通したコンタクトホールを埋め込むようにして形成された下部電極１４が接続されており、この下部電極１４の上端は、円筒リング状に形成されて、いわゆるスタックキャパシタを製造できるようになっている。この下部電極１４は、例えばリン原子がドープされた、リンドープアモルファスシリコン膜により形成される。
【０００５】
さて、このように図９（Ａ）のように形成された半導体ウエハＷは、次に図９（Ｂ）に示すようにその下部電極１４の表面にノンドープアモルファスシリコン膜１６が選択的に形成され、更に、高真空下の熱処理でマイグレーションを生ぜしめることにより、シリコンの核結晶をノンドープアモルファスシリコン膜１６上のみに選択的に形成し、更にノンドープアモルファスシリコン膜１６の原子が動くことにより上記核結晶を図９（Ｃ）に示すように成長させて表面に凹凸のあるＨＳＧシリコン膜１８を形成する。この時、プロセスガスはシランやジシランを用い、プロセス温度は例えば５００〜６００℃程度、プロセス圧力は例えばシランを用いた時の分圧は２×１０-3Ｔｏｒｒ（２．６６×１０-1Ｐａ）以下である。
【０００６】
また、図１０は、表面凹凸形状のポリシリコン膜としてラグドポリシリコン膜を形成するための工程図である。図１０（Ａ）は、先に図９（Ａ）に示したと同じ状態であり、このような状態で、所定の成膜処理により、図１０（Ｂ）に示すように、ウエハＷの表面全体に直接的に表面が凹凸状のラグドポリシリコン膜２０を堆積させる。この場合、ウエハ表面全面にラグドポリシリコン膜２０が堆積するので、その後、パターンエッチングにより、図１０（Ｃ）に示すように下部電極１４の表面のラグドポリシリコン膜２０のみを残して不要な部分のラグドポリシリコン膜を除去する。
【０００７】
さて、図９及び図１０に示すように、下部電極１４の表面に凹凸形状のＨＳＧポリシリコン膜１８や凹凸形状のラグドポリシリコン膜２０を形成したならば、次に、所定の温度でアニール処理を行なうことにより、下層のリンドープアモルファスシリコン膜の下部電極１４からリン原子を上記核ポリシリコン膜１８、２０へ拡散させて、これを下部電極の一部とする。これにより、下部電極１４の表面積を、上述のようにリンがドープされたポリシリコン膜１８、２０の表面の凹凸により実質的に拡大することが可能となる。
その後は、図１１に示すように、下部電極１４の表面側に、ＳｉＯ2 等よりなる容量絶縁膜２２を形成し、更にパターニングされた上部電極２４を形成することによりキャパシタを製造する。
【０００８】
【発明が解決しようとする課題】
ところで、ＨＳＧポリシリコン膜１８やラグドポリシリコン膜２０を下部電極の一部として十分に機能させるためには、下層のリンドープのアモルファスシリコン膜の下部電極１４から十分な量のリン原子を拡散によりドープする必要があるが、このリン原子の拡散が十分に行なわれずに、容量低下の原因となる空乏層が発生する場合がある。この時の状態は、図１２に示されている。図１２は上述のように製造されたキャパシタに＋と−の電圧を印加した時の容量の変化を示すグラフである。このグラフから明らかなように、特に電圧をマイナス（−）方向に振った時に容量が大幅に低下しており、特性上好ましくない。
【０００９】
この対策として、ＨＳＧポリシリコン膜の場合は、この膜厚を薄くすることも考えられるが、膜厚が薄過ぎるとＨＳＧ表面の凹凸ができなくなる。また、下地の下部電極１４のリン濃度を高くすることも考えられるが、リン濃度が高過ぎるとマイグレーションによるＨＳＧを形成し難くなるという問題がある。
その他の対策として、シリコン膜１８、２０中に、インプラテーション装置により、リン原子を直接的に打ち込むことも行なわれているが、この場合には、イオン打ち込みによるダメージをかなり受けるのみならず、図９及び図１０に示すような複雑な形状の下部電極１４では例えば側壁部分へのイオンの回り込みが難しくなって、均一なイオン濃度で打ち込みが困難になるという問題があった。
【００１０】
更には、ＰＯＣｌ3 雰囲気中でアニール処理することにより、ポリシリコン膜１８、２０中にリン原子をドープさせることも行なわれているが、この場合にはアニール温度を８００℃以上に設定しなければリンが十分にドープされないが、このような高温状態に半導体ウエハ自体を曝すと、サーマルバジェットにより深さ方向にリン濃度が変動し、素子の設計値から外れてしまうという問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、表面凹凸形状のポリシリコン膜にリン原子を効率的にドーピングして空乏層の発生を抑制することができる熱処理方法を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に規定する発明は、表面が微細な凹凸形状になされたシリコン膜が選択的に形成されている被処理体を熱処理装置の処理容器内へロードして、所定のプロセス温度で前記シリコン膜中に不純物としてリン原子を導入する熱処理方法において、前記被処理体を前記プロセス温度より低い温度の前記処理容器内へロードするローディング工程と、前記処理容器の温度を前記プロセス温度まで昇温すると共に前記昇温の全期間においてＮ ２ ガスを前記処理容器内へ供給する昇温工程と、記Ｎ ２ ガスの供給を停止し、前記リン原子のドーピングガスとしてＰＨ ３ ガスの供給を開始すると共に熱処理温度を５５０〜７５０℃の範囲内に維持してリン原子のドープを行なうアニール工程と、を有するようにした。
このように、ドーピングガスとしてＰＨ３ ガスを用い、しかも、熱処理温度を５５０〜７５０℃の範囲内に設定することにより、温度が７５０℃よりも低いので、不純物濃度が設計値よりも大きく変動することもなく、また、温度が５５０℃以上なので、不純物のドープの効率もある程度高く維持することが可能となる。
【００１２】
この場合、請求項２に規定するように、例えば前記被処理体を前記処理容器内へロードする際には、前記処理容器の温度を４００℃より低い温度に設定することにより、被処理体のシリコン膜に付着する自然酸化膜を抑制することが可能となる。
また本発明の関連技術として、例えば前記処理容器内にロードされた前記被処理体を、昇温前にサイクルパージ処理に晒すことにより、例えば被処理体の絶縁層等に含まれる水分やガス等を事前に排出させることができ、熱処理時に自然酸化膜が付着することを防止することが可能となる。
【００１３】
更に、本発明の関連技術として、例えば前記被処理体を熱処理温度まで昇温する際には、前記処理容器内は昇温前に所定の圧力で前記ドーピングガスにより満たされているようにすることにより、ポリシリコン膜の再マイグレーションが発生してその表面積が減少することを防止することが可能となる。
また、請求項３に規定するように、例えば前記熱処理時には、プロセス圧力を１００〜４００Ｔｏｒｒの範囲内に維持することにより、リン原子のドーピング効率を向上させることが可能となる。
【００１４】
また、本発明の関連技術として、例えば前記ドーピングガスの供給は、熱処理時に前記被処理体を所定の温度以下に降温させるまで継続して行なうことにより前記処理容器内を所定の圧力に維持する。これにより、ポリシリコン膜の再マイグレーションが発生してその表面積が減少することを防止することが可能となる。
また、請求項４に規定するように、例えば前記表面が凹凸形状になされたシリコン膜は、ＨＳＧポリシリコン膜或いはラグド（Ｒｕｇｇｅｄ）ポリシリコン膜により形成する。
【００１５】
また、請求項５に規定するように、例えば前記リン原子が導入されたシリコン膜は、キャパシタの電極の一部を構成する。
【００１６】
【発明の実施の形態】
以下に、本発明に係る熱処理方法の一実施例を添付図面に基づいて詳述する。
図１は本発明方法を実施するための熱処理装置の一例を示す概略構成図、図２は本発明方法の第１実施例を説明するためのタイムチャート図である。
図示するように、この熱処理装置３０は、複数の被処理体である例えばシリコン基板よりなる半導体ウエハＷを一度に熱処理する縦型の熱処理部３２と、この下方に設けられて半導体ウエハＷの搬入搬出を行なう搬出入部３４とにより構成されている。
上記熱処理部３２は、例えば耐熱性の石英により形成された処理容器３６を有しており、この処理容器３６は、下端が開放された有天井の外筒３８とこの内側に所定の間隔を隔てて同心状に配置された円筒体状の内筒４０により構成されて２重管構造になされている。この外筒３８の外側には、加熱ヒータ４２を配置して全体として加熱炉を形成しており、内部に収容される半導体ウエハを所定の温度に加熱し得るようになっている。
【００１７】
この処理容器３６の下部側壁には、上記外筒３８と内筒４０との間に処理ガスを導入するためのガス導入ノズル４４及び内筒４０側から処理容器３６内の雰囲気を真空引きするための排気ノズル４６がそれぞれ設けられている。
２５〜１５０枚程度の半導体ウエハＷは、例えば石英製のウエハボート４８に上下方向に多段に略等ピッチで支持されており、このウエハボート４８は、搬出入部３４内に収容されている、例えばボールネジ等よりなる昇降機構５０により昇降される支持アーム５２の先端に支持されている。具体的には、支持アーム５２の先端には、上記処理容器３６の下端開口部を気密にシールする円板状のキャップ部５４を設け、この上に、例えば石英製の保温筒５６を介して上記ウエハボート４８を載置している。従って、昇降機構５０を駆動させることにより半導体ウエハＷを支持しているウエハボート４８を処理容器３６に対してその下方よりロード及びアンロードできるようになっている。
【００１８】
この搬出入部３４の筐体５８は、例えばステンレススチール等により形成されており、その一側壁には内部にＮ2 等の不活性ガスを導入するガス入口６０が設けられ、底部には内部雰囲気を真空排気するガス出口６２が設けられる。
また、この搬出入部３４内には、例えばボールネジよりなる昇降機構６４が設けられ、この昇降機構６４には旋回及び水平方向へ伸縮可能になされた移載アーム６６が昇降可能に設けられる。そして、この移載アーム６６の近傍には載置台６８が昇降可能に設けられており、この載置台６８に、半導体ウエハＷを複数枚、例えば２５枚程度収容することができる密閉可能になされたカセット７０が載置されている。そして、この筐体５８の側壁には上記カセット７０を搬出入するゲートドア７２が設けられる。
【００１９】
次に、以上のように構成された熱処理装置に基づいて行なわれる本発明方法について説明する。
まず、半導体ウエハＷの全体的な流れについて説明すると、図９（Ｃ）または図１０（Ｃ）に示すようにシリコン膜１８、２０が形成された半導体ウエハＷは、洗浄処理により表面の自然酸化膜が除去された状態で、この密閉式のカセット７０内に収容されており、アニール処理のために、この熱処理装置３０まで搬送されてくる。熱処理装置３０まで搬送されてきたカセット７０は、ゲートドア７２を介して不活性雰囲気で満たされた搬出入部３４の筐体５８内に取り込まれて載置台６８上に載置され、図示しない開閉機構によりカセット７０の蓋が開かれる。
【００２０】
次に、搬出入部３４内の移載アーム６６を伸縮、旋回及び昇降移動させつつカセット７０内の全ての洗浄済みウエハＷを待機中のウエハボート４８へ順次移載し、これを多段に支持させる。
このようにして移載が完了したならば、昇降機構５０を駆動することによってウエハボート４８を上昇させ、これを予め所定の温度に昇温されている処理容器３６内へその下端開口部から挿入乃至ロードし、この下端開口部をキャップ部５４により気密に密閉する。
このようにウエハＷのロードが終了したならば、加熱ヒータ４２からの供給熱量を大きくしてウエハＷを加熱昇温して、これを所定のプロセス温度に維持しつつガス導入ノズル４４からＰＨ3 ガスを所定の流量で供給し、内部圧力も真空引きすることによって、所定のプロセス圧力に維持し、熱処理、すなわち、アニールによってリン原子をポリシリコン膜にドーピングさせる。このようにして、所定の熱処理が終了したならば、前述した操作と逆の操作を行なって、処理済みのウエハＷを搬出入部３４から系外へ排出する。
【００２１】
次に、図２を参照して上記方法発明の第１実施例について詳しく説明する。図２においては、プロセス温度、プロセス圧力及びＰＨ3 ガスの供給の有無をタイミングチャートとして表している。
まず、ウエハＷを処理容器３６内へロードする際には、この待機状態の処理容器３６を、４００℃以下の低温状態にしておき、この温度状態でウエハＷをロードする（点Ｐ１）。これにより、ウエハ表面のＨＳＧポリシリコン膜やラグドポリシリコン膜に自然酸化膜が付着することを防止する。図示例では処理容器３６の温度は３００℃に設定れている。次に、ウエハＷを処理容器３６内へロードしたならば、処理容器３６内を真空引きし、ある程度まで容器内を真空引きしたならば（点Ｐ２）、次に自然酸化膜の付着を防止するために処理容器３６内にＮ2 ガスを供給すると同時に、加熱ヒータ４２への投入電力を増加してウエハ温度をプロセス温度まで昇温させる。
【００２２】
ここでは、プロセス温度は、従来においてＰＯＣｌ3 （塩化ホスホリル）等を用いて行なっていたアニール時の温度、例えば８００℃よりも低い温度、すなわち５５０〜７５０℃の範囲内に設定する。図示例ではプロセス温度は７００℃に設定されている。ウエハ温度が７００℃に到達したならば（点Ｐ３）、Ｎ2 ガスの供給を停止すると同時にＰＨ3 ガスの供給を開始して、これによりガス置換が行われて（点Ｐ４）、アニール処理へそのまま移行する。この場合、アニールのプロセス温度を７５０℃を越えて大きく設定すると、前述のようにウエハ中にすでにドープされている不純物が更に拡散して設計値の特性から逸脱してしまう。また、プロセス温度が５５０℃よりも小さくなると、ポリシリコン膜に対するリン原子のドープが効率的に行なわれなくなってしまう。
【００２３】
従って、ＰＨ3 ガスを用いた時のアニールのプロセス温度を５５０〜７５０℃の範囲内に設定することにより、素子の電気的な設計値を維持しつつ、しかもリン原子を効率的にドーピングすることが可能となる。
このようにして、リン原子ドーピングのためのアニール処理を所定の時間行なったならば（点Ｐ５）、ＰＨ3 ガスの供給を停止すると共に、処理容器３の温度をこの待機状態の時の温度、例えば３００℃まで降温を開始し、更に、Ｎ2 ガスの供給と真空引き排気を繰り返し行なうサイクルパージを点Ｐ６まで行なって残留するＰＨ3 ガスを排出する。そして、処理容器の温度が待機温度（３００℃）になって、また、処理容器内の圧力も大気圧になったならば（点Ｐ７）、アンロードを行なってリン原子がドーピングされたウエハＷを処理容器から取り出す。これにより、一連のアニール処理が完了することになる。
【００２４】
このように、この第１実施例においては、プロセスガスとしてＰＨ3 ガスを用い、従来のＰＯＣｌ3 アニール処理時の８００℃よりも低い５５０〜７５０℃の範囲でアニール処理を行なったので、サーマルバジェットによる素子深さ方向のリン濃度変化も生ぜず、ＨＳＧポリシリコン膜やラグドポリシリコン膜にリン原子を効率的にドーピングすることが可能となる。
また、ウエハＷを処理容器内へロードする際には、処理容器を４００℃以下の温度、すなわちこの実施例では３００℃に設定しているので、ウエハ表面のポリシリコン膜に自然酸化膜が付着することを防止することができる。この点について詳しく説明すると、一般に層間絶縁膜８（図９参照）としてはＴＥＯＳにより作られたＳｉＯ2 膜が多用されるが、この膜中には多量の水分が含まれており、アニール処理中及びその前後の期間において少しずつＳｉＯ2 膜から脱ガスしてこの水分がポリシリコン膜と反応して容易に自然酸化膜を作り易くなっている。これに対して、洗浄されて表面の自然酸化膜が除去されたポリシリコン膜は、その表面において水素終端しており、この水素が脱離しない限り、これに自然酸化膜が付着することはない。
【００２５】
従って、アニール処理の前に、ポリシリコン膜の表面の水素終端している水素が脱離しないような条件で、層間絶縁膜８中の水分等を積極的に排出してやれば、アニール処理時等にポリシリコン膜に自然酸化膜が付着することを防止できることになる。
図３はＨＳＧ或いはラグドポリシリコン膜表面から脱離する水素の量の温度依存性を示すグラフ、図４はＴＥＯＳによるＳｉＯ2 膜表面から脱離する水分の量の温度依存性を示すグラフである。図３より明らかなように、温度が４００℃以上に大きくなると、脱離水素の量が急激に多くなって反応性に富む状態になることが判る。従って、ポリシリコン膜の温度を４００℃より低く設定しておけば、自然酸化膜が付着し難くなることが判明する。また、図４より明らかなように、ＴＥＯＳによるＳｉＯ2 膜の温度が２７０℃（略３００℃）になると、最も多量に膜中のＨ2 Ｏ成分が脱ガスすることが判る。従って、上記結果より、ウエハのロード時に、処理容器の温度を３００℃程度に設定しておけば、層間絶縁膜８からは多量の水分を絞り出すことができると同時に、これがポリシリコン膜と反応することはなく自然酸化膜が付着することを防止することができることになる。
【００２６】
ちなみに、半導体ウエハを３００℃でロードした場合と、従来のように４００℃でロードした場合のリン濃度とシート抵抗を測定したので、その結果を図５に示す。図５から明らかなように、本発明のように３００℃でウエハをロードした場合には、アニール処理後のリン濃度は、略１．５×１０20［ａｔｍｓ／ｃｍ3 ］程度になっている。そして、この値は、４００℃でウエハをロードした場合の略０．４×１０20［ａｔｍｓ／ｃｍ3 ］よりも僅かに高くなっており、また、その分、シート抵抗が低くなって、良好な特性を示していることが判明した。
また、本発明方法では、アニール処理を行なう前に、ポリシリコン膜表面に付着した自然酸化膜等を除去する洗浄処理を行なっているので、その分、アニール処理時においてリン原子を効率的にドーピングしてその濃度を高めることができる。図６はこの洗浄処理の有効性を評価するためのグラフであり、洗浄を行なわなかった場合には、リン原子をほとんどドーピングできなかったが、洗浄を行なった場合には、略１．５×１０20［ａｔｍｓ／ｃｍ3 ］もの多量のリン原子をドーピングでき、洗浄処理の有効性を確認することができた。
【００２７】
次に、本発明方法の第２実施例について、図７も参照して説明する。図７は本発明方法の第２実施例を説明するためのタイムチャートである。この第２実施例が先の第１実施例と異なる点は、アニール処理前にＮ2 ガスのサイクルパージを行なって水分などの脱ガス成分を十分に排出させる点、及びウエハの昇降温時に処理容器内が低圧になることを防止して再マイグレーションの発生を防止している点である。
すなわち、この第２実施例では、３００℃に加熱されて待機状態になされている処理容器内へのウエハのロードが終了すると（点Ｐ１０）、直ちにＮ2 ガスの供給及び真空引き排気を繰り返し行なうサイクルパージ処理を実施する。これにより、層間絶縁膜８（図９参照）から排出された脱ガスを効率的に処理容器より排気し、ポリシリコン膜にリン原子ドープの障害要因となる自然酸化膜が付着しないようにしている。
【００２８】
そして、このサイクルパージが終了したならば（点Ｐ１１）、ＰＨ3 ガスの供給を開始して処理容器内の圧力を所定の圧力にリカバリーして、これを１００〜４００Ｔｏｒｒ（１３３００〜５３２００Ｐａ）程度のプロセス圧力に到達させ、このようにして圧力のリカバリーが完了したならば（点Ｐ１２）、次に、このプロセス圧力を維持しつつウエハ温度をプロセス温度である例えば７００℃まで昇温する。一般に、ＨＳＧポリシリコン膜やラグドポリシリコン膜は５００℃以上で高真空状態に晒されると、再マイグレーションを起こしてその表面が減少したりするので、その設計値が外れてしまう恐れがあるが、この第２実施例の場合には、昇温途中に一時的に高真空状態になる第１実施例の場合とは異なり、予めＰＨ3 ガスを供給して昇温時には１００〜４００Ｔｏｒｒ程度の高い温度に維持されているので、再マイグレーションが発生することを回避することが可能となる。
【００２９】
そして、ウエハ温度が７００℃まで昇温すると（点Ｐ１３）、そのままリン原子をドーピングするアニール処理に入って、これを所定の時間行なう。このとき、アニール処理の直前に温度リカバリーを設定してもよい。このアニール処理が完了したならば（点Ｐ１４）、ウエハ温度は降温させるが、第１実施例の場合とは異なってＰＨ3 ガスの供給はそのまま継続して行ない、待機温度である３００℃まで降温するまで処理容器内の圧力を１００〜４００Ｔｏｒｒの範囲に維持する（点Ｐ１５）。
第１実施例の場合には、降温中にサイクルパージ処理（点Ｐ５−点Ｐ６間）を行なっているので、ここで再マイグレーションが生じたり、一旦ドープされたリン原子が外方拡散により抜ける恐れがあったが、この第２実施例の場合には降温中にも処理容器内を１００〜４００Ｔｏｒｒ程度の高い圧力に維持しているので、ここでも再マイグレーションの発生や外方拡散の発生を回避することが可能となる。
【００３０】
そして、ウエハ温度が十分に低下したならば（点Ｐ１５）、Ｎ2 ガスによるサイクルパージを行なった後（点Ｐ１６）、大気圧に復帰させる。
この第２実施例の場合には、上述のように、アニール処理前にサイクルパージを行なうことによって、ＴＥＯＳ層間絶縁膜からの脱ガスを容器外へ確実に排出し、更に、ウエハの昇降温時にも再マイグレーションが発生することを防止するようにしたので、リン原子のドーピングを一層効率的に行なうことができ、しかも、設計値通りの電気的特性も維持することが可能となる。
尚、上記各実施例では、アニール処理時のプロセス圧力を１００〜４００Ｔｏｒｒ程度に高く維持したが、これに限定されず、もっと低い圧力、例えば１Ｔｏｒｒ（１３３Ｐａ）程度に維持してもよい。
【００３１】
以上の各実施例の評価を行なったので、その評価結果について図８を参照して説明する。図８はキャパシタンスの容量比を示すグラフであり、図中、特性Ａは第１実施例（プロセス圧力：１００Ｔｏｒｒ）の特性を示し、特性Ｂは第２実施例（プロセス圧力：１００Ｔｏｒｒ）の特性を示し、特性Ｃはプロセス圧力が１Ｔｏｒｒの時の特性を示し、特性Ｄはアニール処理を行なわなかった時の特性を示す。ここで容量比（Ｃｍｉｎ／Ｃｍａｘ）は、＋１Ｖ〜−１Ｖまでバイアス電圧を変化させて印加してその時の容量の最大値（Ｃｍａｘ）と最小値（Ｃｍｉｎ）との比を取っている。
上記特性Ｄは、キャパシタの容量比が略４５％前後であって変動率が大きくて特性上好ましくないのに対し、特性Ｃ、Ａ、Ｂの場合は、キャパシタの容量比がそれぞれ略７０％前後、８０％前後及び９６％前後となって変動率が小さくて特性上好ましくなっており、特に特性Ｂで示される第２実施例の場合には、容量比の変動率が最も小さくて特性が非常に良好であることが判明した。
尚、上記実施例では、キャパシタの一方の電極に表面凹凸形状のポリシリコン膜を形成する場合を例にとって説明したが、これに限定されないのは勿論である。
また、被処理体としては、半導体ウエハに限定されず、ＬＣＤ基板、ガラス基板等にも本発明方法を適用できるのは勿論である。
【００３２】
【発明の効果】
以上説明したように、本発明の熱処理方法によれば、次のように優れた作用効果を発揮することができる。
請求項１に規定するように、被処理体の昇温時には処理容器内へＮ ２ ガスを供給すると共にドーピングガスとしてＰＨ３ ガスを用い、しかも、熱処理温度を５５０〜７５０℃の範囲内に設定したので、昇温時に自然酸化膜の付着を防止できると共に不純物濃度の変動を抑制しつつ、且つリンのドーピング効率を高く維持することができ、例えば空乏層が少なくてキャパシタの容量の変動も抑制することができる。
請求項２に規定するように、被処理体をロードする際には、処理容器の温度を４００℃よりも低い温度に設定したので、自然酸化膜の発生を抑制することができる。
また請求項３に規定するように、プロセス圧力を例えば１００〜４００Ｔｏｒｒ程度に高く維持することにより、リン原子のドーピング効率を一層向上させることができる。
本発明の関連技術によれば、被処理体の昇温前に不活性ガスによるサイクルパージを行なうようにしたので、水分などの脱ガス成分を略確実に排除でき、自然酸化膜の付着を一層抑制することができる。
また本発明の関連技術によれば、被処理体の昇温時にはドーピングガスで処理容器内を満たして所定の高い圧力に維持しているので、再マイグレーションの発生を抑制することができる。
また本発明の関連技術によれば、被処理体の降温時にも処理容器内をドーピングガスで所定の圧力に維持しておくことにより、再マイグレーションの発生を抑制することができる。
【図面の簡単な説明】
【図１】本発明方法を実施するための熱処理装置の一例を示す概略構成図である。
【図２】本発明方法の第１実施例を説明するためのタイムチャート図である。
【図３】ＨＳＧ或いはラグドポリシリコン膜表面から脱離する水素の量の温度依存性を示すグラフである。
【図４】ＴＥＯＳによるＳｉＯ2 膜表面から脱離する水分の量の温度依存性を示すグラフである。
【図５】導体ウエハを３００℃でロードした場合と、従来のように４００℃でロードした場合のリン濃度とシート抵抗を示すグラフである。
【図６】洗浄処理の有効性を評価するためのグラフである。
【図７】本発明方法の第２実施例を説明するためのタイムチャートである。
【図８】キャパシタンスの容量比を示すグラフである。
【図９】表面凹凸形状のポリシリコン膜としてＨＳＧポリシリコン膜を形成する工程を示す工程図である。
【図１０】表面凹凸形状のポリシリコン膜としてラグドポリシリコン膜を形成する工程を示す工程図である。
【図１１】容量絶縁膜上にパターニングされた上部電極を形成することにより形成されたキャパシタを示す図である。
【図１２】キャパシタに＋と−の電圧を印加した時の容量の変化を示すグラフである。
【符号の説明】
８ 層間絶縁膜
１４ 下部電極（リンドープアモルファスシリコン膜）
１６ ノンドープアモルファスシリコン膜
１８ ＨＳＧシリコン膜（凹凸形状のシリコン膜）
２０ ラグドポリシリコン膜（凹凸形状のシリコン膜）
２２ 容量絶縁膜
２４ 上部電極
３０ 熱処理装置
３２ 熱処理部
３６ 処理容器
４８ ウエハボート
Ｗ 半導体ウエハ（被処理体）
【発明の属する技術分野】
本発明は、半導体ウエハ等を熱処理する熱処理方法に係り、特にキャパシタの電極の形成時に用いるのに適する熱処理方法に関する。
【０００２】
【従来の技術】
一般に、ＩＣ等の半導体集積回路を形成するためには、半導体ウエハやガラス基板等の表面に、成膜処理、エッチング処理、熱拡散処理、酸化処理等を多数回繰り返し行なうことによって所望のトランジスタ素子、抵抗素子、キャパシタ等を高密度に集積形成するようになっている。
近年、特に、半導体装置の高集積化にともなって、各素子自体の微細化も一層進む傾向にある。例えばＤＲＡＭ等の記憶装置にあっては各セルの占有面積は微細化傾向によって益々小さくなるが、十分な容量値を確保するためには、占有面積が小さくなってもキャパシタ電極間の絶縁層の厚さを薄くしたり、もしくはこの誘電体の比誘電率を大きくすればよいが、この絶縁層の厚さを薄くすると絶縁性が劣化し、また、材質を高誘電体とするにも種々の技術的な問題があるのが現状である。
【０００３】
そこで、キャパシタの電極表面に、表面が微細に凹凸形状になされたポリシリコン膜を形成して微細な占有面積でも容量値に寄与する実質的な表面積を２〜３倍に増加させることが行なわれている。この表面凹凸形状のポリシリコン膜を形成するためには、例えば特開平５−３０４２７３号公報や特開平７−２２１０３４号公報等に開示されているように、ノンドープのアモルファスシリコン膜の表面にシリコン核結晶を成長させて凹凸形状のＨＳＧ（Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ）ポリシリコン膜を選択的に形成する方法や、ある特定の成膜条件中に設定することより、ウエハ表面全体に直接的に凹凸形状のラグド（Ｒｕｇｇｅｄ）ポリシリコン膜を堆積して、これを選択エッチングすることにより特定の部位のみにポリシリコン膜を形成する方法が知られている。
【０００４】
ここで、キャパシタの電極等の所望の部位にＨＳＧポリシリコン膜やラグドポリシリコン膜のような表面凹凸形状のポリシリコン膜を形成する方法を簡単に説明する。
図９は、表面凹凸形状のポリシリコン膜としてＨＳＧポリシリコン膜を形成するための工程図である。図９（Ａ）において、例えばシリコン基板よりなる半導体ウエハＷの表面には、チャネルストッパ２、ソース４及びドレイン６が形成され、これらの表面には例えばＴＥＯＳ等を用いて成膜されたＳｉＯ2 よりなる層間絶縁膜８が形成される。上記ソース４及びドレイン６間の層間絶縁膜８には、ゲート電極１０が埋め込まれ、また、ドレイン６には、ビットライン１２が接続されている。また、上記ソース４には、層間絶縁膜８を貫通したコンタクトホールを埋め込むようにして形成された下部電極１４が接続されており、この下部電極１４の上端は、円筒リング状に形成されて、いわゆるスタックキャパシタを製造できるようになっている。この下部電極１４は、例えばリン原子がドープされた、リンドープアモルファスシリコン膜により形成される。
【０００５】
さて、このように図９（Ａ）のように形成された半導体ウエハＷは、次に図９（Ｂ）に示すようにその下部電極１４の表面にノンドープアモルファスシリコン膜１６が選択的に形成され、更に、高真空下の熱処理でマイグレーションを生ぜしめることにより、シリコンの核結晶をノンドープアモルファスシリコン膜１６上のみに選択的に形成し、更にノンドープアモルファスシリコン膜１６の原子が動くことにより上記核結晶を図９（Ｃ）に示すように成長させて表面に凹凸のあるＨＳＧシリコン膜１８を形成する。この時、プロセスガスはシランやジシランを用い、プロセス温度は例えば５００〜６００℃程度、プロセス圧力は例えばシランを用いた時の分圧は２×１０-3Ｔｏｒｒ（２．６６×１０-1Ｐａ）以下である。
【０００６】
また、図１０は、表面凹凸形状のポリシリコン膜としてラグドポリシリコン膜を形成するための工程図である。図１０（Ａ）は、先に図９（Ａ）に示したと同じ状態であり、このような状態で、所定の成膜処理により、図１０（Ｂ）に示すように、ウエハＷの表面全体に直接的に表面が凹凸状のラグドポリシリコン膜２０を堆積させる。この場合、ウエハ表面全面にラグドポリシリコン膜２０が堆積するので、その後、パターンエッチングにより、図１０（Ｃ）に示すように下部電極１４の表面のラグドポリシリコン膜２０のみを残して不要な部分のラグドポリシリコン膜を除去する。
【０００７】
さて、図９及び図１０に示すように、下部電極１４の表面に凹凸形状のＨＳＧポリシリコン膜１８や凹凸形状のラグドポリシリコン膜２０を形成したならば、次に、所定の温度でアニール処理を行なうことにより、下層のリンドープアモルファスシリコン膜の下部電極１４からリン原子を上記核ポリシリコン膜１８、２０へ拡散させて、これを下部電極の一部とする。これにより、下部電極１４の表面積を、上述のようにリンがドープされたポリシリコン膜１８、２０の表面の凹凸により実質的に拡大することが可能となる。
その後は、図１１に示すように、下部電極１４の表面側に、ＳｉＯ2 等よりなる容量絶縁膜２２を形成し、更にパターニングされた上部電極２４を形成することによりキャパシタを製造する。
【０００８】
【発明が解決しようとする課題】
ところで、ＨＳＧポリシリコン膜１８やラグドポリシリコン膜２０を下部電極の一部として十分に機能させるためには、下層のリンドープのアモルファスシリコン膜の下部電極１４から十分な量のリン原子を拡散によりドープする必要があるが、このリン原子の拡散が十分に行なわれずに、容量低下の原因となる空乏層が発生する場合がある。この時の状態は、図１２に示されている。図１２は上述のように製造されたキャパシタに＋と−の電圧を印加した時の容量の変化を示すグラフである。このグラフから明らかなように、特に電圧をマイナス（−）方向に振った時に容量が大幅に低下しており、特性上好ましくない。
【０００９】
この対策として、ＨＳＧポリシリコン膜の場合は、この膜厚を薄くすることも考えられるが、膜厚が薄過ぎるとＨＳＧ表面の凹凸ができなくなる。また、下地の下部電極１４のリン濃度を高くすることも考えられるが、リン濃度が高過ぎるとマイグレーションによるＨＳＧを形成し難くなるという問題がある。
その他の対策として、シリコン膜１８、２０中に、インプラテーション装置により、リン原子を直接的に打ち込むことも行なわれているが、この場合には、イオン打ち込みによるダメージをかなり受けるのみならず、図９及び図１０に示すような複雑な形状の下部電極１４では例えば側壁部分へのイオンの回り込みが難しくなって、均一なイオン濃度で打ち込みが困難になるという問題があった。
【００１０】
更には、ＰＯＣｌ3 雰囲気中でアニール処理することにより、ポリシリコン膜１８、２０中にリン原子をドープさせることも行なわれているが、この場合にはアニール温度を８００℃以上に設定しなければリンが十分にドープされないが、このような高温状態に半導体ウエハ自体を曝すと、サーマルバジェットにより深さ方向にリン濃度が変動し、素子の設計値から外れてしまうという問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、表面凹凸形状のポリシリコン膜にリン原子を効率的にドーピングして空乏層の発生を抑制することができる熱処理方法を提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に規定する発明は、表面が微細な凹凸形状になされたシリコン膜が選択的に形成されている被処理体を熱処理装置の処理容器内へロードして、所定のプロセス温度で前記シリコン膜中に不純物としてリン原子を導入する熱処理方法において、前記被処理体を前記プロセス温度より低い温度の前記処理容器内へロードするローディング工程と、前記処理容器の温度を前記プロセス温度まで昇温すると共に前記昇温の全期間においてＮ ２ ガスを前記処理容器内へ供給する昇温工程と、記Ｎ ２ ガスの供給を停止し、前記リン原子のドーピングガスとしてＰＨ ３ ガスの供給を開始すると共に熱処理温度を５５０〜７５０℃の範囲内に維持してリン原子のドープを行なうアニール工程と、を有するようにした。
このように、ドーピングガスとしてＰＨ３ ガスを用い、しかも、熱処理温度を５５０〜７５０℃の範囲内に設定することにより、温度が７５０℃よりも低いので、不純物濃度が設計値よりも大きく変動することもなく、また、温度が５５０℃以上なので、不純物のドープの効率もある程度高く維持することが可能となる。
【００１２】
この場合、請求項２に規定するように、例えば前記被処理体を前記処理容器内へロードする際には、前記処理容器の温度を４００℃より低い温度に設定することにより、被処理体のシリコン膜に付着する自然酸化膜を抑制することが可能となる。
また本発明の関連技術として、例えば前記処理容器内にロードされた前記被処理体を、昇温前にサイクルパージ処理に晒すことにより、例えば被処理体の絶縁層等に含まれる水分やガス等を事前に排出させることができ、熱処理時に自然酸化膜が付着することを防止することが可能となる。
【００１３】
更に、本発明の関連技術として、例えば前記被処理体を熱処理温度まで昇温する際には、前記処理容器内は昇温前に所定の圧力で前記ドーピングガスにより満たされているようにすることにより、ポリシリコン膜の再マイグレーションが発生してその表面積が減少することを防止することが可能となる。
また、請求項３に規定するように、例えば前記熱処理時には、プロセス圧力を１００〜４００Ｔｏｒｒの範囲内に維持することにより、リン原子のドーピング効率を向上させることが可能となる。
【００１４】
また、本発明の関連技術として、例えば前記ドーピングガスの供給は、熱処理時に前記被処理体を所定の温度以下に降温させるまで継続して行なうことにより前記処理容器内を所定の圧力に維持する。これにより、ポリシリコン膜の再マイグレーションが発生してその表面積が減少することを防止することが可能となる。
また、請求項４に規定するように、例えば前記表面が凹凸形状になされたシリコン膜は、ＨＳＧポリシリコン膜或いはラグド（Ｒｕｇｇｅｄ）ポリシリコン膜により形成する。
【００１５】
また、請求項５に規定するように、例えば前記リン原子が導入されたシリコン膜は、キャパシタの電極の一部を構成する。
【００１６】
【発明の実施の形態】
以下に、本発明に係る熱処理方法の一実施例を添付図面に基づいて詳述する。
図１は本発明方法を実施するための熱処理装置の一例を示す概略構成図、図２は本発明方法の第１実施例を説明するためのタイムチャート図である。
図示するように、この熱処理装置３０は、複数の被処理体である例えばシリコン基板よりなる半導体ウエハＷを一度に熱処理する縦型の熱処理部３２と、この下方に設けられて半導体ウエハＷの搬入搬出を行なう搬出入部３４とにより構成されている。
上記熱処理部３２は、例えば耐熱性の石英により形成された処理容器３６を有しており、この処理容器３６は、下端が開放された有天井の外筒３８とこの内側に所定の間隔を隔てて同心状に配置された円筒体状の内筒４０により構成されて２重管構造になされている。この外筒３８の外側には、加熱ヒータ４２を配置して全体として加熱炉を形成しており、内部に収容される半導体ウエハを所定の温度に加熱し得るようになっている。
【００１７】
この処理容器３６の下部側壁には、上記外筒３８と内筒４０との間に処理ガスを導入するためのガス導入ノズル４４及び内筒４０側から処理容器３６内の雰囲気を真空引きするための排気ノズル４６がそれぞれ設けられている。
２５〜１５０枚程度の半導体ウエハＷは、例えば石英製のウエハボート４８に上下方向に多段に略等ピッチで支持されており、このウエハボート４８は、搬出入部３４内に収容されている、例えばボールネジ等よりなる昇降機構５０により昇降される支持アーム５２の先端に支持されている。具体的には、支持アーム５２の先端には、上記処理容器３６の下端開口部を気密にシールする円板状のキャップ部５４を設け、この上に、例えば石英製の保温筒５６を介して上記ウエハボート４８を載置している。従って、昇降機構５０を駆動させることにより半導体ウエハＷを支持しているウエハボート４８を処理容器３６に対してその下方よりロード及びアンロードできるようになっている。
【００１８】
この搬出入部３４の筐体５８は、例えばステンレススチール等により形成されており、その一側壁には内部にＮ2 等の不活性ガスを導入するガス入口６０が設けられ、底部には内部雰囲気を真空排気するガス出口６２が設けられる。
また、この搬出入部３４内には、例えばボールネジよりなる昇降機構６４が設けられ、この昇降機構６４には旋回及び水平方向へ伸縮可能になされた移載アーム６６が昇降可能に設けられる。そして、この移載アーム６６の近傍には載置台６８が昇降可能に設けられており、この載置台６８に、半導体ウエハＷを複数枚、例えば２５枚程度収容することができる密閉可能になされたカセット７０が載置されている。そして、この筐体５８の側壁には上記カセット７０を搬出入するゲートドア７２が設けられる。
【００１９】
次に、以上のように構成された熱処理装置に基づいて行なわれる本発明方法について説明する。
まず、半導体ウエハＷの全体的な流れについて説明すると、図９（Ｃ）または図１０（Ｃ）に示すようにシリコン膜１８、２０が形成された半導体ウエハＷは、洗浄処理により表面の自然酸化膜が除去された状態で、この密閉式のカセット７０内に収容されており、アニール処理のために、この熱処理装置３０まで搬送されてくる。熱処理装置３０まで搬送されてきたカセット７０は、ゲートドア７２を介して不活性雰囲気で満たされた搬出入部３４の筐体５８内に取り込まれて載置台６８上に載置され、図示しない開閉機構によりカセット７０の蓋が開かれる。
【００２０】
次に、搬出入部３４内の移載アーム６６を伸縮、旋回及び昇降移動させつつカセット７０内の全ての洗浄済みウエハＷを待機中のウエハボート４８へ順次移載し、これを多段に支持させる。
このようにして移載が完了したならば、昇降機構５０を駆動することによってウエハボート４８を上昇させ、これを予め所定の温度に昇温されている処理容器３６内へその下端開口部から挿入乃至ロードし、この下端開口部をキャップ部５４により気密に密閉する。
このようにウエハＷのロードが終了したならば、加熱ヒータ４２からの供給熱量を大きくしてウエハＷを加熱昇温して、これを所定のプロセス温度に維持しつつガス導入ノズル４４からＰＨ3 ガスを所定の流量で供給し、内部圧力も真空引きすることによって、所定のプロセス圧力に維持し、熱処理、すなわち、アニールによってリン原子をポリシリコン膜にドーピングさせる。このようにして、所定の熱処理が終了したならば、前述した操作と逆の操作を行なって、処理済みのウエハＷを搬出入部３４から系外へ排出する。
【００２１】
次に、図２を参照して上記方法発明の第１実施例について詳しく説明する。図２においては、プロセス温度、プロセス圧力及びＰＨ3 ガスの供給の有無をタイミングチャートとして表している。
まず、ウエハＷを処理容器３６内へロードする際には、この待機状態の処理容器３６を、４００℃以下の低温状態にしておき、この温度状態でウエハＷをロードする（点Ｐ１）。これにより、ウエハ表面のＨＳＧポリシリコン膜やラグドポリシリコン膜に自然酸化膜が付着することを防止する。図示例では処理容器３６の温度は３００℃に設定れている。次に、ウエハＷを処理容器３６内へロードしたならば、処理容器３６内を真空引きし、ある程度まで容器内を真空引きしたならば（点Ｐ２）、次に自然酸化膜の付着を防止するために処理容器３６内にＮ2 ガスを供給すると同時に、加熱ヒータ４２への投入電力を増加してウエハ温度をプロセス温度まで昇温させる。
【００２２】
ここでは、プロセス温度は、従来においてＰＯＣｌ3 （塩化ホスホリル）等を用いて行なっていたアニール時の温度、例えば８００℃よりも低い温度、すなわち５５０〜７５０℃の範囲内に設定する。図示例ではプロセス温度は７００℃に設定されている。ウエハ温度が７００℃に到達したならば（点Ｐ３）、Ｎ2 ガスの供給を停止すると同時にＰＨ3 ガスの供給を開始して、これによりガス置換が行われて（点Ｐ４）、アニール処理へそのまま移行する。この場合、アニールのプロセス温度を７５０℃を越えて大きく設定すると、前述のようにウエハ中にすでにドープされている不純物が更に拡散して設計値の特性から逸脱してしまう。また、プロセス温度が５５０℃よりも小さくなると、ポリシリコン膜に対するリン原子のドープが効率的に行なわれなくなってしまう。
【００２３】
従って、ＰＨ3 ガスを用いた時のアニールのプロセス温度を５５０〜７５０℃の範囲内に設定することにより、素子の電気的な設計値を維持しつつ、しかもリン原子を効率的にドーピングすることが可能となる。
このようにして、リン原子ドーピングのためのアニール処理を所定の時間行なったならば（点Ｐ５）、ＰＨ3 ガスの供給を停止すると共に、処理容器３の温度をこの待機状態の時の温度、例えば３００℃まで降温を開始し、更に、Ｎ2 ガスの供給と真空引き排気を繰り返し行なうサイクルパージを点Ｐ６まで行なって残留するＰＨ3 ガスを排出する。そして、処理容器の温度が待機温度（３００℃）になって、また、処理容器内の圧力も大気圧になったならば（点Ｐ７）、アンロードを行なってリン原子がドーピングされたウエハＷを処理容器から取り出す。これにより、一連のアニール処理が完了することになる。
【００２４】
このように、この第１実施例においては、プロセスガスとしてＰＨ3 ガスを用い、従来のＰＯＣｌ3 アニール処理時の８００℃よりも低い５５０〜７５０℃の範囲でアニール処理を行なったので、サーマルバジェットによる素子深さ方向のリン濃度変化も生ぜず、ＨＳＧポリシリコン膜やラグドポリシリコン膜にリン原子を効率的にドーピングすることが可能となる。
また、ウエハＷを処理容器内へロードする際には、処理容器を４００℃以下の温度、すなわちこの実施例では３００℃に設定しているので、ウエハ表面のポリシリコン膜に自然酸化膜が付着することを防止することができる。この点について詳しく説明すると、一般に層間絶縁膜８（図９参照）としてはＴＥＯＳにより作られたＳｉＯ2 膜が多用されるが、この膜中には多量の水分が含まれており、アニール処理中及びその前後の期間において少しずつＳｉＯ2 膜から脱ガスしてこの水分がポリシリコン膜と反応して容易に自然酸化膜を作り易くなっている。これに対して、洗浄されて表面の自然酸化膜が除去されたポリシリコン膜は、その表面において水素終端しており、この水素が脱離しない限り、これに自然酸化膜が付着することはない。
【００２５】
従って、アニール処理の前に、ポリシリコン膜の表面の水素終端している水素が脱離しないような条件で、層間絶縁膜８中の水分等を積極的に排出してやれば、アニール処理時等にポリシリコン膜に自然酸化膜が付着することを防止できることになる。
図３はＨＳＧ或いはラグドポリシリコン膜表面から脱離する水素の量の温度依存性を示すグラフ、図４はＴＥＯＳによるＳｉＯ2 膜表面から脱離する水分の量の温度依存性を示すグラフである。図３より明らかなように、温度が４００℃以上に大きくなると、脱離水素の量が急激に多くなって反応性に富む状態になることが判る。従って、ポリシリコン膜の温度を４００℃より低く設定しておけば、自然酸化膜が付着し難くなることが判明する。また、図４より明らかなように、ＴＥＯＳによるＳｉＯ2 膜の温度が２７０℃（略３００℃）になると、最も多量に膜中のＨ2 Ｏ成分が脱ガスすることが判る。従って、上記結果より、ウエハのロード時に、処理容器の温度を３００℃程度に設定しておけば、層間絶縁膜８からは多量の水分を絞り出すことができると同時に、これがポリシリコン膜と反応することはなく自然酸化膜が付着することを防止することができることになる。
【００２６】
ちなみに、半導体ウエハを３００℃でロードした場合と、従来のように４００℃でロードした場合のリン濃度とシート抵抗を測定したので、その結果を図５に示す。図５から明らかなように、本発明のように３００℃でウエハをロードした場合には、アニール処理後のリン濃度は、略１．５×１０20［ａｔｍｓ／ｃｍ3 ］程度になっている。そして、この値は、４００℃でウエハをロードした場合の略０．４×１０20［ａｔｍｓ／ｃｍ3 ］よりも僅かに高くなっており、また、その分、シート抵抗が低くなって、良好な特性を示していることが判明した。
また、本発明方法では、アニール処理を行なう前に、ポリシリコン膜表面に付着した自然酸化膜等を除去する洗浄処理を行なっているので、その分、アニール処理時においてリン原子を効率的にドーピングしてその濃度を高めることができる。図６はこの洗浄処理の有効性を評価するためのグラフであり、洗浄を行なわなかった場合には、リン原子をほとんどドーピングできなかったが、洗浄を行なった場合には、略１．５×１０20［ａｔｍｓ／ｃｍ3 ］もの多量のリン原子をドーピングでき、洗浄処理の有効性を確認することができた。
【００２７】
次に、本発明方法の第２実施例について、図７も参照して説明する。図７は本発明方法の第２実施例を説明するためのタイムチャートである。この第２実施例が先の第１実施例と異なる点は、アニール処理前にＮ2 ガスのサイクルパージを行なって水分などの脱ガス成分を十分に排出させる点、及びウエハの昇降温時に処理容器内が低圧になることを防止して再マイグレーションの発生を防止している点である。
すなわち、この第２実施例では、３００℃に加熱されて待機状態になされている処理容器内へのウエハのロードが終了すると（点Ｐ１０）、直ちにＮ2 ガスの供給及び真空引き排気を繰り返し行なうサイクルパージ処理を実施する。これにより、層間絶縁膜８（図９参照）から排出された脱ガスを効率的に処理容器より排気し、ポリシリコン膜にリン原子ドープの障害要因となる自然酸化膜が付着しないようにしている。
【００２８】
そして、このサイクルパージが終了したならば（点Ｐ１１）、ＰＨ3 ガスの供給を開始して処理容器内の圧力を所定の圧力にリカバリーして、これを１００〜４００Ｔｏｒｒ（１３３００〜５３２００Ｐａ）程度のプロセス圧力に到達させ、このようにして圧力のリカバリーが完了したならば（点Ｐ１２）、次に、このプロセス圧力を維持しつつウエハ温度をプロセス温度である例えば７００℃まで昇温する。一般に、ＨＳＧポリシリコン膜やラグドポリシリコン膜は５００℃以上で高真空状態に晒されると、再マイグレーションを起こしてその表面が減少したりするので、その設計値が外れてしまう恐れがあるが、この第２実施例の場合には、昇温途中に一時的に高真空状態になる第１実施例の場合とは異なり、予めＰＨ3 ガスを供給して昇温時には１００〜４００Ｔｏｒｒ程度の高い温度に維持されているので、再マイグレーションが発生することを回避することが可能となる。
【００２９】
そして、ウエハ温度が７００℃まで昇温すると（点Ｐ１３）、そのままリン原子をドーピングするアニール処理に入って、これを所定の時間行なう。このとき、アニール処理の直前に温度リカバリーを設定してもよい。このアニール処理が完了したならば（点Ｐ１４）、ウエハ温度は降温させるが、第１実施例の場合とは異なってＰＨ3 ガスの供給はそのまま継続して行ない、待機温度である３００℃まで降温するまで処理容器内の圧力を１００〜４００Ｔｏｒｒの範囲に維持する（点Ｐ１５）。
第１実施例の場合には、降温中にサイクルパージ処理（点Ｐ５−点Ｐ６間）を行なっているので、ここで再マイグレーションが生じたり、一旦ドープされたリン原子が外方拡散により抜ける恐れがあったが、この第２実施例の場合には降温中にも処理容器内を１００〜４００Ｔｏｒｒ程度の高い圧力に維持しているので、ここでも再マイグレーションの発生や外方拡散の発生を回避することが可能となる。
【００３０】
そして、ウエハ温度が十分に低下したならば（点Ｐ１５）、Ｎ2 ガスによるサイクルパージを行なった後（点Ｐ１６）、大気圧に復帰させる。
この第２実施例の場合には、上述のように、アニール処理前にサイクルパージを行なうことによって、ＴＥＯＳ層間絶縁膜からの脱ガスを容器外へ確実に排出し、更に、ウエハの昇降温時にも再マイグレーションが発生することを防止するようにしたので、リン原子のドーピングを一層効率的に行なうことができ、しかも、設計値通りの電気的特性も維持することが可能となる。
尚、上記各実施例では、アニール処理時のプロセス圧力を１００〜４００Ｔｏｒｒ程度に高く維持したが、これに限定されず、もっと低い圧力、例えば１Ｔｏｒｒ（１３３Ｐａ）程度に維持してもよい。
【００３１】
以上の各実施例の評価を行なったので、その評価結果について図８を参照して説明する。図８はキャパシタンスの容量比を示すグラフであり、図中、特性Ａは第１実施例（プロセス圧力：１００Ｔｏｒｒ）の特性を示し、特性Ｂは第２実施例（プロセス圧力：１００Ｔｏｒｒ）の特性を示し、特性Ｃはプロセス圧力が１Ｔｏｒｒの時の特性を示し、特性Ｄはアニール処理を行なわなかった時の特性を示す。ここで容量比（Ｃｍｉｎ／Ｃｍａｘ）は、＋１Ｖ〜−１Ｖまでバイアス電圧を変化させて印加してその時の容量の最大値（Ｃｍａｘ）と最小値（Ｃｍｉｎ）との比を取っている。
上記特性Ｄは、キャパシタの容量比が略４５％前後であって変動率が大きくて特性上好ましくないのに対し、特性Ｃ、Ａ、Ｂの場合は、キャパシタの容量比がそれぞれ略７０％前後、８０％前後及び９６％前後となって変動率が小さくて特性上好ましくなっており、特に特性Ｂで示される第２実施例の場合には、容量比の変動率が最も小さくて特性が非常に良好であることが判明した。
尚、上記実施例では、キャパシタの一方の電極に表面凹凸形状のポリシリコン膜を形成する場合を例にとって説明したが、これに限定されないのは勿論である。
また、被処理体としては、半導体ウエハに限定されず、ＬＣＤ基板、ガラス基板等にも本発明方法を適用できるのは勿論である。
【００３２】
【発明の効果】
以上説明したように、本発明の熱処理方法によれば、次のように優れた作用効果を発揮することができる。
請求項１に規定するように、被処理体の昇温時には処理容器内へＮ ２ ガスを供給すると共にドーピングガスとしてＰＨ３ ガスを用い、しかも、熱処理温度を５５０〜７５０℃の範囲内に設定したので、昇温時に自然酸化膜の付着を防止できると共に不純物濃度の変動を抑制しつつ、且つリンのドーピング効率を高く維持することができ、例えば空乏層が少なくてキャパシタの容量の変動も抑制することができる。
請求項２に規定するように、被処理体をロードする際には、処理容器の温度を４００℃よりも低い温度に設定したので、自然酸化膜の発生を抑制することができる。
また請求項３に規定するように、プロセス圧力を例えば１００〜４００Ｔｏｒｒ程度に高く維持することにより、リン原子のドーピング効率を一層向上させることができる。
本発明の関連技術によれば、被処理体の昇温前に不活性ガスによるサイクルパージを行なうようにしたので、水分などの脱ガス成分を略確実に排除でき、自然酸化膜の付着を一層抑制することができる。
また本発明の関連技術によれば、被処理体の昇温時にはドーピングガスで処理容器内を満たして所定の高い圧力に維持しているので、再マイグレーションの発生を抑制することができる。
また本発明の関連技術によれば、被処理体の降温時にも処理容器内をドーピングガスで所定の圧力に維持しておくことにより、再マイグレーションの発生を抑制することができる。
【図面の簡単な説明】
【図１】本発明方法を実施するための熱処理装置の一例を示す概略構成図である。
【図２】本発明方法の第１実施例を説明するためのタイムチャート図である。
【図３】ＨＳＧ或いはラグドポリシリコン膜表面から脱離する水素の量の温度依存性を示すグラフである。
【図４】ＴＥＯＳによるＳｉＯ2 膜表面から脱離する水分の量の温度依存性を示すグラフである。
【図５】導体ウエハを３００℃でロードした場合と、従来のように４００℃でロードした場合のリン濃度とシート抵抗を示すグラフである。
【図６】洗浄処理の有効性を評価するためのグラフである。
【図７】本発明方法の第２実施例を説明するためのタイムチャートである。
【図８】キャパシタンスの容量比を示すグラフである。
【図９】表面凹凸形状のポリシリコン膜としてＨＳＧポリシリコン膜を形成する工程を示す工程図である。
【図１０】表面凹凸形状のポリシリコン膜としてラグドポリシリコン膜を形成する工程を示す工程図である。
【図１１】容量絶縁膜上にパターニングされた上部電極を形成することにより形成されたキャパシタを示す図である。
【図１２】キャパシタに＋と−の電圧を印加した時の容量の変化を示すグラフである。
【符号の説明】
８ 層間絶縁膜
１４ 下部電極（リンドープアモルファスシリコン膜）
１６ ノンドープアモルファスシリコン膜
１８ ＨＳＧシリコン膜（凹凸形状のシリコン膜）
２０ ラグドポリシリコン膜（凹凸形状のシリコン膜）
２２ 容量絶縁膜
２４ 上部電極
３０ 熱処理装置
３２ 熱処理部
３６ 処理容器
４８ ウエハボート
Ｗ 半導体ウエハ（被処理体）
Claims (5)
- 表面が微細な凹凸形状になされたシリコン膜が選択的に形成されている被処理体を熱処理装置の処理容器内へロードして、所定のプロセス温度で前記シリコン膜中に不純物としてリン原子を導入する熱処理方法において、
前記被処理体を前記プロセス温度より低い温度の前記処理容器内へロードするローディング工程と、
前記処理容器の温度を前記プロセス温度まで昇温すると共に前記昇温の全期間においてＮ ２ ガスを前記処理容器内へ供給する昇温工程と、
前記Ｎ ２ ガスの供給を停止し、前記リン原子のドーピングガスとしてＰＨ ３ ガスの供給を開始すると共に熱処理温度を５５０〜７５０℃の範囲内に維持してリン原子のドープを行なうアニール工程と、
を有するようにしたことを特徴とする熱処理方法。 - 前記被処理体を前記処理容器内へロードするローディング工程では、前記処理容器の温度を４００℃より低い温度に設定することを特徴とする請求項１記載の熱処理方法。
- 前記アニール工程の時には、プロセス圧力を１００〜４００Ｔｏｒｒの範囲内に維持することを特徴とする請求項１又は２記載の熱処理方法。
- 前記表面が凹凸形状になされたシリコン膜は、ＨＳＧポリシリコン膜或いはラグド（Ｒｕｇｇｅｄ）ポリシリコン膜であることを特徴とする請求項１乃至３のいずれか一項に記載の熱処理方法。
- 前記リン原子が導入されたシリコン膜は、キャパシタの電極の一部を構成することを特徴とする請求項１乃至４のいずれか一項に記載の熱処理方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013532A JP4655321B2 (ja) | 1999-08-27 | 2000-01-21 | 熱処理方法 |
| EP00954982A EP1143494A4 (en) | 1999-08-27 | 2000-08-24 | HEAT TREATMENT PROCESS |
| PCT/JP2000/005699 WO2001017003A1 (en) | 1999-08-27 | 2000-08-24 | Method of heat treatment |
| US09/830,334 US6635310B1 (en) | 1999-08-27 | 2000-08-24 | Method of heat treatment |
| TW089117214A TW465092B (en) | 1999-08-27 | 2000-08-25 | Method of heat treatment |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-242303 | 1999-08-27 | ||
| JP24230399 | 1999-08-27 | ||
| JP2000013532A JP4655321B2 (ja) | 1999-08-27 | 2000-01-21 | 熱処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144025A JP2001144025A (ja) | 2001-05-25 |
| JP4655321B2 true JP4655321B2 (ja) | 2011-03-23 |
Family
ID=26535710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000013532A Expired - Fee Related JP4655321B2 (ja) | 1999-08-27 | 2000-01-21 | 熱処理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6635310B1 (ja) |
| EP (1) | EP1143494A4 (ja) |
| JP (1) | JP4655321B2 (ja) |
| TW (1) | TW465092B (ja) |
| WO (1) | WO2001017003A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3706811B2 (ja) | 2000-06-14 | 2005-10-19 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法、及び半導体製造装置 |
| DE10301244B4 (de) * | 2003-01-15 | 2005-03-17 | Infineon Technologies Ag | Verfahren zum Dotieren von Halbleiterkörpern |
| TWI463016B (zh) * | 2008-09-26 | 2014-12-01 | Hon Hai Prec Ind Co Ltd | 金屬熱處理裝置及金屬熱處理方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0234912A (ja) * | 1988-07-25 | 1990-02-05 | Matsushita Electron Corp | 半導体基板の不純物拡散方法 |
| JPH07283159A (ja) * | 1994-04-11 | 1995-10-27 | Tokyo Electron Ltd | 熱処理装置 |
| JPH098005A (ja) * | 1995-06-22 | 1997-01-10 | Mitsubishi Electric Corp | 半導体処理装置 |
| JPH0997787A (ja) * | 1995-09-30 | 1997-04-08 | Tokyo Electron Ltd | 処理装置 |
| US5943584A (en) * | 1996-11-22 | 1999-08-24 | Samsung Electronics Co., Ltd. | Annealing methods of doping electrode surfaces using dopant gases |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1203921A (en) * | 1984-05-18 | 1986-04-29 | Laszlo Szolgyemy | Diffusion method to produce semiconductor devices |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| JP2937395B2 (ja) | 1990-03-20 | 1999-08-23 | 日本電気株式会社 | 半導体素子 |
| US5352636A (en) * | 1992-01-16 | 1994-10-04 | Applied Materials, Inc. | In situ method for cleaning silicon surface and forming layer thereon in same chamber |
| DE4419074C2 (de) * | 1993-06-03 | 1998-07-02 | Micron Semiconductor Inc | Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung |
| US5498578A (en) * | 1994-05-02 | 1996-03-12 | Motorola, Inc. | Method for selectively forming semiconductor regions |
| KR100547541B1 (ko) | 1997-03-27 | 2006-04-21 | 텍사스 인스트루먼츠 인코포레이티드 | 캐패시터와메모리구조및방법 |
| JPH11204450A (ja) | 1998-01-07 | 1999-07-30 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6177696B1 (en) | 1998-08-13 | 2001-01-23 | International Business Machines Corporation | Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices |
-
2000
- 2000-01-21 JP JP2000013532A patent/JP4655321B2/ja not_active Expired - Fee Related
- 2000-08-24 WO PCT/JP2000/005699 patent/WO2001017003A1/ja active Application Filing
- 2000-08-24 US US09/830,334 patent/US6635310B1/en not_active Expired - Lifetime
- 2000-08-24 EP EP00954982A patent/EP1143494A4/en not_active Withdrawn
- 2000-08-25 TW TW089117214A patent/TW465092B/zh not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0234912A (ja) * | 1988-07-25 | 1990-02-05 | Matsushita Electron Corp | 半導体基板の不純物拡散方法 |
| JPH07283159A (ja) * | 1994-04-11 | 1995-10-27 | Tokyo Electron Ltd | 熱処理装置 |
| JPH098005A (ja) * | 1995-06-22 | 1997-01-10 | Mitsubishi Electric Corp | 半導体処理装置 |
| JPH0997787A (ja) * | 1995-09-30 | 1997-04-08 | Tokyo Electron Ltd | 処理装置 |
| US5943584A (en) * | 1996-11-22 | 1999-08-24 | Samsung Electronics Co., Ltd. | Annealing methods of doping electrode surfaces using dopant gases |
Also Published As
| Publication number | Publication date |
|---|---|
| TW465092B (en) | 2001-11-21 |
| EP1143494A1 (en) | 2001-10-10 |
| WO2001017003A1 (en) | 2001-03-08 |
| EP1143494A4 (en) | 2004-12-22 |
| JP2001144025A (ja) | 2001-05-25 |
| US6635310B1 (en) | 2003-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218260B1 (en) | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby | |
| US5629043A (en) | Silicon nitride film formation method | |
| KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
| US6537876B2 (en) | Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process | |
| JP3246476B2 (ja) | 容量素子の製造方法、及び、容量素子 | |
| KR100861853B1 (ko) | 성막 방법, 성막 장치 및 기억 매체 | |
| JPH0714986A (ja) | 半導体装置の製造方法及びその製造装置 | |
| KR20000035373A (ko) | 용량소자 형성방법 | |
| JP4655321B2 (ja) | 熱処理方法 | |
| JP2007053279A (ja) | 半導体装置の製造方法 | |
| GB2199987A (en) | Doped polycrystalline silicon layers for semiconductor devices | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| KR100662929B1 (ko) | 열처리 방법 | |
| KR0139767B1 (ko) | 반도체장치와 그 제조방법 | |
| JP2002222871A (ja) | 熱処理方法 | |
| JP2000200883A (ja) | メモリセル用キャパシタの製作方法及び基板処理装置 | |
| KR100246967B1 (ko) | 반도체 커패시터 제조장치, 커패시터 형성방법 및 그에 의하여 형성된 커패시터와 그 커패시터를 포함하는 반도체 메모리장치 | |
| KR100255153B1 (ko) | 반구형 다결정 실리콘막 제조 방법 | |
| KR100504434B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| JP2000022110A (ja) | 熱処理方法及び熱処理システム | |
| TW508804B (en) | Integrated circuit capacitors having improved electrode and dielectric layer characteristics | |
| JP4111963B2 (ja) | キャパシタの製造方法 | |
| KR19980065495A (ko) | 반도체 장치 커패시터의 제조방법 | |
| JPH08298309A (ja) | 半導体装置の製造方法 | |
| KR19980068060A (ko) | 세정수단을 구비하는 박막 증착 장치 및 이를 이용한 반도체장치의 세정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |