KR19990048104A - 반도체 커패시터 제조설비 및 이를 이용한 반도체 커패시터 제조방법 - Google Patents
반도체 커패시터 제조설비 및 이를 이용한 반도체 커패시터 제조방법 Download PDFInfo
- Publication number
- KR19990048104A KR19990048104A KR1019970066717A KR19970066717A KR19990048104A KR 19990048104 A KR19990048104 A KR 19990048104A KR 1019970066717 A KR1019970066717 A KR 1019970066717A KR 19970066717 A KR19970066717 A KR 19970066717A KR 19990048104 A KR19990048104 A KR 19990048104A
- Authority
- KR
- South Korea
- Prior art keywords
- process chamber
- chamber
- hsg
- load lock
- lower electrode
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 204
- 238000000137 annealing Methods 0.000 claims abstract description 22
- 238000011065 in-situ storage Methods 0.000 claims abstract description 4
- 235000012431 wafers Nutrition 0.000 claims description 63
- 239000007789 gas Substances 0.000 claims description 27
- 150000004767 nitrides Chemical class 0.000 claims description 24
- 238000011068 loading method Methods 0.000 claims description 22
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 20
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 15
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 9
- 229910001882 dioxygen Inorganic materials 0.000 claims description 9
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 238000003672 processing method Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 229920005591 polysilicon Polymers 0.000 description 19
- 238000012546 transfer Methods 0.000 description 18
- 238000004140 cleaning Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 5
- 230000003252 repetitive effect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000005086 pumping Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 커패시터 제조설비 및 이를 이용한 반도체 커패시터 제조방법에 관한 것이다.
본 발명에 따른 반도체 커패시터 제조설비는 웨이퍼의 커패시터 하부전극상에 HSG 공정이 진행되는 제 1 공정챔버, 상기 HSG이 형성된 하부전극상에 커패시터 형성을 위한 후속공정들이 수행되는 제 2 공정챔버 및 상기 제 1 공정챔버와 제 2 공정챔버 사이의 로드락챔버를 구비하여 이루어지며, 본 발명에 따른 반도체 커패시터 제조방법은 상기 제 1 공정챔버 내에서 상기 하부전극 표면상에 HSG을 형성하는 단계, 상기 HSG이 형성된 웨이퍼를 상기 로드락챔버를 경유하여 상기 제 2 공정챔버로 이송하는 단계, 상기 제 2 공정챔버 내에서 상기 웨이퍼에 대하여 어닐링 공정을 수행하는 단계 및 상기 어닐링공정이 수행된 웨이퍼에 대하여 제 2 공정챔버의 공정조건을 변경한 후 인-시튜로 상기 하부전극상에 유전막을 형성시키는 단계를 구비하여 이루어지는 것을 특징으로 한다.
따라서, 커패시터 제조공정에 소요되는 시간을 줄여 수율을 향상시킬 수 있고, 하부전극 상에 양질의 산화막을 형성할 수 있는 효과가 있다.
Description
본 발명은 반도체 커패시터 제조설비 및 이를 이용한 반도체 커패시터 제조방법에 관한 것으로서, 보다 상세하게는 하부전극으로 작용하는 스토리지-폴리실리콘막 상에 HSG(Hemi Spherical Grain)을 형성한 후 수행되는 다수의 후속공정 사이의 세정공정을 스킵(Skip)할 수 있는 반도체 커패시터 제조설비 및 이를 이용한 반도체 커패시터 제조방법에 관한 것이다.
최근에, 반도체장치가 고집적화되고 웨이퍼가 대구경화됨에 따라 특정 반도체장치 제조공정은 10-7Torr 이상의 고진공상태의 매엽식 반도체장치 제조설비 내부에서 진행되고 있다.
그러나, 상기 매엽식 반도체장치 제조설비는 수율이 저하되는 등의 문제점이 있으므로 하부전극으로 작용하는 스토리지-폴리실리콘막(Storage-polysilicon film) 상에 HSG을 형성하여 표면적을 증가시킴으로서 완성된 커패시터(Capacitor)의 커패시턴스(Capacitance)를 증가시키는 HSG 공정 등의 일련의 커패시터(Capacitor) 제조공정은 일괄처리방식(Batch type)의 커패시터 제조설비 내부에서 진행되고 있다.
종래의 HSG 공정을 수반하는 반도체 커패시터 제조설비는 도1에 도시된 바와 같이 내부에 다수의 웨이퍼가 적재될 수 있는 보트(도시되지 않음)가 위치되어 있으며, 10-7Torr 이상의 고진공상태에서 HSG 공정이 일괄적으로 진행될 수 있는 공정챔버(20)가 설치되어 있다.
그리고, 상기 공정챔버(20)와 로드락챔버(18)가 연결되어 있다. 상기 로드락챔버(18) 내부에는 웨이퍼 이송용 로봇아암(22)이 설치되어 있으며, 10-3Torr 이상 10-7Torr 이하의 진공상태가 형성될 수 있도록 되어 있다.
또한, 상기 로드락챔버(18)의 일측과 제 1 예비 로드락챔버(16)가 연결되고, 상기 로드락챔버(18)의 다른 일측과 제 2 예비 로드락챔버(24)가 연결되어 있다. 상기 제 1 예비 로드락챔버(16) 내부에는 제 1 카세트 이송용 로봇아암(14)이 설치되어 있고, 상기 제 2 예비 로드락챔버(24) 내부에는 제 2 카세트 이송용 로봇아암(26)이 설치되어 있다.
그리고, 상기 제 1 예비 로드락챔버(16)와 로딩 에리어(10)가 연결되어 있다. 상기 로딩 에리어(10)에는 최상부에 스토리지-폴리실리콘막이 형성된 다수의 웨이퍼가 적재된 로딩 카세트(12)가 위치되어 있다.
또한, 상기 제 2 예비 로드락챔버(24)와 언로딩 에리어(30)가 연결되어 있다. 상기 언로딩 에리어(30)에는 상기 공정챔버(20) 내부에서 HSG 공정이 진행된 웨이퍼가 적재될 수 있는 언로딩 카세트(28)가 위치되어 있다.
따라서, 최상부에 스토리지-폴리실리콘막이 형성된 다수의 웨이퍼가 적재된 로딩 에리어(10)의 로딩 카세트(12)는 제 1 카세트 이송용 로봇아암(14)에 의해서 제 1 예비 로드락챔버(16) 내부로 이송된다.
그리고, 약 1 분정도의 시간경과 후, 언로딩 에리어(30)의 언로딩 카세트(28)는 제 2 카세트 이송용 로봇아암(26)에 의해서 제 2 예비 로드락챔버(24) 내부로 이송된다.
이어서, 제 1 예비 로드락챔버(16) 내부의 로딩 카세트(12)에 적재된 다수의 웨이퍼는 로드락챔버(18) 내부의 웨이퍼 이송용 로봇아암(22)의 반복동작에 의해서 공정챔버(20) 내부의 보트(도시되지 않음)에 각각 적재된다.
다음으로, 10-6Torr 이상의 공정챔버(20) 내부에서는 실란(SiH4)가스 또는 디실란(Si2H6)가스를 사용하여 스토리지-폴리실리콘막 상에 HSG을 형성하는 HSG 공정이 보트(도시되지 않음)에 적재된 다수의 웨이퍼에 대해서 일괄적으로 진행된다.
이어서, 상기 공정챔버(20)의 보트(도시되지 않음)에 적재된 다수의 웨이퍼는 로드락챔버(18) 내부의 웨이퍼 이송용 로봇아암(22)의 반복동작에 의해서 제 2 예비 로드락챔버(24) 내부의 언로딩 카세트(28)에 각각 적재된다.
그리고, 상기 언로딩 카세트(28)는 제 2 카세트 이송용 로봇아암(26)에 의해서 언로딩 에리어(30)로 이송된다.
이후, 상기 언로딩 에리어(30)의 언로딩 카세트(28)는 작업자, 로봇 등에 의해서 후속되는 반도체 커패시터 제조설비로 이동한다.
도2를 참조하면, 전술한 바와 같이 HSG 공정이 진행된 언로딩 카세트(28)에 적재된 다수의 웨이퍼는 습식식각장비로 이송되어 제 1 세정공정을 진행한다. 상기 제 1 세정공정은 HSG 공정이 진행된 웨이퍼가 후속되는 어닐 공정을 수행하기 위하여 이동하는 과정에 주변환경에 노출되어 오염된 것을 세정하기 위함이다.
그리고, 상기 제 1 세정공정이 진행된 다수의 웨이퍼는 다시 로딩 카세트(12)에 적재되어 도1에 도시된 바와 같이 구성된 포스핀 어닐 설비로 이송된다. 이후, 전술한 HSG 공정의 진행을 위해서 웨이퍼가 이동되는 순서와 동일하게 웨이퍼는 로딩 에리어(10), 제 1 예비 로드락챔버(16) 및 로드락챔버(18)를 통과하여 공정챔버(20) 내부의 보트(도시되지 않음)에 순차적으로 적재된다. 상기 공정챔버(20) 내부에서는 750 ℃정도의 온도에서포스핀(Phosphine : PH3)가스를 사용하여 HSG이 형성된 웨이퍼의 소정영역에 인(P) 불순물을 주입하는 어닐 공정이 진행된다.
그리고, 상기 어닐 공정이 진행된 웨이퍼는 다시 로드락챔버(18), 제 2 예비 로드락챔버(24)를 통과하여 언로딩 에리어(30)의 언로딩 카세트(28)에 적재된다.
또한, 상기 어닐 공정이 진행된 웨이퍼가 적재된 언로딩 카세트(28)는 작업자, 로봇 등에 의해서 제 2 세정설비로 이송되어 제 2 세정공정이 진행된다. 상기 제 2 세정공정은 후속되는 질화막 형성 공정을 수행하기 위하여 웨이퍼가 이동되는 과정에 주변환경에 노출되어 오염된 것을 세정하기 위함이다.
그리고, 상기 제 2 세정공정이 진행된 웨이퍼는 다시 로딩 카세트(12)에 적재되어 도1에 도시된 바와 같이 구성된 질화막 형성 공정 설비로 이송된다. 이때, 상기 웨이퍼는 주변환경에 노출되어 HSG이 형성된 스토리지-폴리실리콘막 상에는 자연산화막(Native Oxide Film)이 형성된다.
그리고, 질화막 형성 설비로 이송된 웨이퍼는 전술한 바와 같이 로딩 에리어(10), 제 1 예비 로드락챔버(16) 및 로드락챔버(18)를 통과하여 공정챔버(20) 내부로 이송된다. 상기 공정챔버(20) 내부에서는 암모니아(NH3)가스를 사용하여 상기 자연산화막 상에 질화막을 형성하는 질화막 형성 공정이 진행된다.
마지막으로, 상기 웨이퍼는 다시 로드락챔버(18) 및 제 2 예비 로드락챔버(24)를 통과하여 언로딩 에리어(30)의 언로딩 카세트(28)에 적재되어 후속되는 커패시터 제조설비로 이송된다.
그러나, 전술한 바와 같이 HSG 공정, 어닐 공정, 질화막 형성 공정이 독립된 커패시터 제조설비 내부에서 진행됨으로서 웨이퍼가 커패시터 제조설비간 이동시 주변환경에 노출되어 오염되고, 상기 오염된 웨이퍼를 세정하기 위하여 세정공정이 진행되었다.
따라서, 상기 세정공정의 진행에 의해서 커패시터 제조에 많은 시간이 소요되고, 시간 소요에 따라 수율이 저하되는 문제점이 있었다.
또한, 제 2 세정공을 진행한 후, HSG이 형성된 스토리지-폴리실리콘막 상에 자연산화막을 형성하는 공정은 웨이퍼를 주변환경에 노출시켜 진행됨으로서 자연산화막의 두께의 균일도 등이 떨어지는 문제점이 있었다.
본 발명의 목적은, 하부전극으로 작용하는 스토리지-폴리실리콘막 상에 HSG을 형성한 후, 진행되는 다수의 후속공정을 상기 HSG을 형성하는 커패시터 제조설비 내에서 진행함으로서 종래의 세정공정을 스킵할 수 있는 반도체 커패시터 제조설비 및 이를 이용한 반도체 커패시터 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은, HSG이 형성된 스토리지-폴리실리콘막 상에 양질의 산화막을 형성할 수 있는 반도체 커패시터 제조설비 및 이를 이용한 반도체 커패시터 제조방법을 제공하는 데 있다.
도1은 종래의 반도체 커패시터 제조설비의 개략적인 구성도이다.
도2는 종래의 반도체 커패시터 제조방법을 설명하기 위한 공정도이다.
도3은 본 발명에 따른 반도체 커패시터 제조설비의 일 실시예를 설명하기 위한 구성도이다.
도4는 본 발명에 따른 반도체 커패시터 제조방법의 일 실시예를 설명하기 위한 공정도이다.
도5는 본 발명에 따른 반도체 커패시터의 단면도이다.
도6은 도5의 A부분 상세단면도이다.
도7은 본 발명에 따른 반도체 커패시터 제조방법의 어닐 공정을 설명하기 위한 그래프이다.
도8은 본 발명에 따른 반도체 커패시터 제조방법의 질화막 형성 공정을 설명하기 위한 그래프이다.
※도면의 주요부분에 대한 부호의 설명
10, 40 : 로딩 에리어 12, 42 : 로딩 카세트
14, 44 : 제 1 카세트 이송용 아암
16, 46 : 제 1 예비 로드락챔버 18, 48 : 로드락챔버
20 : 공정챔버 22, 54 : 웨이퍼 이송용 아암
24, 56 : 제 2 예비 로드락챔버
26, 58 : 제 2 카세트 이송용 아암 28, 60 : 언로딩 카세트
30, 62 : 언로딩 에리어 50 : 제 2 공정챔버
52 : 제 1 공정챔버 60 : 반도체 기판
62 : 층간절연막 64 : 스페이서
66 : 산화막 68 : 스토리지-폴리실리콘막
70 : 플레이트-폴리실리콘막 80 : HSG
82 : 제 1 산화막 84 : 질화막
86 : 제 2 산화막
상기 목적을 달성하기 위한 본 발명에 따른 반도체 커패시터 제조설비는, 반도체 웨이퍼의 커패시터 하부전극 표면상에 HSG를 형성하기 위한 HSG 공정이 진행되는 제 1 공정챔버, 상기 HSG이 형성된 하부전극상에 커패시터 형성을 위한 후속공정들이 수행되는 제 2 공정챔버 및 상기 제 1 공정챔버와 제 2 공정챔버 사이에 진공이 유지되며 설치되는 로드락챔버를 구비하여 이루어지는 것을 특징으로 한다.
상기 제 2 공정챔버에서 수행되는 후속공정과 다른 후속공정이 진행되는 복수의 제 3 공정챔버가 상기 로드락챔버 일측에 더 연결될 수 있다.
그리고, 상기 로드락챔버 일측에 상기 제 1 공정챔버에 투입되어 HSG 공정이 진행될 다수의 웨이퍼가 적재된 로딩 카세트가 대기하는 제 1 예비 로르락 챔버가 연결되고, 상기 로드락챔버 다른 일측에 상기 제 2 공정챔버에서 상기 후속공정이 진행된 다수의 웨이퍼가 적재될 언로딩 카세트가 대기하는 제 2 예비 로드락챔버가 연결될 수 있다.
또한, 상기 제 1 공정챔버 일측에 실란가스 공급라인 또는 디실란가스 공급라인이 연결될 수 있다.
그리고, 상기 제 2 공정챔버 일측에 포스핀가스 공급라인이 연결되고, 상기 제 2 공정챔버 다른 일측에 산소가스 공급라인이 더 연결되고, 상기 제 2 공정챔버 또다른 일측에 암모니아가스 공급라인이 더 연결될 수 있다.
또한, 상기 제 1 공정챔버 내부의 압력상태는 10-7Torr 이상으로 유지할 수 있고, 상기 제 1 공정챔버 및 제 2 공정챔버는 일괄처리방식에 의해 공정이 수행될 수 있도록 구성될 수 있다.
또한, 본 발명에 따른 반도체 커패시터 제조방법은, 반도체 웨이퍼의 커패시터 하부전극 표면상에 HSG를 형성하기 위한 제 1 공정챔버와 상기 HSG이 형성된 하부전극상에 커패시터 형성을 위한 후속공정들이 수행되는 제 2 공정챔버와 이들 사이에 진공이 유지되며 설치되는 로드락챔버를 구비하는 반도체 커패시터 제조설비에서의 반도체 커패시터 제조방법에 있어서, 상기 제 1 공정챔버 내에서 반도체 웨이퍼의 커패시터 하부전극 표면상에 HSG을 형성하는 단계, 상기 HSG이 형성된 웨이퍼를 상기 로드락챔버를 경유하여 상기 제 2 공정챔버로 이송하는 단계, 상기 제 2 공정챔버 내에서 상기 웨이퍼에 대하여 어닐링공정을 수행하는 단계 및 상기 어닐링공정이 수행된 웨이퍼에 대하여 제 2 공정챔버의 공정조건을 변경한 후 인-시튜(In-Situ)로 상기 하부전극상에 유전막을 형성시키는 단계를 구비하여 이루어지는 것을 특징으로 한다.
상기 하부전극상에 유전막을 형성시키는 단계는 상기 하부전극 상에 산화막을 형성시키는 단계와 상기 산화막 상에 질화막을 형성시키는 단계로 이루어질 수 있다.
그리고, 상기 어닐링공정은 포스핀가스 분위기에서 700 내지 800 ℃의 상기 제 2 공정챔버 내부에서 수행될 수 있다.
또한, 상기 산화막은 산소가스를 사용하여 10 Å 이하의 두께로 형성될 수 있다.
그리고, 상기 질화막은 암모니아가스를 사용하여 이루어질 수 있다.
또한, 상기 질화막은 질화실리콘(Si3N4)막일 수 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명에 따른 커패시터 제조설비에는 도3에 도시된 바와 같이 보트(도시되지 않음)가 내부에 위치되어 있으며, 10-7Torr 이상의 고진공상태에서 저압화학기상증착법에 의해서 HSG 공정이 진행되는 제 1 공정챔버(52)가 설치되어 있다. 상기 제 1 공정챔버(52) 일측에는 실란(SiH4)가스 공급라인(도시되지 않음) 또는 디실란(Si2H6)가스 공급라인(도시되지 않음)이 형성되어 있다.
그리고, 내부에 보트(도시되지 않음)가 위치되어 있고, 공정조건에 따라 어닐 공정, 산화막 형성 공정 및 질화막 형성 공정이 진행되는 제 2 공정챔버(50)가 설치되어 있다. 상기 제 2 공정챔버(50) 일측에는 포스핀(PH3)가스 공급라인(도시되지 않음), 산소가스 공급라인(도시되지 않음) 및 암모니아(NH3)가스 공급라인(도시되지 않음)이 각각 형성되어 있다.
또한, 상기 제 1 공정챔버(52)와 제 2 공정챔버(50) 사이에 로드락챔버(48)가 설치되어 있다. 상기 로드락챔버(48) 내부에는 웨이퍼 이송용 로봇아암(54)이 설치되어 있다.
그리고, 상기 로드락챔버(48)의 일측과 제 1 예비 로드락챔버(46)가 연결되어 있고, 상기 로드락챔버(48)의 다른 일측과 제 2 예비 로드락챔버(56)가 연결되어 있다. 상기 제 1 예비 로드락챔버(46) 내부에는 제 1 카세트 이송용 로봇아암(44)이 설치되어 있고, 상기 제 2 예비 로드락챔버(56) 내부에는 제 2 카세트 이송용 로봇아암(58)이 설치되어 있다.
또한, 상기 제 1 예비 로드락챔버(46)와 로딩 에리어(40)가 연결되어 있고, 상기 제 2 예비 로드락챔버(56)와 언로딩 에리어(62)가 연결되어 있다. 상기 로딩 에리어(40) 내부에는 완성된 커패시터의 하부전극으로 작용하는 스토리지-폴리실리콘막이 최상부에 형성된 다수의 웨이퍼가 적재된 로딩 카세트(42)가 위치되어 있고, 상기 언로딩 에리어(62) 내부에는 언로딩 카세트(60)가 위치되어 있다.
이하, 전술한 구성을 가진 본 발명에 따른 반도체 커패시터 제조설비의 작용과 본 발명에 따른 반도체 커패시터 제조방법의 일 실시예를 도4, 도5 및 도6을 참조하여 상세히 설명한다.
도4, 도5 및 도6을 참조하면, 먼저 도5에 도시된 바와 같이 반도체 기판(60) 상에 특정 패턴의 층간절연막(62)이 형성되어 있고, 상기 층간절연막(62) 상에 산화막(66)이 형성되어 있고, 상기 층간절연막(62) 및 산화막(66) 측벽에 스페이서(Spacer :64)가 형성되어 있고, 상기 산화막(66) 상에 하부전극으로 작용하는 스토리지-폴리실리콘막(Storage-polysilicon film : 68)이 형성된 다수의 웨이퍼가 적재된 로딩 에리어(40)의 로딩 카세트(42)는 제 1 카세트 이송용 로봇아암(44)에 의해서 제 1 예비 로드락챔버(46) 내부로 이송된다.
그리고, 약 1 분정도의 시간경과 후, 제 2 카세트 이송용 로봇아암(58)에 의해서 언로딩 에리어(62)의 언로딩 카세트(60)는 제 2 예비 로드락챔버(56) 내부로 이송된다.
이어서, 제 1 예비 로드락챔버(46) 내부의 로딩 카세트(42)에 적재된 다수의 웨이퍼는 로드락챔버(48) 내부의 웨이퍼 이송용 로봇아암(54)의 반복동작에 의해서 제 1 공정챔버(52) 내부의 보트(도시되지 않음)에 각각 적재된다.
그리고, 10-6Torr 이상의 고진공상태의 제 1 공정챔버(52) 내부에서는 실란가스 공급라인(도시되지 않음) 또는 디실란가스 공급라인(도시되지 않음)을 통해서 공급되는 실란가스 또는 디실란가스를 사용하여 보트에 적재된 다수의 웨이퍼에 대해서 일괄적으로 HSG 공정이 진행된다. 이에 따라, 하부전극으로 작용하는 스토리지-폴리실리콘막(68) 상에는 HSG(80)이 형성됨으로 스토리지-폴리실리콘막(68)의 표면적이 증가되어 후속공정에 의해서 완성된 커패시터의 커패시턴스를 증가시킨다.
이어서, 상기 제 1 공정챔버(52)의 보트(도시되지 않음)에 적재된 다수의 웨이퍼는 제 1 로르락 챔버(48) 내부의 웨이퍼 이송용 로봇아암(54)의 반복동작에 의해서 제 2 공정챔버(50) 내부의 보트(도시되지 않음)에 순차적으로 적재된다.
이후, 제 2 공정챔버(50) 내부에서는 포스핀가스 공급라인(도시되지 않음)을 통해서 공급되는 포스핀가스를 사용하여 상기 HSG 공정의 수행에 의해서 HSG(80)이 형성된 웨이퍼 내부에 인 불순물을 주입하는 어닐 공정이 일괄적으로 진행된다.
상기 어닐 공정을 도7을 참조하여 상세히 설명하면, 먼저 제 2 공정챔버(50) 내부의 온도를 약 450 ℃로 유지하는 제 1 준비단계를 수행한 후, 8℃/min의 비율로 제 2 공정챔버(50)의 내부온도를 750℃로 상승시키는 온도상승단계를 수행한다. 그리고, 상기 제 2 공정챔버(50)의 내부온도를 소정시간동안 750℃로 유지한 후, 제 2 공정챔버(50) 내부로 공급되는 포스핀가스를 사용하여 웨이퍼 내부에 불순물을 주입하는 어닐 단계를 수행한다. 이어서, 제 2 공정챔버(50)의 내부온도를 3.3℃/min의 비율로 450 ℃로 하강시키는 온도하강단계를 수행한 후, 제 2 공정챔버(50)의 내부온도를 450℃로 유지하는 제 2 준비단계를 수행함으로서 이루어진다.
그리고, 제 2 공정챔버(50) 내부로 포스핀가스의 공급이 중단되고, 상기 제 2 공정챔버(50) 내부에서는 산소가스 공급라인(도시되지 않음)을 통해서 공급되는 산소가스의 양을 조절하며 HSG(80)이 형성된 스토리지-폴리실리콘막(68) 상에 10Å 이하의 제 1 산화막(82)을 형성하는 산화막 형성 공정이 일괄적으로 진행된다.
이어서, 제 2 공정챔버(50) 내부로 산소가스의 공급이 중단되고, 상기 제 2 공정챔버(50) 내부에서는 암모니아가스 공급라인(도시되지 않음)을 통해서 공급되는 암모니아가스와 다른 경로로 공급되는 디클로로실란(Dichloro-silane : SiHCl2)가스를 사용하여 상기 제 1 산화막(82) 상에 질화막(84)을 형성하는 질화막 형성 공정이 일괄적으로 진행된다.
상기 질화막 형성 공정을 도8을 참조하여 상세히 설명하면, 먼저 제 2 공정챔버(50) 내부의 온도를 약 670 ℃로 유지하는 제 1 준비단계를 수행한 후, 8℃/min의 비율로 제 2 공정챔버(50)의 내부온도를 780℃로 상승시키는 온도상승단계를 수행한다. 그리고, 상기 제 2 공정챔버(50)의 내부에 존재하는 불순물을 소정시간동안 펌핑하고, 제 2 공정챔버(50)의 누설을 점검하는 제 1 펌핑단계를 수행한 후, 암모니아가스 공급라인(도시되지 않음)을 통해서 제 2 공정챔버(50) 내부로 공급되는 암모니아가스를 열분해하여 제 2 공정챔버(50)의 분위를 조성하는 분위기조성단계를 수행한다. 다음으로, 특정비율로 제 2 공정챔버(50)의 내부온도를 670℃로 하강시키는 온도하강단계를 수행한다. 이어서, 670℃의 제 2 공정챔버(50) 내부에 존재하는 열분해된 암모니아가스 등을 외부로 펌핑한 후 대기하는 안정화단계를 수행한 후, 암모니아가스 공급라인(도시되지 않음)을 통해서 제 2 공정챔버(50) 내부로 암모니아가스를 공급하고, 다른 경로로 제 2 공정챔버(50) 내부로 디클로로실란(SiHCl2)가스를 공급하여 제 1 산화막(82) 상에 질화막(84)을 형성하는 질화막 형성 단계를 수행한다. 이어서, 제 2 공정챔버(50) 내부에 존재하는 가스를 외부로 펌핑하는 제 2 펌핑단계를 수행한 후, 다음 공정을 준비하는 제 2 준비단계를 수행함으로서 이루어진다.
이어서, 로드락챔버(48) 내부의 웨이퍼 이송용 아암(54)의 반복적인 동작에 의해서 제 2 공정챔버(50) 내부의 보트에 적재된 웨이퍼는 제 2 예비 로드락챔버(56) 내부의 언로딩 카세트(60)에 순차적으로 적재된다.
그리고, 상기 웨이퍼가 적재된 언로딩 카세트(60)는 제 2 카세트 이송용 로봇아암(58)에 의해서 언로딩 에리어(62)로 이송된다.
이후, 언로딩 카세트(60)에 적재된 웨이퍼는 후속되는 커패시터 제조설비로 이동되어 상기 질화막(84) 상에 제 2 산화막(86)을 형성하고, 상기 제 2 산화막(86) 상에 상부전극으로 작용하는 플레이트-폴리실리콘막(Plate-polysilicon film : 70)을 형성하는 공정이 진행된다. 상기 제 1 산화막(82), 질화막(84) 및 제 2 산화막(86)은 완성된 반도체 커패시터에서 유전막으로 작용한다.
제작자에 따라서, 로드락챔버(48) 일측에 어닐 공정, 산화막 형성 공정 및 질화막 형성 공정 이외의 다른 후속공정이 진행되는 복수의 제 3 공정챔버(도시되지 않음)를 연결시킬 수도 있다.
따라서, 본 발명에 의하면 하나의 커패시터 제조설비 내부에서 HSG 공정, 어닐 공정, 산화막 형성 공정 및 질화막 형성 공정을 진행함으로서 웨이퍼가 주변환경에 노출되는 것을 방지할 수 있다.
이에 따라, 커패시터 제조설비간 웨이퍼의 이동시 웨이퍼가 주변환경에 노출되어 오염되고, 오염된 웨이퍼를 세정하기 위하여 진행되던 종래의 세정공정을 스킵할 수 있으므로 커패시터 제조공정에 소요되는 시간을 줄여 수율을 향상시킬 수 있는 효과가 있다.
그리고, 제 2 공정챔버 내부에서 HSG이 형성된 스토리지-폴리실리콘막 상에 산소가스의 양을 조절하여 두께의 균일도 등이 뛰어난 양질의 산화막을 형성할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (19)
- 반도체 웨이퍼의 커패시터 하부전극 표면상에 HSG를 형성하기 위한 HSG 공정이 진행되는 제 1 공정챔버;상기 HSG이 형성된 하부전극상에 커패시터 형성을 위한 후속공정들이 수행되는 제 2 공정챔버; 및상기 제 1 공정챔버와 제 2 공정챔버 사이에 진공이 유지되며 설치되는 로드락챔버;를 구비하여 이루어지는 것을 특징으로 하는 반도체 커패시터 제조설비.
- 제 1 항에 있어서,상기 제 2 공정챔버에서 수행되는 후속공정과 다른 후속공정이 진행되는 복수의 제 3 공정챔버가 상기 로드락챔버 일측에 더 연결되어 있는 것을 특징으로 하는 상기 반도체 커패시터 제조설비.
- 제 1 항에 있어서,상기 로드락챔버 일측에 상기 제 1 공정챔버에 투입되어 HSG 공정이 진행될 다수의 웨이퍼가 적재된 로딩 카세트가 대기하는 제 1 예비 로르락 챔버가 연결되어 있는 것을 특징으로 하는 상기 반도체 커패시터 제조설비.
- 제 3 항에 있어서,상기 로드락챔버 다른 일측에 상기 제 2 공정챔버에서 상기 후속공정이 진행된 다수의 웨이퍼가 적재될 언로딩 카세트가 대기하는 제 2 예비 로드락챔버가 연결되어 있는 것을 특징으로 하는 상기 반도체 커패시터 제조설비.
- 제 1 항에 있어서,상기 제 1 공정챔버 일측에 실란가스 공급라인이 연결되어 있는 것을 특징으로 하는 상기 반도체 커패시터 제조설비.
- 제 5 항에 있어서,상기 제 1 공정챔버 일측에 디실란가스 공급라인이 연결되어 있는 것을 특징으로 하는 상기 반도체 커패시터 제조설비.
- 제 5 항 또는 제 6 항에 있어서,상기 제 2 공정챔버 일측에 포스핀가스 공급라인이 연결되어 있는 것을 특징으로 하는 상기 반도체 커패시터 제조설비.
- 제 7 항에 있어서,상기 제 2 공정챔버 다른 일측에 산소가스 공급라인이 더 연결되어 있는 것을 특징으로 하는 상기 반도체 커패시터 제조설비.
- 제 8 항에 있어서,상기 제 2 공정챔버 또다른 일측에 암모니아가스 공급라인이 더 연결되어 있는 것을 특징으로 하는 상기 반도체 커패시터 제조설비.
- 제 1 항에 있어서,상기 제 1 공정챔버 내부의 압력상태는 10-7Torr 이상으로 유지할 수 있는 것을 특징으로 하는 상기 반도체 커패시터 제조설비.
- 제 1 항에 있어서,상기 제 1 공정챔버 및 제 2 공정챔버는 일괄처리방식에 의해 공정이 수행될 수 있도록 구성된 것을 특징으로 하는 상기 반도체 커패시터 제조설비.
- 반도체 웨이퍼의 커패시터 하부전극 표면상에 HSG를 형성하기 위한 제 1 공정챔버와 상기 HSG이 형성된 하부전극상에 커패시터 형성을 위한 후속공정들이 수행되는 제 2 공정챔버와 이들 사이에 진공이 유지되며 설치되는 로드락챔버를 구비하는 반도체 커패시터 제조설비에서의 반도체 커패시터 제조방법에 있어서,상기 제 1 공정챔버 내에서 반도체 웨이퍼의 커패시터 하부전극 표면상에 HSG을 형성하는 단계;상기 HSG이 형성된 웨이퍼를 상기 진공이 유지되는 로드락챔버를 경유하여 상기 제 2 공정챔버로 이송하는 단계;상기 제 2 공정챔버 내에서 상기 웨이퍼에 대하여 어닐링 공정을 수행하는 단계; 및상기 어닐링공정이 수행된 웨이퍼에 대하여 제 2 공정챔버의 공정조건을 변경한 후 인-시튜(In-Situ)로 상기 하부전극상에 유전막을 형성시키는 단계;를 구비하여 이루어지는 것을 특징으로 하는 반도체 커패시터 제조방법.
- 제 12 항에 있어서,상기 하부전극상에 유전막을 형성시키는 단계는 상기 하부전극 상에 산화막을 형성시키는 단계와 상기 산화막 상에 질화막을 형성시키는 단계로 이루어지는 것을 특징으로 하는 상기 반도체 커패시터 제조방법.
- 제 12 항에 있어서,상기 어닐링공정은 포스핀가스 분위기에서 이루어지는 것을 특징으로 하는 상기 반도체 커패시터 제조방법.
- 제 14 항에 있어서,상기 어닐링공정은 700 내지 800 ℃의 상기 제 2 공정챔버 내부에서 수행되는 것을 특징으로 하는 상기 반도체 커패시터 제조방법.
- 제 15 항에 있어서,상기 산화막은 산소가스를 사용하여 이루어지는 것을 특징으로 하는 상기 반도체 커패시터 제조방법.
- 제 16 항에 있어서,상기 산화막은 10 Å 이하의 두께로 형성되는 것을 특징으로 하는 상기 반도체 커패시터 제조방법.
- 제 17 항에 있어서,상기 질화막은 암모니아가스 분위기에서 이루어지는 것을 특징으로 하는 상기 반도체 커패시터 제조방법.
- 제 18 항에 있어서,상기 질화막은 질화실리콘(Si3N4)막인 것을 특징으로 하는 상기 반도체 커패시터 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970066717A KR100303918B1 (ko) | 1997-12-08 | 1997-12-08 | 반도체커패시터제조설비및이를이용한반도체커패시터제조방법 |
| TW087113283A TW383448B (en) | 1997-12-08 | 1998-08-12 | Fabrication facility for semiconductor capacitor and fabrication method for semiconductor capacitor using the same |
| JP10241439A JPH11176760A (ja) | 1997-12-08 | 1998-08-27 | 半導体キャパシタ製造設備及びそれを用いた製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970066717A KR100303918B1 (ko) | 1997-12-08 | 1997-12-08 | 반도체커패시터제조설비및이를이용한반도체커패시터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990048104A true KR19990048104A (ko) | 1999-07-05 |
| KR100303918B1 KR100303918B1 (ko) | 2001-11-30 |
Family
ID=19526691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970066717A KR100303918B1 (ko) | 1997-12-08 | 1997-12-08 | 반도체커패시터제조설비및이를이용한반도체커패시터제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH11176760A (ko) |
| KR (1) | KR100303918B1 (ko) |
| TW (1) | TW383448B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361081B1 (ko) * | 1999-10-29 | 2002-11-18 | 삼성전자 주식회사 | 반도체 소자의 커패시터 제조방법 |
| KR100643573B1 (ko) * | 2000-02-11 | 2006-11-13 | 삼성전자주식회사 | 반도체소자의 커패시터 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3061020B2 (ja) | 1997-11-12 | 2000-07-10 | 日本電気株式会社 | 誘電体分離型半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0168342B1 (ko) * | 1995-05-11 | 1998-12-15 | 윤종용 | 반구 모양의 그레인 실리콘을 갖는 커패시터의 스토리지 전극 제조방법 |
| KR100365423B1 (ko) * | 1995-12-30 | 2003-03-06 | 주식회사 하이닉스반도체 | 반도체소자제조를위한연속공정진행시스템 |
-
1997
- 1997-12-08 KR KR1019970066717A patent/KR100303918B1/ko not_active IP Right Cessation
-
1998
- 1998-08-12 TW TW087113283A patent/TW383448B/zh not_active IP Right Cessation
- 1998-08-27 JP JP10241439A patent/JPH11176760A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361081B1 (ko) * | 1999-10-29 | 2002-11-18 | 삼성전자 주식회사 | 반도체 소자의 커패시터 제조방법 |
| KR100643573B1 (ko) * | 2000-02-11 | 2006-11-13 | 삼성전자주식회사 | 반도체소자의 커패시터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW383448B (en) | 2000-03-01 |
| KR100303918B1 (ko) | 2001-11-30 |
| JPH11176760A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3676983B2 (ja) | 半導体製造方法、基板処理方法、及び半導体製造装置 | |
| US5217501A (en) | Vertical wafer heat treatment apparatus having dual load lock chambers | |
| US7288284B2 (en) | Post-cleaning chamber seasoning method | |
| US20060223308A1 (en) | Apparatus for manufacturing a semiconductor device and method of forming the same | |
| EP0454308B1 (en) | Process for fabricating low defect polysilicon | |
| US6537876B2 (en) | Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process | |
| US7189661B2 (en) | Method of forming silicon oxynitride layer in semiconductor device and apparatus of forming the same | |
| KR20040100767A (ko) | 저압 실리콘 질화막 형성 방법 | |
| US7384486B2 (en) | Chamber cleaning method | |
| KR100303918B1 (ko) | 반도체커패시터제조설비및이를이용한반도체커패시터제조방법 | |
| US6383949B1 (en) | Method of depositing an ozone-TEOS oxide film to eliminate its base material dependence, and apparatus for forming such a film at several different temperatures | |
| US7763550B2 (en) | Method of forming a layer on a wafer | |
| JP5355514B2 (ja) | 半導体製造方法、基板処理方法および基板処理装置 | |
| JP3297958B2 (ja) | 薄膜形成方法 | |
| KR100808870B1 (ko) | 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법 | |
| JP2005064526A (ja) | 半導体製造方法、基板処理方法、及び半導体製造装置 | |
| JPH0953179A (ja) | ガス導入構造およびそれを用いたｃｖｄ装置 | |
| JP2002222871A (ja) | 熱処理方法 | |
| KR100269279B1 (ko) | 반도체장치제조방법 | |
| KR0154830B1 (ko) | 반도체 제조 방법 및 그에 사용되는 장치 | |
| US20050118777A1 (en) | Trench capacitor structure and process for applying a covering layer and a mask for trench etching processes in semiconductor substrates | |
| KR19990013845A (ko) | 반도체 장치의 제조방법 | |
| KR100601108B1 (ko) | 반도체 캐패시터의 산화막-질화막-산화막 구조 층의 일괄형성방법 | |
| KR940008371B1 (ko) | 반도체기판의 산화 규소막-다결정실리콘막-질화막의 형성방법 및 그 장치 | |
| US6283746B1 (en) | Method for purging furnace to decrease particle pollution in baking process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |