TW463287B - Capacitor of a semiconductor device and fabricating method therefor - Google Patents

Capacitor of a semiconductor device and fabricating method therefor Download PDF

Info

Publication number
TW463287B
TW463287B TW089120262A TW89120262A TW463287B TW 463287 B TW463287 B TW 463287B TW 089120262 A TW089120262 A TW 089120262A TW 89120262 A TW89120262 A TW 89120262A TW 463287 B TW463287 B TW 463287B
Authority
TW
Taiwan
Prior art keywords
capacitor
contact hole
forming
inner layer
insulating inner
Prior art date
Application number
TW089120262A
Other languages
English (en)
Inventor
Sun-Woo Kawk
Jung-Hun Yun
Byung-Su Koo
Su-Young Kwon
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW463287B publication Critical patent/TW463287B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

463287 經濟部智慧財產局員工消费合作杜印製 B7 五、發明說明(1 ) 本發明之背景 本發明之範疇 本發明係有關於一種用於製造一半導體裝置之方法’ 且更有關於一種用於製造半導體裝置之電容器的方法,其 可當藉由當應用半球形顆粒(此後係稱為HSG)製造電容器 時’防止因一清潔製裎所造成之操作失敗的發生,且可簡 化操作過程》 習知技術之說明 根據一般半導體裝置高度集成的趨勢,現已持續致力 於降低於該裝置之同一區域内之由一電容器所輛合之區 域。現在’該半導體裝置係藉由一方法而製造,其中hSG 製程係用於進行dram電容器之區域最大化。 第1圖係為一橫載面圖,其係用於說明一藉由傳統方 法而製造之電容器。參考第1圊,其係以一沈積結構之方 式建構該電容器,該電容器係包含一介電層50,其係位於 上電極60及具有HSG40之下電極30之間·於此,該等未解 釋之參考數字10、20係各別指一半導體基材及一具有一包 埋之接觸洞(h)的絕緣内層。 因此,該因此而建構之電容器係藉由顯示於第2圖之 操作方塊围式的10個步驟所製造,如下: 於步驟一 100,於該半導體基材10上形成一絕緣内層 20 « 於步驟二105, 一限制下電極形成部位之罩幕圖案係 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱) -4- :I 1 i It I n i I— I If n n Λί n I · 1 .^1 .^1 n n n · • · - <請先閱讀背面之沈意事項再填寫本頁) 經濟部智慧財產局員工消f合作社印製 __ Β:___ 五、發明說明(2) 用於蝕刻泫絕緣内層2 〇以暴露出該基枯之表面的預定部 位,藉此於絕緣内層2 0中形成一包埋之接觸洞(h) 3 於步驟三丨1 0,為了充填該接觸洞的内都,—電極材 料’即一高密度之P型雜質係摻雜於該基材1〇之暴露的表 面及絕緣内層20上,以形成一非晶系之多晶矽層。而後, 使用另一限制下電極形成部位之罩幕圖案以選擇性蝕刻該 多晶矽層=因此,該多晶矽之下電極3〇係形成於該具有接 觸洞(h)之絕緣内層2〇的預定部位。 於步驟四1 1 5,進行第一次清潔製程以去除所有存在 於該已形成之下電極30之最終構造上的粒子(例如,似天 然氧化層之污染物)。 於步驟五120,為了最大化一電容器之區域,係於下 電極所暴露之表面處選擇性地長成HSG4〇 3 於步驟六125,進行第二次清潔製程以去除所有存在 於該前置步驟之最終構造上的粒子。 於步驟七130,為了增mHSG4〇的表面密度,係於一” 高溫及低壓”之操作環境下,將PH3雜質摻雜於HSG1 06中, 持續1 8 0分鐘。 於步驟/、1 35,進行第三次清潔製裎以去除所有存在 於該前置步驟之最終構造上的粒子。 於步驟九1 40 ' —介電層5〇係沈積於該具有下電極3〇 之絕緣内層20上1 τ電極上係形成有HSG4〇 於.女驟十1 4:. 一與以——作為一電極材料之高密変 雄3相摻貝之.扣晶系多晶矽層係形成於該電層5 0工該 :: 裝--------訂-------!線 (琦先閱讀背面之;£意事項再填寫本頁) 463287 A7 B7 五、發明說明(3 ) 等層係藉由使用該限制一上電極形成部分之罩幕圖案而選 擇性地蝕刻之,以藉此形成該多晶矽之下電極6〇。而後, 係完成所有用於製造該電容器之操作製程。 然而’假若以上述之方法製造一電容器的話,於該製 造一半導體之方法中具有一問題存在,此即,接續於清潔 步驊後之摻雜PH;及形成介電層的製程步驟必須分別於不 同的工作室或環境中進行以完成各階段之製造程序,藉此 複雜了所有的製造程序。 再者’當該半導體裝置之集成度較高時,該晶胞區域 降低且該下電極之間陈較小。於第三次清潔製程(欲於ρΗί 摻雜製程後進行)中,一部分之由hsg製程所黏著之矽塊 可能會自形成於一電容器間之絕緣内層20上之下電極的表 面處脫落下來。假若此一情形發生,則將在電容間形成一 橋,而導致電容器内的操作失敗。 本發明之概要說明 經濟部智慧財產局員工消费合作社印製 L-------II---裝 -------訂. f琦先閱請背面之注4事項再填寫本頁) 因此,本發明之一目標係在於解決前述之問題並提供 一用於製造一半導體裝置之電容器的方法,其中該HS(3長 成後之PH]摻雜及形成一介電層之製程係於—平板饋送室 内連續地進行,而不需崩解其真空狀態,因此其不會發生 因摻雜製程後之清潔步驟所引起的操作失敗,藉此, 可避免該電容的操作失敗且可簡化製造該電容的數程。 為了達成上述之目標’其提供如本發明具體實施例之 一方法,其包含下列步味: 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A, B: 經濟部智慧財產局員工消費合作社印製 五、發明說明( 於一半導體基材上形成一絕緣内層’該絕緣内層具有 一包埋之接觸洞,該接觸洞暴露出該基材之表面的預定部 位; 於該具有包埋接觸洞之絕緣内層的預定部位形成一下 電極, 進行第一次清潔製程; 於該下電極之表面的暴露部位長成HSG ; 進行第二次清潔製程; 將PH;摻雜於HSG中;以及 於前置步驟之最終結構上形成一介電層且不崩解其真 空狀態。 於了達成上述之目標’其提供如本發明具體實施例之 另一方法,其包含下列步驟: 於一半導體基材上形成一絕緣内層’該絕緣内層具有 一包埋之接觸洞,該接觸洞暴露出該基材之表面的預定部 位; 於該具有包埋之接觸洞之絕緣内層的預定部位形成一 下電極; 進行—清潔製程; 於該下電極之表面的暴露部位長成HSG : 將PH;摻雜於hsg中且不崩解其真空狀態;以及 於'前ϊ步騍之最终结搆上形成介電層且不崩解其真空 狀態 假若藉由前迷之.方法褽造..·電容器時該PH:摻雜及 I ! I . I — — t -----I 11 ί * (請先閱請背面之注意事項再填寫本頁) 46328 7 A7 ____B7___ 五、發明說明(5) (請先W讀背面之注意事項再填寫本頁) 形成介電層的製程步驟係連續地進行且不崩解其真空狀 態β因此’與傳統之方法相比較,其可省略一或多個清潔 步驟以簡化該製造一電容器的製程,且於ρη3摻雜製程後 不需進行分開的清潔步驟。 圖式之簡要說明 本發明之目標及目的係藉由下列敘述之具趙實施例及 所附隨的圊式而變得更清楚,其中: 第1圖係為一用於說明一般之半導體裝置的DRAM電 容器之構造的橫載面圖; 第2圖係為一用於說明一用於製造第1圖所顯示之電容 器之傳統方法的操作方塊圊; 第3圖係為一用於說明一用於製造如本發明之一具體 實施例之如第1圖所顯示之電容器之方法的操作方塊圈: 第4囷係為一用於說明一用於製造如本發明之另一具 體實施例之如第1圖所類示之電容器之方法 '的操作方塊 圖。 經濟部智慧財產局負工消费合作杜印製 本發明之詳細說明 本發明之目標及目的係藉由下列之詳細說明之具體實 施例及所附隨的圖式而變得更清楚〇 第3圊係為一用於說明一用於製造如本發明之一具體 實施例之電容器之方法的操作方塊圖β參考顯示於第1圈 之電容器構造及顯示於第3圖的操作方塊圖。製造如本發 本紙張尺度適用中國圉家標準(CNS)A4規格(210 X 297公釐) A; 經濟部智慧財產局員χ消費合作;-u"s 五、發明說明() 明之第-具體實施例之電容器的方法係分為八個步驟其 步騍如下: ’、 於步驟- 200,於該丰導體基材1〇上形成一氧化層之 絕缘内層20。 於步驟二205 ’ 一限制下電極形成部位之呈幕圖案係 用於蝕刻該絕緣内層20以暴露出該基材之表面的預定部 位,藉此於絕緣内層20中形成一包埋之接觸洞(卜)。 於步驟三2 10,為了充填該包埋之接觸洞摻雜—電 極材料’即一高密度之P型雜質,以形成一多晶石夕層=而 後’使用另一限制T t極形成1部位之罩幕θ帛以選擇性麵 刻該多晶矽層。因此,該多晶矽之下電極3〇係形成於該具 有接觸洞(h)之絕緣内層2〇的預定部位0 於步驟四215,進行第一次清潔製程以去除所有存在 於該已形成之下電極30之最終構造上的粒子(例如,似天 然氧化層之污染物)。 於步驟五220,為了最大化一電容器之區域,係於下 電極所暴露之表面處選擇性地長成hS(}40 = 於步驟六225,進行第二次清潔製程以去除所有存在 於該前置步驟之最終構造上的粒子s 於步驟七230’為了增加HSG4〇的表面密度,該摻雜[Η; 雜質及形成—介電層之製程230a ' 230b係於一相同製程室 办稱為一 ^板饋送室)内藉甴使用一平板鲼送裝置依孚進 行之‘且不崩解其真空狀態: -’、y驟、.與.1高密度p型雜質摻雜之多晶矽 -----------1----裝--------訂----------線 ί請先閱讀背面之注意事項再填窵本頁) A7 46328 7 ____Β7_ "·,,Β "" 五、發明說明(7) 層係形成於該介電層50上,且該限制一上電極形成部分之 罩幕圖案係用於選擇性地姓刻該多晶石夕及介電廣,以藉此 形成該多晶矽之下電極60。而後,係完成所有用於製造該 電容器之操作製程。 假若依本發明之第一具體實施例製造—電容器時, ΡΗ3#雜及形成一介電層之製程(欲接續於hsg長成之後) 係於一平板饋送室内連續地進行’而不需崩解其真空狀態 因此’於該PHS摻雜之製程後並無自然氧化層的長成,藉 此則不需一分開的步驟。 因此’其不會發生一因在接續在Ph3摻雜製程後之清 潔步驟所引發之操作的失敗(如HSG的矽塊可能脫落且黏 著於電容器之間),藉此可避免因電容器間一橋的形成而 造成電容器之操作的失敗。 此外,與一用於製程一電容器之傳統方法比較,其可 省略一清潔步驟以防止製造程序複雜化。 第4圖係為一用於說明一用於製造如本發明之另一具 艘實施例之電容器之方法的操作方塊圈。參考顯示於第1 圖之電容器構造及顯示於第4圊的操作方塊圏,該製造如 本發明之第二具體實施例之電容器的方法係分為如下之六 個步驟。與本發明之第一具體實施例比較,本發明之第二 具體實施例之唯一不同係在於HSG長成、pH3摻雜、及形 成一介電層之所有製程係於—室中依序進行而不崩解其真 空狀態。因此,為了方便描述,與第一具體實施例相同之 製程係僅進行簡單的敘述,而該等不同於第—具體實施例 本紙張尺度財目g家财(CNS)A4規格咖 χ_297公釐) • —r .1 I — ill— — — —— ·. . I —— — III 11!1(111 f琦先閲讀背面之注惠事項再填窵本頁) 經濟部智慧財產局員工消f合作社印製 -10· __ ___&7_____ __ ___&7_____ 經濟部智慧財產局員工消費合作钍郎製 A: 五、發明說明(8) 之製程係詳細地明之3 於步驟一 300,於該半導體基材10上形成一氧化層之 絕緣内層20 3 於步驟二3 0 5,於該絕缘内層2 0上形成一包埋之接觸 洞⑻。 於步驟三310 ’ 一多晶δ夕下電極30係形成於該具有包 埋接觸洞(h)之絕緣内層20的預定部位上。 於步驟四3 1 5,進行第一次清潔製程以去除所有存在 於該已形成之下電極30之最終構造上的粒子(例如,似天 然氧化層之污染物)s 於步雜五320,HSG40係於該平板館送室内長成於該 下電極30之暴露表面處(320a) ’且該摻雜ph3雜質及形成 一介電層之製程320b、320c係依序進行之,且不崩解其真 空狀態。 於步驟六325· —與一高密度P型雜質摻雜之多晶石夕 層係形成於該介電層50上,且該限制一上電極'形成部分之 罩幕圖索係用於選擇性地蝕刻該多晶矽及介電層,以藉此 开’成該多晶<5夕之下電極6 0 =而後.係完成所有用於製造該 電容器之操作製程3 假若依本發明之第二具體實施例製造一電容器時, HSG長成、pH;摻雜及形成一介電層之製程係於一平板饋 送室内依序地進行,而不需崩解其真空狀態—因此則不 高一分開的清·潔步驟::因此其不會發生一因清潔步辑所 L發之操作的失敗.,此外.比.傳統之用於製造—.電容之方 ΐ,申士 阑國~一~·~— ------------1 ^-------— ^--------- *5^ (請先閱讀背*之注意事項再填寫本頁) 經濟部智慧財產局員工消f合作社印製 ^63287 A7 __________B7____ 五、發明說明(9) 法相比較’其省略二個清潔步驟以避免製造程序的複雜 化。 如上所述,本發明之製造一電容器之方法的優點係在 於該接續於HSG長成後之PH3摻雜及形成一介電層之製程 係於一平板饋送室内依序地進行,而不需崩解其真空狀 態’藉此可防止一接續在PH3摻雜之製程後之清潔步驟所 引發之電容器操作的失敗’且可藉由於製造一半導踫裝置 之電容器中省略一或二個清潔步驟而簡化操作製程。 元件編號對照表 10. 半導體基材 20. 絕緣内層 30. 下電極 40、 106 HSG 50. 介電層 60. 上電極 100 、 200 、 300 步驟一 105、205、305 步驟二 110 、 210 、 310 步驟三 115 、 215 、 315 步称四 120 ' 220 > 320 步驟五 125 ' 225 ' 325 步称六 130 ' 230 步驟七 135、 235 步驟八 140 步驟九 145 步驟十 230a PH3摻雜步驟 230b 形成介電層之步驟 320a HSG長成步驟 320b PH3摻雜步驟 320c 形成介電層之步騍 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公* ) -12- — — — — ^ - I I I I I I I -1 — — — — — —— (請先《讀背面之注意事項再填寫本頁)

Claims (1)

  1. AS BS cs D8 4 6328 7 六、申請專利範圍 1. 一種用於製造一半導體裝置之電容器的方法,該方法 包含下列步驟: 於一半導體基材上形成一絕緣内層,該絕緣内層 具有一包埋之接觸洞’該接觸洞暴露出該基材之表面 的預定部位; 於該具有包埋接觸洞之絕緣内層的預定部位形成 一下電極; 進行第一次清潔製程_ ; 於該下電極之表面的暴露部位長成HSG; 進行第二次清潔製程; 將PH3摻雜於HSG中;以及 於别置步称之最終結構上形成一介電層且不崩解 其真空狀態》 2.—種用於製造一半導饉裝置之電容器的方法,該方法 包含下列步驟: 於一半導體基材上形成一絕緣内層,該絕緣内層 具有一包埋之接觸洞,該接觸洞暴露出該基材之表面 的預定部位; 於該具有包埋之接觸洞之絕緣内層的預定部位形 成一下電極; 進行一清潔製程; 於該下電極之表面的暴露部位長成HSG; 將PH3接雜於HSG中且不崩解其真空狀態;以及 於前置步驟之最終結構上形成介電層且不崩解其 真空狀態。 規格(210x 297公爱) ί, .—.-------------訂---------線 f請.之閱"背面之;1意事項再填宵本頁> 經 濟 部 智 慧 財 產 局 員 工 消 费 合 社 印 製 13
TW089120262A 1999-10-29 2000-09-29 Capacitor of a semiconductor device and fabricating method therefor TW463287B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990047489A KR100361081B1 (ko) 1999-10-29 1999-10-29 반도체 소자의 커패시터 제조방법

Publications (1)

Publication Number Publication Date
TW463287B true TW463287B (en) 2001-11-11

Family

ID=19617629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089120262A TW463287B (en) 1999-10-29 2000-09-29 Capacitor of a semiconductor device and fabricating method therefor

Country Status (4)

Country Link
US (2) US6391715B1 (zh)
JP (2) JP3486604B2 (zh)
KR (1) KR100361081B1 (zh)
TW (1) TW463287B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643573B1 (ko) * 2000-02-11 2006-11-13 삼성전자주식회사 반도체소자의 커패시터 제조방법
KR100988082B1 (ko) 2003-05-21 2010-10-18 삼성전자주식회사 스택형 커패시터, 그를 구비한 반도체 메모리 소자 및 그제조방법
KR100537522B1 (ko) * 2004-02-27 2005-12-19 삼성전자주식회사 압전 방식의 잉크젯 프린트헤드와 그 노즐 플레이트의제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2669460B2 (ja) * 1986-10-29 1997-10-27 株式会社日立製作所 エツチング方法
JPH05275342A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 薄膜形成方法および薄膜形成装置
US5696014A (en) 1994-03-11 1997-12-09 Micron Semiconductor, Inc. Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
US5677015A (en) * 1994-03-17 1997-10-14 Sony Corporation High dielectric constant material containing tantalum, process for forming high dielectric constant film containing tantalum, and semiconductor device using the same
JPH08167605A (ja) * 1994-12-15 1996-06-25 Mitsubishi Electric Corp シリコン窒化膜の製造方法
US5639685A (en) * 1995-10-06 1997-06-17 Micron Technology, Inc. Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon
JPH09298284A (ja) 1996-05-09 1997-11-18 Nec Corp 半導体容量素子の形成方法
KR100235938B1 (ko) 1996-06-24 1999-12-15 김영환 반구형 실리콘 제조방법
US5798280A (en) 1996-12-02 1998-08-25 Micron Technology, Inc. Process for doping hemispherical grain silicon
KR100259038B1 (ko) * 1997-03-31 2000-06-15 윤종용 반도체커패시터제조방법및그에따라형성된반도체커패시터
KR19990002655A (ko) * 1997-06-20 1999-01-15 김영환 반도체 소자의 제조 방법
KR100303918B1 (ko) * 1997-12-08 2001-11-30 윤종용 반도체커패시터제조설비및이를이용한반도체커패시터제조방법
TW385544B (en) * 1998-03-02 2000-03-21 Samsung Electronics Co Ltd Apparatus for manufacturing semiconductor device, and method of manufacturing capacitor of semiconductor device thereby
JPH11274097A (ja) * 1998-03-20 1999-10-08 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2001135802A (ja) 2001-05-18
KR100361081B1 (ko) 2002-11-18
US6472269B2 (en) 2002-10-29
US6391715B1 (en) 2002-05-21
JP2004015067A (ja) 2004-01-15
US20020102792A1 (en) 2002-08-01
KR20010039195A (ko) 2001-05-15
JP3486604B2 (ja) 2004-01-13

Similar Documents

Publication Publication Date Title
TW415041B (en) Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
TW495917B (en) Method of manufacturing a semiconductor device using anti-reflective layer and self-aligned contact technique and semiconductor device manufactured thereby
TW407378B (en) Memory integrated circuitry
TW308725B (zh)
TW390027B (en) A method for fabricating DRAM cell capacitor
TW502400B (en) DRAM having deep-trench capacitor and the process thereof
TW504736B (en) A method for manufacturing a ferroelectric random access memory device
TW380312B (en) Method for manufacturing a bit line contact hole in a memory cell
TW463287B (en) Capacitor of a semiconductor device and fabricating method therefor
TW384544B (en) Method of manufacturing cylindrical capacitors
TW396545B (en) DRAM using oxide plug in bitline contacts during fabrication and its methods
TW401598B (en) The manufacture method of hemispherical grain silicon (HSG-Si)
TW399327B (en) The manufacturing method of DRAM capacitor
TW465094B (en) Method for forming memory cell of semiconductor memory device
WO2022160629A1 (zh) 半导体结构的制作方法及半导体结构
TW395050B (en) Method of manufacturing the capacitor of dynamic random access memory (DRAM)
TW427015B (en) Structure and manufacturing method of stacked-type capacitors
TW410439B (en) Method of manufacturing capacitors with twin-tub structure
TW448565B (en) Structure and manufacture method for window-frame type capacitor
TW407377B (en) Method for manufacturing crown shape capacitor
TW407372B (en) The manufacture method of cylindrical capacitor
TW406415B (en) Method for forming a memory integrated circuit
TW434886B (en) Manufacturing method of stacked capacitor
TW312037B (en) Manufacturing method of capacitor of dynamic random access memory
TW423104B (en) Self-aligned contact process of crown-type capacitors

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees