TW308725B - - Google Patents

Description

308725 at Β7 五、發明説明（1 ) 發明赀景 本發明係關於一半導體記憶裝置及其製造方法其待 別的，係指一内埋式位元線（BBL) DRAM單元，其中位元線 係埋於單元之裝置絕緣區域、及其製造方法。 當半導體記憶裝置集成度提昇，每値單元在尺寸上縮 小了。為提供縮小尺寸之單元，已使用許多葙電容器有效 區域之增加Μ增加單元電容之方法。為增加電容器有效區 域、已發展出堆叠電容器及溝式電容器及其組合者。 然而，為可寅行這些結構，在DRAM單元單元上須形成 電晶體、一裝置絕緣區域、一位元線接觸器及貯存節點接 觸器。因此，須要一用來減少面積及確保合適製程邊際之 設計規則，且當單元區域非常小，如0.5 下，更難 製出這些結構，再者，於傳統結構中，位元線係形成於基 板表面、造成光印刷製程邊際之減少。

為克服這些技術問題（參考“64Mb DRAMs用之内埋式 位元線單元”第17-18頁，其由Kohyama等於’91年VLSI i. 經濟部中央標準局員工消費合作社印製 — I In —^1 —^^1 ^ — HI In n leJ (請先閱讀背面之注意事項再填寫本頁) 科技Symposium提出），知其建議一其中位元線係埋於堆 叠式單元之絕緣區域之内埋式位元線（BBL)單元。此結構 特擻在於，位元線係内埋於裝置絕緣區域且形成一周緣位 元線接觸器Μ在小區域内逹到最大區域效率。 參考附圖，第1、2及3Α-3Ε圖，可明白上述之BBL單 元0 第1圖係一製造傳統BBL單元之光罩圖案之平面圖。 在此’顯示各棰用Μ界定標铖2之第一區域氧化膜之光罩 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨〇><297公釐） 4 經濟部中央樣準局員工消費合作社印製 Α7 Β7 五、發明説明（2 ) 圖案，一棟號3之位元線、一棟號4之位元線接觸器、一 檫號5之閘電極、及檷號6之貯存電極。 第2圖爲第1圖之X軸方向垂直剖面圖。在此，形成 第一場氧化物膜2M界定半導體基板上之裝置絕緣區域， 且位元線3係埋於基板之表面下。作與汲極接觸用之位元 線接觸器4係於位元線3周緣突起。 第3A-3E圖係第1圖Y方向之垂直剖面圖，其顯示上 述結構BBL單元之製造步驟。 參考第3A圖，利用一般裝置絕緣方法，即LOCOS法生 成第一場氧化物膜2 (見第2圖）。然後，使用気化矽圖 案14作為罩，在半導髏基板10上形成溝，及沿溝之内壁形 成一第二場氧化物膜12。 參考第3B圖，在含第二場氧化物膜12之產物結構上塗 佈一光阻16。之後，將光阻16圖案化，藉此界定其中形成 周緣位元線接觸器之區域。 參考第3C圖，藉蝕刻第二氧化物膜12，利用光阻圖案 作為蝕刻罩以形成連接位元線及基板之周緣位元線接觸點 。在包含周緣位元線接觸點之產物結構之全表面上，藉沈 積多晶矽以形成一薄多晶矽層17。隨後，在基板1〇内佈植 砷雔子，而形成源極/汲極18。 參考第3D圖，藉沈積一位元線材料，如多晶矽或耐火 金屬矽化物在具源極/汲極18之結果結構之全部表面上* 並蝕刻該結果結構，Μ形成位元線20。在此，形成於氮化 矽圖案14之多晶矽層17 (見第3圖）已被去除。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) 、βτ -5 經濟部中央棣準局員工消費合作社印製 308725 A7 __ Β7 五、發明説明（3 ) 參考第3E圖，在其上具位元線20之基板10上形成一第 三場氧化物膜22,且去除氣化矽圖案14 (見第3D圖）。 接箸，Μ —般方法生成電晶體之閘電極及一電容器。 根據上述BBL單元結構，因所形成位元線係内埋於單 元之元件絕緣區域，可改善階梯包覆，便於較細圖茱之形 成。結果，可減少單元面積。 然而，在上述傳統BBL單元結構中，其須進行兩次元 件絕緣方法，亦即，一為形成具内埋式線之溝式裝置絕緣 區域*而一為形成一閘通過之元件絕緣區域。另外，進行 兩次光印刷法以各別形成位元線及位元線觭點。因此，製 造方法過度複雜。 發明簡介 本發明之目的係提供一 BBL DRAM單元，其提供簡單之 方法並確保一適度製程邊際。 本發明之另一目的係提供一製造上述BBL DKAM單元之 適當方法。 為達上述第一目的，所提供之BBL DRAM單元包含：一 具形成於半導體基板之六面體中突起tap之作用區域； 一元件絕緣膜*形成於在半導體基板之下的作用區域 Μ外之區域；及 一位元線，周緣地與分接頭接觸並内埋於元件絕緣膜 之中。 較佳地，電晶體之汲極係形成於分接頭上，並沈積位 元線在其作用區域之縱向方向上。 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） (讀先閲讀背面之注意事項再填寫本頁) 丁 _ 、-'0 6 經濟部中央樣準局貝工消費合作社印製 A7 B7 五、發明説明（4 ) 為逹第二目的，在此並提供一方法Μ製造如本發明之 BBL DRAM單元，其包含： U〉藉由蝕刻半導體基板之非作用區域，Μ形成具突 起内接頭之六面髏作用區域； (b) 藉在蝕刻部份充《 Κ絕緣材料以形成一裝置絕緣 薄膜； (c) 形成一内溝，在其中藉由蝕刻部份元件絕緣薄膜 Μ曝露内接頭之表面； (d) 形成一周緣與内接頭接觸之位元線，且其藉由内 埋導賭材料於溝中Μ内埋於元件絕緣薄膜中； (e) 在位元線上沉積一絕緣材料。 較佳地，溝係形成於作用區域之縱向方法，且在步驟 U)之後，更進一步包含氧化半導體基材之製程。 在步驟（b)中，在其中已形成作用區域之結果結構之 全部表面上塗佈一絕緣材料，且經由化學機械抛光製程蝕 刻絕緣材料以曝露作用區域之表面。 在步驟（d>中*在其中已形成溝之結果結構之全部表 面上沈積一導體材料，且將導體材料蝕刻至作用區域表面 之中。 位元線可由多晶矽、金属或矽化物所形成。 當位元線係由金屬或矽化物形成時，在位元線材料覆 蓋之前，最好先進行雜質離子佈植之方法，以形成如歃姆 觸點之位元線觸點。 在步驟（e>之中，在其中己形成位元線之結果結構上 本紙張尺度適用中國國家橾準（CNS > Μ規格（210X297公釐） ----------Γ東-- (請先聞讀背面之注意事項再填寫本頁) ，1Τ -7 - 308725 A7 B7 五、發明説明（5 ) 塗佈上絕緣材料，且蝕刻絕緣材料以曝露作用區域之表面 0 根據本發明，位元線係内埋於裝置絕緣薄膜之中，因 此，無須進行兩次元件絕緣方法，且位元線觸點之形成可 自動和位元線對準，因此，省略為形成位元線觸點之光學 印刷製程，.結果》可簡化此製程。 圖示簡介 藉由較佳實施例詳細敘述及參考所附圖示，可更瞭解 上述本發明的目的及優點，其中： 第1圖係一平面圖*顯示製造傳統BBL DRAM單元之光 罩圖案； 第2圖係第1圖X軸方向之垂直剖面圖； 第3A至3E圖係第1圖Y軸方向之垂直剖面圖，其用Μ 解釋製造傳統BBL DRAM單元的方法； 第4圖係根據本發明BBL DRAM單元之平面圖； 第5A、5B、5C圖係分別由第4圖X-X’、Y-Y’及Z-Z’線 上所得根據本發明BBL DRAM單元之垂直剖面圖； 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第6A-6C至10A-10C圔係剖面圖Μ解釋根據本發明製造 BBL DRAM單元的方法，“ A Μ “ Β ”及“ C ’’圖示係分 別對應於第4圖中Χ-Χ’-Υ-Γ及Ζ-Ζ’線。 太發明：> 譁細紗沭 第4圖係顯示根據本發明用Μ製造BBL DRAM單元之光 罩圖案的平面圖。 參考第4圖，榡號50之光罩圖案Μ定義作用區域，標 本紙張尺度適用中國國家標準（CNS > Α4規格（210X297公釐） 8

I I 經濟部中央標準局員工消費合作社印製 A7 —_ 五、發明説明（6 ) 號52之光罩圖案以定義位元線、檫號54之光罩圖案用Μ定 義閘電極及檫號56之光罩圖案用以定義貯存節點觸點。 電晶體在定義活動作用之光罩圖案50與定義閘電極之 光罩圖案54重合處之部份形成。一源極/汲極在作為電晶 體部份之兩侧形成。一連接貯存電極及源極之貯存節點觸 點係位於雩晶體中形成源極之部份。 根據Μ上設計，定義作用區域之光單圖案係形成於具 突出分接頭之矩形中，且除活動區域外之剩餘部份變成元 件絕緣區域，突出分接頭Τ和定義位元線之光罩圖案52之 部份重疊，用Μ連接位元線及汲極間之位元線觸點形成於 此重叠部份中。 第5Α圖係第4 _*Χ-Χ’線方向之垂直剖面圖，在第5Α 圖中，半導體基材檫號為100，元件絕緣區域檷號為102， 閘絕緣薄膜檫號為132，電晶體之閘檫號為134，第一絕緣 薄膜及第二絕緣薄膜分別檫號為136及140、電晶管之源極 及汲極檫號為138及138’、電容器之貯存電極標號為150、 電容器之絕緣薄膜標號為160、及電容器之板電極檷號爲 170 〇 第5Β圖係第4圖Υ-Γ線分向之垂直剖面圖，且第5C圖 係第4圖2-2’線方向之垂直剖面圖。 參考第5B及5C圖，形成於元件絕緣區域之位元線檫號 爲128，且絕緣位元線之絕緣層檷號為130。 元件絕緣薄膜102係內埋於基材之表面，且除元件絕 緣薄膜外之其餘部份是作用區域，位元線128係埋於元件 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 -9 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（7 ) 絕緣薄膜之下，因此係與半導賭基材相隔絕，絕緣層130 係形成於位元線128之上，藉此隔絕位元線128和位元線 128上之導電層，除去位元線一邊之元件絕緣薄膜1〇2,以 在其中形成位元線觭點，並使位元線128直接接觸汲極138’ ，位元線128和汲極138’接觸之部份係一形成作用區域（ 見第4圖）光罩圖案40之分接頭與形成第4圖中設計位元 線之光罩圖案52相互重叠部份。 據上述垂直剖面圖，位元線128係埋於半導體基材表 面下所生成之元件絕緣薄膜102之中，且形成一周緣位元 線觸點。因此，藉消除所需空間保留一區域以作為位元線 觸點。 將描述一根據本發明一實施例而製造BBL DRAM單元之 方法，參考第6A-6C至10A-10C圖，在此，“ A ”圖示對應 於X-X’線“B”圖示對應於Y-Γ、及“C”圖示對應於Z- r線。 根據本發明製造一BBL DRAM單元之方法包含（a)形成 一元件絕緣薄膜，（b)形成一位元線及一位元線觴點，（c> 形成一閘，（d>形成一源極及一汲極及（e>形成一電容器 Ο 第6A、6B及6C圖說明形成一元件絕緣薄膜102之步驟 Ο 首先，在半導體基材上形成一墊氧化薄膜120,並在 墊氧化薄膜120上沈積一第一氮化物薄糢122。隨後，在第 —気化物薄膜122上形成一在元件絕緣區域具一開口之第 本紙張尺度適用中國國家橾準（CNS ) A4規格（210 X 297公釐） I - ^^1 In M ^^1 m ^^1 1^1 ^^1 *^^1 US. 、vs (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 Α7 Β7 五、發明説明（8 ) 一光阻圖案（未示出），利用第一光阻圖案作為蝕刻光罩 ，以蝕刻第一氮化物薄膜122及墊氧化薄膜120而曝露半導 體基材100之元件絕緣區域*且«蝕刻半導體基材100之曝 露部份以形成第一溝。之後，以在第一溝中填充絕緣物質 ，並藉在結果結構之全部表面上進行一化學機械抛光（CMP〉 方法《以將填充於溝內之絕緣材料的表面平面化。 藉一熱氧化法形成一 100-300A厚度之墊氧化薄膜120 ，並形成一具一千至數千A厚度之第一氣化物薄膜122。 較佳地，藉由光單圖案50定義第4圖之作用區域以形 成第一光阻圖案（未示出），且所形成第一溝之深度在 3,000-5,000A 。 . 在蝕刻基材100M形成第一溝後，可額外進行一熱氧 化方法Μ修後因蝕刻而受損之基材100表面。 為填充第一溝，稱使用化學氣相沈積法（CVD)以形成 —6,000-15,000Α厚度之氧化物薄膜，且之後，為限制在 第一溝上形成一氧化膜，需在結果結構全表面上進行反應 離子蝕刻或一化學機械抛光方法，直到第一氮化物薄膜122 表面被曝露。 再者，在蝕刻基材100後進行一適當通道中止離子佈 植以改善元件絕緣特性。 當完成第6Α、6Β及6C圖之步驟，充填絕緣材料之區域 係作為元件絕緣區域，且其它作為一作用區域。 第7Α、7Β及7C圖說明形成一位元線之光學印刷步驟。 首先，在其中形成有元件絕緣薄膜102之結果結構上 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ，1Τ 308725 A7 B7 五、發明説明（9 ) 形成將形成位元線之第二光阻圖案124，並以第二光阻圖 案124作為一蝕刻罩以蝕刻元件絕緣薄膜1〇2以形成一第二 溝 126。 在其中形成有元件絕緣薄膜102之結果結楕上覆上光 阻，然後，藉使用第4圖中作爲形成位元線之光罩圖案52 Μ畫出光阻而形成第二光阻圖案。隨後，蝕刻充镇在第一 溝4之氧化物薄膜直到剩下500-1, 500 Α之氧化物薄膜； Μ形成作為形成位元線用之第二溝126。 在此*如第7Β圖所示，不會剩下元件絕緣薄膜102且 基材之“Τ”部份被曝露，在這些部份將形成位元線觸點 i 裝-- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 自結果結構上移去第二光阻圖案124。 第8Α、8Β及8C圖說明形成位元線128之步驟。 在其中形成並蝕刻過的第二溝之所得結構上沈積一位 元線材料，之後形成充填於第二溝之部份之位元線128， 藉在其中有位元線128形成之所得結構上沈稹一絕緣材料 以形成第一絕緣層130 *並將沈積之絕緣材料平面化。然 後，除去第一氮化物薄膜122 (見第6Α圖）》為了控制臨 限電壓及形成電晶髅的井區，須進行雜質的佈植。 例如，將摻有雜質之多晶矽沈積在其中形成有第二溝 之所得結構上。之後，蝕刻所沈積之多晶矽直到其剩下 1,000-2,000Α，接箸充镇第二溝的部份，如是，形成位 元線128。 在此，所形成位元線觸點Μ周緣地使基板1〇〇之作用

、1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 12 五、發明説明（10 A7 B7 經濟部中央樣準局員工消費合作社印製 區域及位元線128柑接觸，並自行與位元線128自動對準， 藉此，省略供形成位元線觸點之光學印刷製程的必要性。 此外，不具位元線觸點之位元線128的一邊係藉元件 絕緣薄膜102和作用區域相隔離。 再者*第一絕緣薄膜130及元件絕緣薄膜係各自形成 於位元線128之下，藉此，將位元線128和基板100相隔絕 ，如此，可完成一内埋式位元線結構。 當使用金屬或矽化物作為位元線128之材料時，須在 位元線材料之覆膜前，離子佈植雜質，Μ形成作為歐姆觸 點之位元線觸點。然而，若使用多晶矽則如本發明之實施 例所示，無須先進行離子佈植。 由其中有第一絕緣膜130形成之結果結構上去除作用 區域中之第一氮化物膜，並蝕刻該墊氧化膜，在此在去除 墊氧化膜前，須進行離子佈植以控制臨限電壓，並形成作 用區域的半導體基材上的電晶體之井區。 第9Α、9Β及9C圖說明形成閘電極134的步驟。 在第8Α、8Β及8C圖之所得結構上形成一閘絕緣層132 ，然後，在閘絕緣層132上進行閘電棰材料134的覆蓋，並 在閘電極材料134上形成一第二絕緣層136。序列地畫出第 二絕緣薄膜136、閘電極材料134及閘絕緣層132,其後形 成一源極138及汲極138’。 例如，閘絕緣層132係由厚度在30-150Α之氣化物薄 膜所形成*又如，摻有雑質之多晶矽係作為形成閘電極之 材料。 (請先閱讀背面之注意事項再填寫本頁) 訂 L. 本紙張尺度適用中國國家標準（CNS ) A4規格（2!〇X297公釐） _ 1 2 - 13 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（11 ) 所形成之第二絕緣層必須夠厚Μ防止在實際形成貯存 節點序列步驟中貯存電極及閘電極之電流短路，且藉由使 用定義第4圖的閘電極之光罩圖茱5 4而圖茱化》 第10Α、10Β及10C圖說明絕緣層140、貯存電極150、 介電薄膜160及板電極170之形成步驟。 首先，在其中形成有閘電極之所得結構上沈積如矽氧 化物之絕緣材料，隨後，藉部份地蝕刻第三絕緣層140以 形成一貯存觸點，並藉在所得結構上沈積導電材料以形成 一貯存電極150。藉在貯存電極上沈積高介電係數材料Μ 形成一介電薄膜160，並在介電薄膜160上沈積導電材料以 形成平板電極170。 第三絕緣層140之厚度，取決於電晶體之操作性質、 防止電流在其上進行序列步费[之貯存節點與閘電極間的流 動，以及其將自行對準之貯存節點觸點的大小。 利用定義第4圖之貯存節點觸點的光罩圖案56Μ部份 地蝕刻第三絕緣層140。結果，半導體基板100只曝露供貯 存節點觸點形成之區域，且在其它區域上覆上一絕緣薄膜 。因此，閘電極與貯存節點相隔絕，且形成自行對準之貯 存節點觸點。 因上述貯存節點結構具許多變化，是Μ可成製造具如 複堆II的、翼形的、線叠的盒狀的或鬮柱形電極等電容器 結構之不同DRAM單元。 如上所述，在本發明中，利用溝Μ形成元件絕緣區域 、在溝上形成之元件絕緣薄膜上内埋Μ形成一位元線。使 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 ~ 14 - J08725 A7 B7 五、發明説明（l2 所形成之位元線周緣地接觸位元線及由其上除去元件絕緣 薄膜部份中之汲極。 據此*内埋於元件絕緣膜之位元線較之於音知技藝省 去進行元件隔絕製程兩次的需要，並使製程簡化。此外， 由於位元線觸點可與位元線自行對準，故不需要進行供形 成位元線觸點之光學印刷步驟，並確保適當的製造的邊際 本發明不限於上述實施例，且可知，葙由所附申請專 利範圍之定義*熟於此蕤的人士在本發明之範睹及精神內 可產生許多變化。 (請先閱讀背面之注意事項再填寫本頁) 裝.

、1T 經濟部中央梯準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 15 五、發明説明（l3 ) A7 B7 元件檫號對照 經濟部中央標準局員工消費合作社印裝 2 . _ ..第一場氧化膜 102.. .元件絕緣區域 3， 20 > 128——位元線 120.. .墊氧化薄膜 4 . · ..位元線觸點 122.. .第一氧化物薄膜 5 . _ ..閘電極 124.. .第二光阻圖茱 6 . · ..貯存電極 126.. •第二溝 10.. ..半導體基板 132.. .電晶體之閘 12.. ..第二場氧化膜 136.. .第一絕緣區域 14.. ..氮化矽圖案 138. .源極 16.. ..光阻 138’ · ...電晶體之汲極 17. _ ..薄多晶矽層 140.. .第二絕緣區域 18. _ ..源極/汲極 150.. .電容器貯存電極 22.. ..第三場氧化膜 160.. .電容器絕緣薄膜 50， 52，54，56____光罩圖案 170.. .電容器板電極 100. ..半導體基材 (請先閱讀背面之注意事項再填寫本頁) 裝·

-1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 16

Claims (1)

1. 308725 填請#負明示 年月1 漆i本有無變条#^^^$^.,—J 經濟部中央標準局員工消費合作社印製 A8 68 C8 D8 六、申請專利範圍 1·-種内埋式位元線DRAM單元，其包含： 於半導體基材中形成六面體之具突出分接頭的作 用區域； 在該半導體基材下，除該活動區域外之其它區域 中形成之元件絕緣薄膜；及 一周樣地與該分接頭接觭且内埋於該裝置絕緣薄 膜之位元線。 2 .如申請專利範围第1項之内埋式位元線DRAM單元，其 中，在該分接頭上形成一電晶體之汲極。 3 .如申請專利範圍第1項之内埋式位元線DRAM單元*其 中，在該作用區域之縱向的方向沈積該位元線。 4 .—製造内埋式位元線DRAM單元的方法，包含步驟如： U)藉蝕刻半導賭基材之非作用區域，Μ形成一 具突出分接頭之六角形的作用區域； (b) 藉Μ絕緣材料充填該蝕刻部份以形成元件絕 緣薄膜； (c) 藉部份地蝕刻該元件絕緣薄膜Μ在曝露之分 接頭的周緣表面中形成一内溝； (d〉藉將導電材料充缜入該溝内，以形成一周緣 地和該分接頭接觸且内埋於該元件絕緣薄膜之位元線 ;及 (e)在該位元線上沈積一絕緣材料。 5 ·如申請專利範圍第4項之製造内埋式位元線DRAM單元 的方法《其中，該内溝係形成於該作用區域之縱向上 Ο 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） --------{.裝-- (請先閱讀背面之注意事項再填寫本I) 訂 申請專利範圍 A8B8 C8D8 6·如申請專利範圍第4項之製造内埋式位元線DRAM單元 的方法，其更包含在步驟（a)後之氧化該半導體基材 的步驟。 7 ·如申請專利範圍第4項之製造內埋式位元線DRAM單元 的方法，其中，在該步驟（b)中，一絕緣材料係鍍膜 於其中形成有該活動區域的所得結構中，且經由一化 學機械拋光方法，藉蝕刻該絕緣材料而曝露該活動區 域之表面。 8.如申請專利範圍第4項之製造一内埋式位元線DRAM單 元的方法*其中在步驟（d)中，在具該溝之所得結構 的表面沈積一導電材料，且該導電材料係被蝕刻透入 該作用區域中。 9 ·如申請專利範圍第4項之製造一内埋式位元線DRAM單 元的方法，其中形成該位元線之材料係擇自多晶矽、 金羼、矽化物及多晶矽化物所組成之組群。 10.如申請專利範圍第4項之製造一内埋式位元線DRAM單 元的方法，其中，在該步驟（d)前進行雜質離子佈植 (請先聞讀背面之注意事項再填寫本頁) .裝. <ar -J 级 經濟部中央標準局員工消費合作社印裂 11.如申請專利範圍第4項之製造一内埋式位元線DRAM單 元的方法，其中在該步驟（e>中，在其中形成有位元 線之所得結構的全部表面鍍膜一絕緣材料，且蝕刻穿 透該絕緣材料Μ曝露該作用區域。 $紙張1!5^國國家標準(CNS ) A4規格（210X297公釐） 18