KR960039374A - 매몰 비트라인 디램 셀 및 그 제조방법 - Google Patents

매몰 비트라인 디램 셀 및 그 제조방법 Download PDF

Info

Publication number
KR960039374A
KR960039374A KR1019950009794A KR19950009794A KR960039374A KR 960039374 A KR960039374 A KR 960039374A KR 1019950009794 A KR1019950009794 A KR 1019950009794A KR 19950009794 A KR19950009794 A KR 19950009794A KR 960039374 A KR960039374 A KR 960039374A
Authority
KR
South Korea
Prior art keywords
bit line
active region
dram cell
isolation layer
manufacturing
Prior art date
Application number
KR1019950009794A
Other languages
English (en)
Other versions
KR0144899B1 (ko
Inventor
이강윤
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950009794A priority Critical patent/KR0144899B1/ko
Priority to TW085104774A priority patent/TW308725B/zh
Priority to US08/637,223 priority patent/US5702969A/en
Priority to JP10542596A priority patent/JP4074674B2/ja
Publication of KR960039374A publication Critical patent/KR960039374A/ko
Priority to US08/987,281 priority patent/US5900659A/en
Application granted granted Critical
Publication of KR0144899B1 publication Critical patent/KR0144899B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

매몰 비트라인 DRAM 셀 및 그 제조방법에 대해 개시되어 있다.
반도체기판에 형성된 돌출부를 갖는 활성영역, 상기 활성영역이외의 영역에 형성된 소자분리막 및 상기 돌출부의 측면과 부분적으로 접하고, 상기 소자분리막에 매몰된 비트라인을 포함하는 것을 특징으로 한다.
따라서, 이중의 소자분리막 형성 및 비트라인 콘택을 형성하기 위한 사진공정을 생략할 수 있어 공정을 단순화할 수 있으며, 공정마진을 확보할 수 있다.

Description

매몰 비트라인 디램 셀 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 매몰 비트라인 디램 셀의 레이아웃도이다.
제5A도 내지 제5C도는 발명에 의한 매몰 비트라인 디램 셀의 수직 단면도로서, 상기 제4도의 X-X', Y-Y', Z-Z'선을 각각 잘라본 단면도들이다.

Claims (12)

  1. 반도체기판에 형성된 돌출부를 갖는 활성영역; 상기 활성영역 이외의 영역에 형성된 소자분리막; 및 상기 탭의 측면과 부분적으로 접하고, 상기 소자분리막에 매몰된 비트라인을 포함하는 것을 특징으로 하는 매몰 비트라인 DRAM 셀.
  2. 제1항에 있어서, 상기 돌출부에는 트랜지스터의 드레인이 형성되어 있는 것을 특징으로 하는 매몰 비트라인 DRAM 셀.
  3. 제1항에 있어서, 상기 비트라인은 상기 활성영역의 길이 방향과 평행하도록 배치되어 있는 것을 특징으로 하는 매몰 비트라인 DRAM 셀.
  4. 반도체기판을 부분적으로 식각하여 돌출부를 갖는 활성영역을 형성하는 제1공정; 식각된 부분을 절연물질로 매립하여 소자분리막을 형성하는 제2공정; 상기 소자분리막을 부분적으로 식각하여, 상기 돌출부의 측면을 노출시키는 트렌치를 형성하는 제3공정; 상기 트렌치에 도전물질을 매립하여 비트라인을 형성하는 제4공정; 및 상기 비트라인 상에 절연물질을 증착하는 제5공정을 포함하는 것을 특징으로 하는 매몰 비트라인 DRAM 셀 제조방법.
  5. 제4항에 있어서, 상기 트렌치는 상기 활성영역의 길이방향과 평행하도록 형성되는 것을 특징으로 하는 매몰 비트라인 DRAM 셀 제조방법.
  6. 제4항에 있어서, 상기 제1공정 후, 상기 반도체기판을 산화시키는 공정을 더 포함하는 것을 특징으로 하는 매몰 비트라인 DRAM 셀 제조방법.
  7. 제4항에 있어서, 상기 제2공정은, 활성영역이 형성되어 있는 결과물 전면에 절연물질을 도포하는 공정, CMP로 상기 절연물질을 에치백하여 상기 활성영역의 표면을 노출시키는 공정으로 진행되는 것을 특징으로 하는 매몰 비트라인 DRAM 셀 제조방법.
  8. 제4항에 있어서, 상기 제4공정은 트렌치가 형성되어 있는 결과물 전면에 도전물질을 증착하는 공정, 상기 활성영역의 표면 아래까지 상기 도전물질을 에치백하는 공정으로 진행되는 것을 특징으로 하는 매몰 비트라인 DRAM 셀 제조방법.
  9. 제4항에 있어서, 상기 비트라인은 다결정실리콘으로 형성하는 것을 특징으로 하는 매몰 비트라인 DRAM 셀 제조방법.
  10. 제4항에 있어서, 상기 비트라인은 금속 또는 실리사이드로 형성하는 것을 특징으로 하는 매몰 비트라인 DRAM 셀 제조방법.
  11. 제10항에 있어서, 상기 제4공정 전, 결과물 전면에 불순물 이온주입을 실시하는 것을 특징으로 하는 매몰 비트라인 DRAM 셀 제조방법.
  12. 제4항에 있어서, 상기 제5공정은 비트라인이 형성되어 있는 결과물 전면에 절연물질을 도포하는 공정, 상기 활성영역이 노출되도록 상기 절연물질을 에치백하는 공정으로 진행되는 것을 특징으로 하는 매몰 비트라인 DRAM 셀 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950009794A 1995-04-25 1995-04-25 매몰 비트라인 디램 셀 및 그 제조방법 KR0144899B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950009794A KR0144899B1 (ko) 1995-04-25 1995-04-25 매몰 비트라인 디램 셀 및 그 제조방법
TW085104774A TW308725B (ko) 1995-04-25 1996-04-22
US08/637,223 US5702969A (en) 1995-04-25 1996-04-24 Buried bit line DRAM cells and fabricating methods therefor
JP10542596A JP4074674B2 (ja) 1995-04-25 1996-04-25 Ｄｒａｍの製造方法
US08/987,281 US5900659A (en) 1995-04-25 1997-12-09 Buried bit line DRAM cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009794A KR0144899B1 (ko) 1995-04-25 1995-04-25 매몰 비트라인 디램 셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960039374A true KR960039374A (ko) 1996-11-25
KR0144899B1 KR0144899B1 (ko) 1998-07-01

Family

ID=19412907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009794A KR0144899B1 (ko) 1995-04-25 1995-04-25 매몰 비트라인 디램 셀 및 그 제조방법

Country Status (4)

Country Link
US (2) US5702969A (ko)
JP (1) JP4074674B2 (ko)
KR (1) KR0144899B1 (ko)
TW (1) TW308725B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000066970A (ko) * 1999-04-22 2000-11-15 김영환 디램 메모리 셀 제조 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792686A (en) * 1995-08-04 1998-08-11 Mosel Vitelic, Inc. Method of forming a bit-line and a capacitor structure in an integrated circuit
JP2935346B2 (ja) * 1996-07-30 1999-08-16 日本電気株式会社 半導体装置およびその製造方法
US6004835A (en) * 1997-04-25 1999-12-21 Micron Technology, Inc. Method of forming integrated circuitry, conductive lines, a conductive grid, a conductive network, an electrical interconnection to anode location and an electrical interconnection with a transistor source/drain region
US6140674A (en) * 1998-07-27 2000-10-31 Advanced Micro Devices, Inc. Buried trench capacitor
US6261908B1 (en) * 1998-07-27 2001-07-17 Advanced Micro Devices, Inc. Buried local interconnect
KR100301810B1 (ko) * 1998-12-29 2001-09-22 김영환 반도체 메모리 소자의 제조방법
US6218236B1 (en) 1999-01-28 2001-04-17 International Business Machines Corporation Method of forming a buried bitline in a vertical DRAM device
TW409407B (en) * 1999-03-09 2000-10-21 United Microelectronics Corp DRAM structure and its manufacture method
US6127228A (en) * 1999-11-06 2000-10-03 United Silicon Incorporated Method of forming buried bit line
KR100546302B1 (ko) * 1999-12-14 2006-01-26 삼성전자주식회사 중첩 마진이 개선된 반도체 장치 및 그 제조 방법
KR100416837B1 (ko) * 2001-06-27 2004-02-05 주식회사 하이닉스반도체 반도체소자의 비트라인 형성방법
US6894915B2 (en) * 2002-11-15 2005-05-17 Micron Technology, Inc. Method to prevent bit line capacitive coupling
US6734482B1 (en) 2002-11-15 2004-05-11 Micron Technology, Inc. Trench buried bit line memory devices
KR100955923B1 (ko) * 2003-05-09 2010-05-03 주식회사 하이닉스반도체 매몰형 비트라인 구조를 갖는 반도체소자의 제조방법
KR100843244B1 (ko) 2007-04-19 2008-07-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100526891B1 (ko) * 2004-02-25 2005-11-09 삼성전자주식회사 반도체 소자에서의 버티컬 트랜지스터 구조 및 그에 따른형성방법
KR100641944B1 (ko) * 2005-07-21 2006-11-02 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
KR100849186B1 (ko) * 2006-04-28 2008-07-30 주식회사 하이닉스반도체 엘에스오아이 공정을 이용한 반도체소자의 제조 방법
KR101061321B1 (ko) * 2009-03-02 2011-08-31 주식회사 하이닉스반도체 융기된 랜딩 플러그 콘택을 갖는 새들 핀 트랜지스터 및 그형성 방법
US8487369B2 (en) 2009-10-30 2013-07-16 Hynix Semiconductor Inc. Semiconductor device with buried gates and buried bit lines and method for fabricating the same
KR101164953B1 (ko) * 2009-12-22 2012-07-12 에스케이하이닉스 주식회사 반도체 장치 제조 방법
KR101699442B1 (ko) * 2010-10-13 2017-01-25 삼성전자 주식회사 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
EP2494871A1 (en) 2011-03-04 2012-09-05 Klub Manufacturing Corp. Infusion barrel for beverage making device
US11145727B2 (en) * 2019-10-29 2021-10-12 Nanya Technology Corporation Semiconductor structure and method of forming the same
CN115249660B (zh) * 2021-04-28 2024-05-14 长鑫存储技术有限公司 半导体结构的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420060A (en) * 1988-11-14 1995-05-30 Texas Instruments Incorporated Method of making contract-free floating-gate memory array with silicided buried bitlines and with single-step defined floating gates
US5264716A (en) * 1992-01-09 1993-11-23 International Business Machines Corporation Diffused buried plate trench dram cell array
JP3439493B2 (ja) * 1992-12-01 2003-08-25 沖電気工業株式会社 半導体記憶装置の製造方法
US5438009A (en) * 1993-04-02 1995-08-01 United Microelectronics Corporation Method of fabrication of MOSFET device with buried bit line
US5418176A (en) * 1994-02-17 1995-05-23 United Microelectronics Corporation Process for producing memory devices having narrow buried N+ lines
KR960016773B1 (en) * 1994-03-28 1996-12-20 Samsung Electronics Co Ltd Buried bit line and cylindrical gate cell and forming method thereof
US5536670A (en) * 1994-08-09 1996-07-16 United Microelectronics Corporation Process for making a buried bit line memory cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000066970A (ko) * 1999-04-22 2000-11-15 김영환 디램 메모리 셀 제조 방법

Also Published As

Publication number Publication date
TW308725B (ko) 1997-06-21
JP4074674B2 (ja) 2008-04-09
US5702969A (en) 1997-12-30
US5900659A (en) 1999-05-04
JPH08306885A (ja) 1996-11-22
KR0144899B1 (ko) 1998-07-01

Similar Documents

Publication Publication Date Title
KR960039374A (ko) 매몰 비트라인 디램 셀 및 그 제조방법
US4364074A (en) V-MOS Device with self-aligned multiple electrodes
KR930006930A (ko) 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법
KR950021651A (ko) 다이나믹 랜덤 액세스 메모리 셀 제조방법
KR960043238A (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
KR960043273A (ko) 버티칼(vertical) 트랜지스터 및 그 제조방법
KR860002145A (ko) 반도체 기억장치
KR960043221A (ko) 랜딩 패드를 갖는 반도체 메모리 장치의 제조방법
KR930020676A (ko) 반도체 메모리장치 및 그 제조방법
KR960019711A (ko) 매몰 비트라인 디램(dram) 셀 및 제조방법
KR960019727A (ko) 반도체 메모리장치 및 그 제조방법
KR960019728A (ko) 반도체 메모리장치 및 그 제조방법
JPH01149454A (ja) 半導体記憶装置及びその製造方法
KR100551786B1 (ko) 반도체 메모리의 반도체 메모리 셀 어레이의 메모리 셀제조 방법
KR960006032A (ko) 트랜지스터 및 그 제조방법
KR960026245A (ko) 폴리사이드 콘택 및 그 형성방법
KR960019730A (ko) 수직구조 트랜지스터를 이용한 반도체장치 및 제조방법
TW341728B (en) Process for producing a DRAM with a planar surface and less lithography mask
KR950004547A (ko) 반도체 소자의 제조방법
KR960043203A (ko) 반도체장치의 제조방법
KR940002938A (ko) 반도체 소자의 콘택 제조방법
KR930015007A (ko) 디램 셀 제조방법
KR980006268A (ko) 강유전체 트랜지스터 스토리지 셀로 형성된 반도체 메모리장치 및 그 제조방법
KR930015005A (ko) 디램셀의 제조방법
TW349257B (en) Method for manufacturing a capacitor with chemical mechanical polishing

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee