CN101459218B - 环形半导体器件及其制作方法 - Google Patents
环形半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN101459218B CN101459218B CN2007100944802A CN200710094480A CN101459218B CN 101459218 B CN101459218 B CN 101459218B CN 2007100944802 A CN2007100944802 A CN 2007100944802A CN 200710094480 A CN200710094480 A CN 200710094480A CN 101459218 B CN101459218 B CN 101459218B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor device
- dielectric layer
- manufacture method
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
一种环形半导体器件的制作方法，包括如下步骤：确定待形成的环形半导体器件的内径与外径的尺寸；在半导体衬底上形成半导体器件层；去除内径尺寸以内的半导体器件层，形成第一开口；采用第一介质层填充第一开口，且研磨平至高出半导体器件层部分；去除外径尺寸以外的半导体器件层，保留内外径之间的半导体器件层；沉积第二介质层，且研磨第二介质层至与半导体器件层相齐平，形成环形半导体器件。通过先蚀刻环形半导体器件的内径，填充以第一介质层，然后去除环形半导体器件外径以外的部分并沉积第二介质层填充，形成环形半导体器件，实现减小驱动过电流，降低功耗的目的。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种环形半导体器件及其制作方法。
背景技术
近年来，随着半导体技术的发展，要求半导体器件向轻、薄、短小化发展，同时也意味着半导体器件向高速、高集成度、低功率消耗方面发展。因此要对半导体器件的结构进行改进以适应现代技术的发展。
下面以磁随机存储器(MRAM)为例加以说明，现有的磁随机存储器的强磁性隧道结(以下称MTJ)单元的结构如图1所示，包括依次位于半导体衬底(未示出)上的下电极层11、下磁性层10、隧道阻挡层15以及上磁性层16。所述下磁性层10包括缓冲层12、钉扎层13和固定层14。下电极层11上还形成有介质层18a以对半导体器件进行隔离。
在申请号为200410095989的中国专利申请中还可以发现更多与上述技术方案相关的信息。
但是采用上述“实心”的强磁性隧道结(MTJ)具有驱动电流大的缺点，无法满足现代器件功耗低、驱动电流小的要求。
发明内容
本发明解决的问题是提供环形半导体器件及其制作方法，可以制作小于现有光刻精度的尺寸的环形半导体器件，实现减小驱动过电流，降低功耗的目的。
为解决上述问题，本发明提供一种环形半导体器件的制作方法，包括如下步骤：确定待形成的环形半导体器件的内径与外径的尺寸；在半导体衬底上形成半导体器件层；蚀刻内径尺寸以内的半导体器件层，形成第一开口；采用第一介质层填充第一开口且研磨平；蚀刻外径尺寸以外的半导体器件层，保留内外径之间的半导体器件层；沉积第二介质层，且研磨第二介质层至与半导体器件层相齐平，形成环形半导体器件。
可选地，所述环形半导体器件为磁随机存储器的强磁性隧道结单元。
可选地，所述在半导体衬底上形成半导体器件层步骤具体包括：依次在半导体衬底上形成下电极层、下磁性层、隧道阻挡层以及上磁性层。
可选地，所述蚀刻内径尺寸以内的半导体器件层，形成第一开口步骤具体包括：在上磁性层上形成硬掩膜层；在硬掩膜层上形成第一光刻胶层、定义出环形磁随机存储器的内径形状；以第一光刻胶层为掩膜，依次蚀刻硬掩膜层、上磁性层、隧道阻挡层以及下磁性层，暴露出下电极层，形成第一开口；去除第一光刻胶层。
可选地，所述采用第一介质层填充第一开口且研磨平步骤具体包括：沉积第一介质层，并研磨至与硬掩膜层齐平；
去除硬掩膜层，第一开口内的第一介质层突出外围的上磁性层。
可选地，所述蚀刻外径尺寸以外的半导体器件层，保留内外径之间的半导体器件层步骤具体包括：沉积第三介质层，所述第三介质层覆盖第一介质层和上磁性层；采用回蚀工艺蚀刻第三介质层，在上磁性层上、第一介质层两侧形成扇形侧墙，所述侧墙的外围尺寸与环形半导体器件层的外径尺寸相同；以侧墙为掩膜，去除环形半导体器件外径范围以外的上磁性层、隧道阻挡层以及下磁性层。
可选地，所述蚀刻外径尺寸以外的半导体器件层，保留内外径之间的半导体器件层步骤具体包括：在第一介质层和其外围的上磁性层上形成第二光刻胶层；在第二光刻胶层上定义出半导体器件层的外径范围内形状；以第二光刻胶层为掩膜，去除环形半导体器件外径范围以外的上磁性层、隧道阻挡层以及下磁性层。
可选地，还包括在第二介质层上形成上电极层。
可选地，所述硬掩膜层为氧化硅。
可选地，还包括在第二介质层上形成上电极层的步骤。
可选地，所述第一介质层为氮化硅。
可选地，所述第二介质层为氧化硅。
可选地，所述第三介质层为氮化硅。
可选地，所述下电极层为氮化钛或者由金属Ru和TiN构成，所述下电极厚度范围为400至1000
。
所述下磁性层包括缓冲层、钉扎层和固定层。
所述缓冲层为金属Ru或其合金，所述钉扎层为金属Ru或其合金，所述钉扎层为金属Ir、金属Mn或其合金材料，所述固定层为Co、Fe、Ru或其合金材料。
所述隧道阻挡层为Al2O3或MgO材料。
所述上磁性层为金属Co、金属Fe或其合金、或者金属Ni、金属Fe或其合金。
所述上电极层为TiN或者金属Ru和TiN构成，厚度范围为400至1000
。
相应地，本发明还提供一种环形半导体器件，包括：半导体衬底；位于半导体衬底上的半导体器件层；所述半导体器件层为环形结构，环内填充有第一介质层，环外形成有第二介质层。
可选地，所述环形半导体器件为磁随机存储器的强磁性隧道结单元。
可选地，所述半导体器件层包括依次位于半导体衬底上的下电极层、下磁性层、隧道阻挡层以及上磁性层。
可选地，所述磁随机存储器还包括位于上磁性层上的上电极层。
可选地，所述第一介质层为氮化硅。
可选地，所述第二介质层为氧化硅。
可选地，所述下电极层为氮化钛或者由金属Ru和TiN构成，所述下电极厚度范围为400至1000
。
所述下磁性层包括缓冲层、钉扎层和固定层。
所述缓冲层为金属Ru或其合金，所述钉扎层为金属Ru或其合金，所述钉扎层为金属Ir、金属Mn或其合金材料，所述固定层为Co、Fe、Ru或其合金材料。
所述隧道阻挡层为Al2O3或MgO材料。
所述上磁性层为金属Co、金属Fe或其合金、或者金属Ni、金属Fe或其合金。
所述上电极层为TiN或者金属Ru和TiN构成，厚度范围为400至1000
。
与现有技术相比，本技术方案具有以下优点：通过先蚀刻环形半导体器件内径以内的半导体器件层，填充以第一介质层，然后去除环形半导体器件外径以外的半导体器件层并沉积第二介质层，形成环形半导体器件，可以制作小于现有光刻精度的尺寸的环形半导体器件，实现减小驱动电流，降低功耗的目的。
附图说明
图1是现有技术的磁随机存储器的MTJ单元的结构示意图；
图2是本发明的形成环形半导体器件的流程示意图；
图3是本发明的一个实施例的MTJ单元的俯视示意图；
图4至图14是本发明的一个实施例的形成MTJ单元的结构示意图。
具体实施方式
本发明提供环形半导体器件及其制作方法，通过先蚀刻环形半导体器件内径以内的半导体器件层，在内径以内填充第一介质层，然后去除环形半导体器件外径以外的部分并沉积第二介质层，形成环形半导体器件，实现减小驱动电流，降低功耗的目的。
参照图2，给出本发明的形成环形半导体器件的一个具体实施方式的流程示意图。包括如下步骤：执行步骤A，确定待形成的环形半导体器件的内径与外径的尺寸；执行步骤B，在半导体衬底上形成半导体器件层；执行步骤C，蚀刻内径尺寸以内的半导体器件层，形成第一开口；执行步骤D，采用第一介质层填充第一开口且研磨平；执行步骤E，蚀刻外径尺寸以外的半导体器件层，保留内外径之间的半导体器件层；执行步骤F，沉积第二介质层，且研磨第二介质层至与半导体器件层相齐平，形成环形半导体器件。
以下通过依据附图详细地描述形成环形磁随机存储器的强磁性隧道结(MTJ)的具体实施例，上述的目的和本发明的优点将更加清楚：
首先参照图3，是本发明的一个实施例的磁随机存储器的强磁性隧道结(MTJ)单元的俯视示意图。可以看出本发明的强磁性隧道结单元的结构为环形，环中间部分20为强磁性隧道结的上磁性层、隧道阻挡层以及下磁性层，环内部分21为填充的第一介质层，环以外部分22为第二介质层，所述第二介质层用于强磁性隧道结单元之间的隔离。
本实施例中的环形磁随机存储器的强磁性隧道结单元的环形结构为圆环形，其还可以为四方环形或者多边环形，在此部不应过多限制本发明的保护范围。
由于内环直径范围为60至200nm，外环直径范围为100至300nm，中间环形磁随机存储器的强磁性隧道结的尺寸范围为40至100nm，如此小的尺寸，采用现有的标准CMOS工艺方法，主要是光刻方法，无法直接实现。为此本发明还提供了这样一种实现小尺寸环形半导体器件的制作方法。
下面参照图4至14说明如何形成本发明的环形磁随机存储器的强磁性隧道结单元。
首先参照图4，在半导体衬底(未示出)上依次形成下电极层101、下磁性层100、隧道阻挡层105以及上磁性层106。还包括在上磁性层106上形成硬掩膜层107。所述硬掩膜层107与后续形成的第一介质层之间的蚀刻速率要不同，从而达到蚀刻至硬掩膜层107时候，可以自动停止。本实施例中，所述硬掩膜层107为氧化硅。
所述下电极层为氮化钛或者由金属Ru和TiN构成，所述下电极厚度范围为400至1000
。
所述下磁性层100包括缓冲层102、钉扎层103和固定层104。所述缓冲层102为金属Ru或其合金，所述钉扎层103为金属Ir、金属Mn或其合金材料，所述固定层104为Co、Fe、Ru或其合金材料。
所述隧道阻挡层105为Al2O3或MgO材料。
所述上磁性层106为金属Co、金属Fe或其合金、或者金属Ni、金属Fe或其合金。
在硬掩膜层107上形成第一光刻胶层109。定义出环形磁随机存储器的强磁性隧道结的内径形状。
形成所述下电极层101、下磁性层100、隧道阻挡层105以及上磁性层106、硬掩膜层107为采用物理气相沉积设备溅射形成。
参照图5，以第一光刻胶层109为掩膜，依次蚀刻硬掩膜层107、上磁性层106、隧道阻挡层105以及下磁性层100。经上述蚀刻之后，原硬掩膜层107、上磁性层106、隧道阻挡层105以及缓冲层102、钉扎层103和固定层104构成的下磁性层100相应变为硬掩膜层107a、上磁性层106a、隧道阻挡层105a以及缓冲层102a、钉扎层103a和固定层104a构成的下磁性层100a，同时形成第一开口113。
然后，去除第一光刻胶层109，暴露出硬掩膜层107a。
参照图6，在半导体衬底上沉积第一介质层108，所述第一介质层108与硬掩膜层107a的蚀刻速率不同，本实施例中所述第一介质层108为氮化硅。沉积的第一介质层108填充在第一开口113内和硬掩膜层107a上。若第一介质层108为氮化硅，则沉积第一介质层108的工艺可以采用化学气相沉积装置，或者物理气相沉积装置实现。
参照图7，研磨第一介质层108至与硬掩膜层107a齐平，经研磨后的第一介质层108相应变为108a。所述研磨第一介质层108技术为本技术领域人员公知技术，作为本实施例的一个实施方式，采用化学机械抛光机(CMP)设备研磨第一介质层108。由于第一介质层108与硬掩膜层107a具有不同的研磨速率，当研磨至硬掩膜层107a位置处，研磨速率相当的慢，即自动停止研磨。
参照图8，去除硬掩膜层107a，暴露出上磁性层106a，且第一开口113内的第一介质层突出外围的上磁性层106a。去除所述硬掩膜层107a的方法为本技术领域人员公知技术。当硬掩膜层107a为氧化硅时，可以采用干法或者湿法刻蚀。
参照图9，在半导体衬底上沉积第三介质层109，所述第三介质层109覆盖于第一介质层108a和上磁性层109上。所述第三介质层109可以为氧化硅、氮化硅、氮氧化硅中任一种或其组合，本实施例中所述第三介质层109为氮化硅。
参照图10，采用侧墙蚀刻工艺蚀刻第三介质层109，所述侧墙蚀刻工艺为采用HBr、CF2H2等离子气体进行蚀刻，由于在内环高出的台阶两侧，沉积的第三介质层厚度大于平坦处的第三介质层的厚度，当进行等离子刻蚀时，两侧平坦处的第三介质层刻蚀掉时，台阶两侧的第三介质层仍会剩余相当的厚度，故在台阶两侧形成侧墙，通过选择合适的被刻蚀膜层的厚度和台阶高度及刻蚀工艺，就可以精准的刻蚀出与环形强磁性隧道结单元的外径尺寸相同的侧墙，所述形成侧墙的工艺为本领域技术人员公知技术。经过侧墙蚀刻工艺之后，在第一介质层两侧形成扇形侧墙，相应的第三介质层109变为第三介质层109a。
参照图11，以第三介质层109a形成的扇形侧墙为掩膜，去除环形强磁性隧道结单元外径范围以外的上磁性层106a、隧道阻挡层105a以及下磁性层100及下电极层，形成环形强磁性隧道结单元。
上述去除环形强磁性隧道结单元外径范围以外的上磁性层106a、隧道阻挡层105a以及下磁性层100通过形成的侧墙保护来去除。还可以采用另外方法，比如在去除硬掩膜层107a之后，通过在第一介质层108a和其外围的上磁性层106a上形成第二光刻胶层；在第二光刻胶层上定义出半导体器件层的外径范围内形状；然后以第二光刻胶层为掩膜，蚀刻环形半导体器件外径范围以外的上磁性层、隧道阻挡层以及下磁性层形成环形强磁性隧道结单元。在此不应过多限制本发明的保护范围。
参照图12，在半导体衬底上沉积第二介质层110，所述第二介质层位于下电极层101上和第三介质层109a上。所述第二介质层110可以为氧化硅、氮化硅、氮氧化硅中任一种或其组合，本实施例中，所述第二介质层110为氧化硅。当第二介质层110为氧化硅时，可以采用物理气相沉积装置或者化学气相沉积装置沉积第二介质层110。
接着，参照图13，研磨第二介质层110至与上磁性层106a相齐平。若第二介质层为氧化硅，所述研磨第二介质层110的工艺为采用化学机械抛光设备研磨第二介质层。经研磨后，第一介质层108a相应变为108b，第二介质层110相应变化为第二介质层110a。
最后，参照图14，还包括在第二介质层110a和上磁性层106a上形成上电极层111。所述上电极层111为TiN或者金属Ru和TiN构成。形成所述上电极层111采用物理气相沉积(PVD)设备溅射形成。形成的上电极层111的厚度范围为400至1000
。
基于上述工艺后，形成本发明的环形磁随机存储器的强磁性隧道结单元，参照图14，所述强磁性隧道结单元包括：半导体衬底(未示出)；由下磁性层100、隧道阻挡层105a、上磁性层106a构成的半导体器件层；所述半导体器件层为环形结构，环内填充有第一介质层108b，环外形成有第二介质层110a。
所述环形磁随机存储器的强磁性隧道结单元还包括位于半导体衬底上的下电极层101、以及位于上磁性层106a上的上电极层111。
所述下电极层为氮化钛或者由金属Ru和TiN构成，所述下电极厚度范围为400至1000
。
所述下磁性层100包括缓冲层102、钉扎层103和固定层104。所述缓冲层102为金属Ru或其合金，所述钉扎层103为金属Ir、金属Mn或其合金材料，所述固定层104为Co、Fe、Ru或其合金材料。
所述隧道阻挡层105a为Al2O3或MgO材料。
所述上磁性层106a为金属Co、金属Fe或其合金、或者金属Ni、金属Fe或其合金。
上述实施例中的半导体器件为磁随机存储器的强磁性隧道结单元，同时所述半导体器件还可以为MOS晶体管等其他半导体器件，甚至在需要形成环形结构中都可采用本技术方案形成，比如在相变存储器中采用的环形接触等。
本发明中通过将直接蚀刻环形半导体器件工艺转化为先去除环内半导体器件层，形成第一开口，然后在环内第一开口内填充第一介质层，然后以环形半导体器件的外径范围内的半导体器件层以及第一开口内的第一介质层为掩膜，蚀刻去除环形半导体器件的外径范围以外的半导体器件层，最后再沉积第二介质层，并研磨至与半导体器件层的顶层相齐平。即使当环形半导体器件的环尺寸较小，比如为20至60nm范围内，甚至更小，也可以形成，这样避免了由于现有光刻技术的光刻精度的限制。
采用本发明技术形成的环形半导体器件，由于减小了实际驱动面积，可以实现降低驱动电流，降低功耗的目的。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种环形半导体器件的制作方法，其特征在于，包括如下步骤：
确定待形成的环形半导体器件的内径与外径的尺寸；
在半导体衬底上形成半导体器件层；
蚀刻内径尺寸以内的半导体器件层，形成第一开口；
采用第一介质层填充第一开口且研磨平；
蚀刻外径尺寸以外的半导体器件层，保留内外径之间的半导体器件层；
沉积第二介质层，且研磨第二介质层至与半导体器件层相齐平，形成环形半导体器件；其中，
所述蚀刻内径尺寸以内的半导体器件层，形成第一开口步骤具体包括：
在半导体器件层上形成硬掩膜层；
在硬掩膜层上形成第一光刻胶层、定义出环形磁随机存储器的内径形状；
以第一光刻胶层为掩膜，依次蚀刻硬掩膜层、半导体器件层，形成第一开口；
去除第一光刻胶层；
所述采用第一介质层填充第一开口且研磨平具体包括：
沉积第一介质层，并研磨至与硬掩膜层齐平；
去除硬掩膜层；
所述蚀刻外径尺寸以外的半导体器件层，保留内外径之间的半导体器件层步骤具体包括：
沉积第三介质层，所述第三介质层覆盖第一介质层和半导体器件层；
采用回蚀工艺蚀刻第三介质层，在半导体器件层上、第一介质层两侧形成扇形侧墙，所述侧墙的外围尺寸与环形半导体器件层的外径尺寸相同；
以侧墙为掩膜，去除环形半导体器件外径范围以外的半导体器件层。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述环形半导体器件为磁随机存储器的强磁性隧道结单元。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述在半导体衬底上形成半导体器件层步骤具体包括：
依次在半导体衬底上形成下电极层、下磁性层、隧道阻挡层以及上磁性层。
4.根据权利要求2所述的半导体器件的制作方法，其特征在于，还包括在第二介质层上形成上电极层。
5.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述硬掩膜层为氧化硅。
6.根据权利要求2所述的半导体器件的制作方法，其特征在于，还包括在第二介质层上形成上电极层的步骤。
7.根据权利要求1至3任一项所述的半导体器件的制作方法，其特征在于，所述第一介质层为氮化硅。
8.根据权利要求1至3任一项所述的半导体器件的制作方法，其特征在于，所述第二介质层为氧化硅。
9.根据权利要求1至3任一项所述的半导体器件的制作方法，其特征在于，所述第三介质层为氮化硅。
10.根据权利要求3所述的半导体器件的制作方法，其特征在于，所述下电极层为氮化钛或者由金属Ru和TiN构成，所述下电极厚度范围为400至
11.根据权利要求3所述的半导体器件的制作方法，其特征在于，所述下磁性层包括缓冲层、钉扎层和固定层。
12.根据权利要求11所述的半导体器件的制作方法，其特征在于，所述缓冲层为金属Ru或其合金，所述钉扎层为金属Ir、金属Mn，所述固定层为由金属Co、Fe、Ru中任一构成或其组合材料。
13.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述隧道阻挡层为Al2O3或MgO材料。
14.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述上磁性层为金属Co、金属Fe或其合金、或者金属Ni。
15.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述上电极层为TiN或者金属Ru和TiN构成，厚度范围为400至
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100944802A CN101459218B (zh) | 2007-12-13 | 2007-12-13 | 环形半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100944802A CN101459218B (zh) | 2007-12-13 | 2007-12-13 | 环形半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101459218A CN101459218A (zh) | 2009-06-17 |
| CN101459218B true CN101459218B (zh) | 2011-01-12 |
Family
ID=40769938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100944802A Active CN101459218B (zh) | 2007-12-13 | 2007-12-13 | 环形半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101459218B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8149614B2 (en) * | 2010-03-31 | 2012-04-03 | Nanya Technology Corp. | Magnetoresistive random access memory element and fabrication method thereof |
| CN102479920B (zh) * | 2010-11-30 | 2014-01-08 | 中芯国际集成电路制造(上海)有限公司 | 纳米环型磁隧道结的制造方法、磁阻内存的制造方法 |
| CN102867913B (zh) * | 2012-09-17 | 2014-12-10 | 上海华力微电子有限公司 | 一种形成磁阻存储器环状存储单元的方法 |
| CN104465983B (zh) * | 2013-09-17 | 2017-02-22 | 中芯国际集成电路制造(上海)有限公司 | 磁性隧道结及其形成方法 |
| CN104465984B (zh) * | 2013-09-17 | 2017-08-25 | 中芯国际集成电路制造(北京)有限公司 | 磁性隧道结及其形成方法 |
| CN105206741B (zh) * | 2014-06-23 | 2019-02-12 | 中芯国际集成电路制造(上海)有限公司 | 磁性隧道结单元和制备磁性隧道结单元的方法 |
| US10367134B2 (en) * | 2017-06-07 | 2019-07-30 | International Business Machines Corporation | Shadow mask sidewall tunnel junction for quantum computing |
| CN109807692A (zh) * | 2017-11-21 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 一种研磨液、制备研磨液的方法和化学机械研磨方法 |
| US10211395B1 (en) * | 2017-12-30 | 2019-02-19 | Spin Transfer Technologies, Inc. | Method for combining NVM class and SRAM class MRAM elements on the same chip |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1992104A (zh) * | 2005-12-31 | 2007-07-04 | 中国科学院物理研究所 | 一种环状磁性多层膜及其制备方法和用途 |
-
2007
- 2007-12-13 CN CN2007100944802A patent/CN101459218B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1992104A (zh) * | 2005-12-31 | 2007-07-04 | 中国科学院物理研究所 | 一种环状磁性多层膜及其制备方法和用途 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101459218A (zh) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101459218B (zh) | 环形半导体器件及其制作方法 | |
| CN102208529B (zh) | 磁阻式随机存取存储器元件及其制作方法 | |
| CN101842899B (zh) | 将nvm电路与逻辑电路集成的方法 | |
| US7910912B2 (en) | Semiconductor devices having a planarized insulating layer | |
| JP5032449B2 (ja) | Ｍｒａｍデバイス | |
| US9306156B2 (en) | Methods of manufacturing a magnetoresistive random access memory device | |
| CN108257966B (zh) | 一种嵌入式闪存栅极的制作方法 | |
| US8748197B2 (en) | Reverse partial etching scheme for magnetic device applications | |
| US20150054127A1 (en) | Multi-Material Structures, Semiconductor Constructions and Methods of Forming Capacitors | |
| CN104051260A (zh) | 沟槽型肖特基二极管的结构及制作方法 | |
| CN111128713B (zh) | 一种改善NORD flash单元边界字线多晶硅残留的方法 | |
| CN102290376B (zh) | 半导体集成器件形成方法 | |
| CN102280575B (zh) | 一种环形结构的制作方法 | |
| CN107785483B (zh) | 一种磁性随机存储器的制作方法 | |
| US7776623B2 (en) | System and method to fabricate magnetic random access memory | |
| WO2019061852A1 (zh) | Mram与其制作方法 | |
| CN111933790A (zh) | 磁性随机存储器件及其制造方法 | |
| CN108376690B (zh) | 一种用于制造高密度mram的自对准互联方法 | |
| CN100472712C (zh) | 形成沟渠电容的方法 | |
| CN106960905A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN103035486A (zh) | 同时填充及平坦化不同尺寸深沟槽的方法 | |
| CN110061125B (zh) | 一种立体结构磁性随机存储器的制作方法 | |
| CN112531102B (zh) | Mtj底电极及其制造方法 | |
| CN109767987A (zh) | 一种后栅极形成方法 | |
| CN110350030B (zh) | 三维锗及锗硅垂直沟道晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |